JP6536517B2 - 結晶欠陥評価方法 - Google Patents

結晶欠陥評価方法 Download PDF

Info

Publication number
JP6536517B2
JP6536517B2 JP2016174649A JP2016174649A JP6536517B2 JP 6536517 B2 JP6536517 B2 JP 6536517B2 JP 2016174649 A JP2016174649 A JP 2016174649A JP 2016174649 A JP2016174649 A JP 2016174649A JP 6536517 B2 JP6536517 B2 JP 6536517B2
Authority
JP
Japan
Prior art keywords
defect
size
oxide film
crystal
crystal defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016174649A
Other languages
English (en)
Other versions
JP2018041830A (ja
Inventor
久之 斉藤
久之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016174649A priority Critical patent/JP6536517B2/ja
Priority to CN201780054775.9A priority patent/CN109661720B/zh
Priority to PCT/JP2017/029419 priority patent/WO2018047590A1/ja
Priority to DE112017004042.6T priority patent/DE112017004042T5/de
Priority to KR1020197005940A priority patent/KR102384611B1/ko
Priority to US16/328,884 priority patent/US10983158B2/en
Publication of JP2018041830A publication Critical patent/JP2018041830A/ja
Application granted granted Critical
Publication of JP6536517B2 publication Critical patent/JP6536517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9505Wafer internal defects, e.g. microcracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、結晶欠陥評価方法に関する。
シリコンの酸化膜は非常に絶縁性に優れているにも関わらず、酸化雰囲気中での熱処理という簡単な工程で形成することができるため、広くデバイス工程に使われている。ゲート酸化膜は厚さあたりに換算すると高電圧が掛けられるため、高品質な膜が要求されている。
また、ウェーハ中に欠陥があると、ゲート酸化膜に取り込まれ、不良酸化膜となり、デバイス不良の原因になることが知られている。
このような不良酸化膜を検知する酸化膜耐圧(GOI)の評価法にTDDB法がある。この方法は絶縁膜に一定の電圧ないしは電流を連続的に印加し続け、所定の時間間隔で電流ないしは電圧を検出して経時的な変化を求め、絶縁破壊に至るまでの時間、その経過等を詳細に評価する方法である。
TDDB法の絶縁膜破壊に至るメカニズムとしてパーコレーションモデルが提案されている。これは、例えばシリコン酸化膜をメッシュ構造に分割して微小なセルを形成し、各セルが破壊する確率を想定して、酸化膜の厚さ方向で破壊セルが1列をなしたところで絶縁破壊が起きるとする確率モデルである。
このメカニズムによると、酸化膜中にウィークスポットがあると時間とともに酸化膜中の欠陥が増加し、欠陥間の距離が小さくなると電子の移動が容易となり、最終的に電流パスができ、絶縁破壊に至るというものである。
つまり、酸化膜中に小さなウィークスポットがあれば、それが増長されて、膜破壊にいたるということになる。このことから、実際のサイズはわからないが、酸化膜厚さに対して十分小さな欠陥でも酸化膜破壊につながる欠陥になると考えられていた。
特開2007−191350号公報
しかしながら、本発明者の研究によると最近高感度のLST(Laser Scattering Tomography)が開発され、10nm程度のサイズのVoidを直接観察できるようになった。これにより、従来の酸化膜厚さ25nm、LST感度20nmと、酸化膜厚さと、欠陥サイズとが同等である場合は、LST欠陥密度と、酸化膜耐圧は非常に良い相関を示すが、サイズが10nmのvoid密度は、厚さが25nmの酸化膜の耐圧と相関を得られないということが分かった。
特許文献1の表1、図1、段落17−19に酸化膜厚を71nm、83nm、108nmに振り、このときのGOI歩留、GOI欠陥密度、GOI欠陥の最小サイズを求めていることが記載されている。しかし、このような酸化膜厚さのGOI測定結果からは欠陥サイズの検出限度が10nm程度の測定器で検出困難な微小欠陥の分布を求めることができない。
なお、特許文献1で対象とするVoid(COP)は40nm以上という非常に測定しやすいサイズだが、10nm前後と測定器では検出が困難なサイズの欠陥の検出を目的としているものではない。
また、特許文献1の欠陥サイズの求め方については、所定のサイズの欠陥を作ったのではなく、OPPで検出された全てのCOPの密度(累積欠陥密度)とGOI不良(GOI歩留まり)から、サイズが比較的大きなCOPがGOIを劣化させるものと仮定して、GOI欠陥の最小サイズを求めている。つまり、欠陥サイズとGOI不良の関係について確認をしていない。
実際に、特許文献1の測定では、ゲート酸化膜厚108nmの水準の良品率(GOI歩留まり)99.1%というのは、測定数229個のうち不良は2点だけであり、この良品率を用いて密度(GOI欠陥密度)計算をするには精度の点で無理がある。
上述のように、酸化膜耐圧を悪化させる結晶欠陥サイズは従来考えられたものよりも大きく、酸化膜の厚さと同等であり、従来の厚い酸化膜では見のがしていた、薄い酸化膜のGOI特性と相関のある小さな欠陥を検出することが重要になってきている。しかしながら、LST等の欠陥密度測定器には検出限界があり、10nm以下の小さな欠陥を検出することが困難であるという問題があった。
本発明は、上記問題点に鑑みてなされたものであって、10nm以下の結晶欠陥サイズであっても、結晶欠陥の分布を求めることができる結晶欠陥評価方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコンウェーハ内に存在する結晶欠陥の分布を評価する結晶欠陥評価方法であって、評価する結晶欠陥のサイズと同じ厚さの酸化膜を前記シリコンウェーハに形成して前記シリコンウェーハのGOI特性を測定し、前記GOI特性が低下した領域では前記酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、前記GOI特性の測定結果から前記シリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることを特徴とする結晶欠陥評価方法を提供する。
酸化膜厚さの半分から2倍のサイズまでの欠陥が酸化膜耐圧を落とすので、このように、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのGOI特性を測定し、GOI特性が低下した領域では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、GOI特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることで、LST等の欠陥密度測定器を用いる必要がなく、今まで測定できなかった小さな結晶欠陥の密度や分布を調べることができる。
このとき、前記評価する結晶欠陥のサイズを複数とし、前記シリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることが好ましい。
このようにして、結晶欠陥サイズ別の結晶欠陥分布を簡便に求めることができる。
このとき、前記評価する結晶欠陥のサイズは10nm以下であることが好ましい。
評価する結晶欠陥のサイズが10nm以下である場合には、LSTを用いてもVoidを直接観察できず、欠陥密度を測定できないので、LST等の欠陥密度測定器を用いない本発明の結晶欠陥評価方法を好適に用いることができる。
以上のように、本発明の結晶欠陥評価方法を用いれば、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのGOI特性を測定し、GOI特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めているので、LST等の欠陥密度測定器を用いる必要がなく、今まで測ることのできなかった10nm以下のサイズの結晶欠陥の密度や分布を調べることができる。
本発明の結晶欠陥評価方法を示すフロー図である。 酸化膜厚の各水準のGOI特性を示す図である。 実施例のサンプルの外周部及び中心部における欠陥サイズ分布を示す図である。 実施例のサンプルにおいて、LSTを用いて20nm以上のサイズの欠陥、10nm以上のサイズの欠陥を実測したときの欠陥サイズ別の面内分布を示す図である。 欠陥のサイズが酸化膜の厚さに対して大きすぎても、小さすぎても、酸化膜耐圧に影響しないことを説明する図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述したように、不良酸化膜を検知する酸化膜耐圧(GOI)の評価法にTDDB法があり、TDDB法の絶縁膜破壊に至るメカニズムとしてパーコレーションモデルが提案されている。このメカニズムによると、酸化膜中に小さなウィークスポットがあれば、それが増長されて、膜破壊に至るということになる。このことから、実際のサイズはわからないが、酸化膜厚さに対して十分小さな欠陥でも酸化膜破壊につながる欠陥になると考えられていた。
しかしながら、10nm程度のサイズのVoidを直接観察できる高感度のLSTを用いると、従来の酸化膜厚さ25nm、LST感度20nmと、酸化膜厚さと欠陥サイズが同等である場合は、LSTにより測定した欠陥密度と、酸化膜耐圧は非常に良い相関を示すが、欠陥サイズが10nmのvoid密度(欠陥密度)は、25nmの厚さの酸化膜の耐圧とは相関を得られないということが分かった。
このように酸化膜耐圧を悪化させる結晶欠陥サイズは従来考えられたものよりも大きく、酸化膜の厚さと同等であり、従来の厚い酸化膜では見のがしていた、薄い酸化膜のGOI特性と相関のある小さな欠陥を検出することが重要になってきている。しかしながら、LST等の欠陥密度測定器には検出限界があり、10nm以下の小さな欠陥を検出することが困難であるという問題があった。
そこで、本発明者は、10nm以下の結晶欠陥サイズであっても、結晶欠陥の分布を求めることができる結晶欠陥評価方法について鋭意検討した。その結果、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのGOI特性を測定し、GOI特性が低下した領域では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、GOI特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることで、LST等の欠陥密度測定器を用いる必要がなく、今まで測定できなかった小さな結晶欠陥の密度や分布を調べることができることを見出し、本発明を完成させた。
次に、本発明の結晶欠陥評価方法について、図1を参照しながら説明する。
まず、シリコンウェーハを準備する(図1のS11参照)。
次に、評価する結晶欠陥のサイズと同じ厚さの酸化膜を準備したシリコンウェーハに形成する(図1のS12参照)。ここで、酸化膜は、シリコン酸化膜とすることができ、シリコン酸化膜は熱酸化により形成することが好ましい。
次に、酸化膜を形成したシリコンウェーハのGOI特性を測定する(図1のS13参照)。ここで、GOI特性は、前述のTDDB法を用いて測定することができる。また、正確な欠陥分布を得るために、GOI特性は、シリコンウェーハの全面にわたって、できるだけ多くの測定点で測定することが好ましい。
次に、GOI特性が低下した領域(すなわち、GOI特性が低下した測定点)では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、GOI特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求める(図1のS14参照)。ここで、本発明における「同等」とは、半分から2倍とする。GOI特性が低下した領域では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做すのは、欠陥のサイズが酸化膜の厚さに対して大きすぎても、小さすぎても、酸化膜耐圧に影響しないと思われるからである。すなわち、図5(a)に示すように、欠陥のサイズが酸化膜の厚さに等しい場合には、欠陥の箇所の酸化膜の厚さが、その周辺の酸化膜の厚さより薄くなるため、電界集中が起こり、GOI特性が低下すると思われる。また、図5(b)に示すように、欠陥のサイズが酸化膜の厚さより大きい場合には、欠陥の箇所の酸化膜の厚さが、その周辺の酸化膜の厚さと変わらないので、GOI特性は低下しないと思われる。さらに、図5(c)に示すように、欠陥のサイズが酸化膜の厚さより小さい場合には、欠陥の箇所の酸化膜の厚さが、その周辺の酸化膜の厚さと変わらないので、GOI特性は低下しないと思われる。従って、酸化膜耐圧に影響する酸化膜厚さの半分から2倍のサイズまでの欠陥を、「同等」とみなすのが適当である。これが正しいことが後述する実施例のデータにより実験的に確認された。
上記のように、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのGOI特性を測定し、GOI特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めているので、LST等の欠陥密度測定器を用いる必要がなく、今まで測定できなかった小さな結晶欠陥の密度や分布をそれぞれ調べることができる。
本発明の結晶欠陥評価方法において、評価する結晶欠陥のサイズを複数とし、シリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることが好ましい。
具体的には、図1のS11において、複数のシリコンウェーハを準備し、図1のS12において、準備した複数のシリコンウェーハのそれぞれに、評価する結晶欠陥の複数のサイズに対応する複数種類の厚さの酸化膜を形成し、図1のS13において、それぞれ膜厚の異なる酸化膜が形成された複数のシリコンウェーハのGOI特性を測定し、図1のS14において、複数のGOI特性の測定結果からシリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることができる。
ここで、図1のS11において複数のシリコンウェーハを準備する場合には、準備する複数のシリコンウェーは同一ロットのシリコン単結晶から切り出したものであることが好ましい。これは欠陥サイズや欠陥分布がほぼ同じになるからである。
上記のようにして、本発明では結晶欠陥サイズ別の結晶欠陥分布を簡便に求めることができる。
本発明の結晶欠陥評価方法において、前記評価する結晶欠陥のサイズは10nm以下であることが好ましい。評価する結晶欠陥のサイズが10nm以下である場合には、LSTを用いてもVoidを直接観察できず、欠陥密度を測定できないので、LST等の欠陥密度測定器を用いない本発明の結晶欠陥評価方法を好適に用いることができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
酸化膜厚さ5nm、10nm、25nmの3種類の酸化膜をそれぞれ形成した、同じロットのシリコン単結晶から切り出した3枚の直径300mmのシリコンウェーハについて酸化膜耐圧を測定した。ここで、同じロットのシリコン単結晶から切り出したシリコンウェーハでは欠陥分布はほぼ同じになると考えられる。
また、通常、酸化膜耐圧はシリコンウェーハの一部しか測らない(面積で1%〜10%)ため、欠陥密度が低い場合は欠陥の見逃しが起きやすく、欠陥があってもGOI不良を起こさないと誤解を招く場合がある。欠陥の見逃しが無くなるように、全面を測定する事もよくあるが、測定の容易さなどから、一点当たりの面積を広くするのが通常のやり方である。しかし、その場合、正確な欠陥分布が分からなくなる問題が生じる。そこで、今回の酸化膜耐圧は、2×2mmのパターンを14700個敷き詰めたパターンを用いて、全面を細かく測定する事にした。
酸化膜耐圧の測定結果を図2に示す。
図2からわかるように、3枚のシリコンウェーは同じ欠陥分布であるにもかかわらず、酸化膜厚さの違いによって、欠陥分布が全く異なる結果となった。
この結果から推測される欠陥分布は、以下の通りである。
1)25nm近辺のサイズの欠陥は外周に多くあり、中心には無い。
2)10nm近辺のサイズの欠陥はウェーハ全体に存在し、外周の方が高密度である。
3)5nm近辺のサイズの欠陥は全体的に低密度である。
このように従来の測定器(欠陥密度測定器)では検出サイズは10nm程度が限界であるのに対し、本発明では検出したい欠陥サイズと同等の酸化膜厚さの酸化膜を形成しGOI測定すれば、測定器では検出できない欠陥サイズが5nm程度のようなサイズであっても、その欠陥分布を求めることができる。
このサンプルのVoid面内分布とサイズを高感度LSTを用いて確認したところ、図3に示す結果が得られた。
図3からわかるように、外周と中心では、サイズが20nm以上の欠陥があるかないかが異なっている。つまり図2の酸化膜厚さ25nmのウェーハの外周に生じているGOI不良はサイズが20nm以上の欠陥が原因していると考えられる。また、図2の酸化膜厚さ25nmのウェーハのGOIでは中心が良品であるが図2の酸化膜厚さ10nmのウェーハの中心では不良品があるのは、サイズが20nm以下の欠陥の影響によるものと考えられる。
次に上記と同じウェーハについてLSTを用いて20nm以上のサイズの欠陥と、10nm以上のサイズの欠陥を実測した。欠陥サイズ別の面内分布を図4に示す。
図4からわかるように、サイズが20nm以上の欠陥は中心に少なく外周に多い。これは図2の酸化膜厚さが25nmのときのGOIの結果と一致している。また、サイズが10nm以上の欠陥は面内で均一に発生しており、図2の酸化膜厚さが10nmのときのGOIの結果と一致している。
このように、本発明で求めた欠陥サイズ別の面内分布はLSTで実測したサイズ別の欠陥の面内分布と一致しており、本発明で求めた欠陥分布は実際の欠陥サイズの面内分布を反映していることがわかる。
しかも、本発明であれば、酸化膜厚さを10nmより薄くしてGOIを測定すれば、LSTでは検出できないような10nm以下のサイズの欠陥の面内分布を求めることも可能である。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. シリコンウェーハ内に存在する結晶欠陥の分布を評価する結晶欠陥評価方法であって、
    評価する結晶欠陥のサイズと同じ厚さの酸化膜を前記シリコンウェーハに形成して前記シリコンウェーハのGOI特性を測定し、前記GOI特性が低下した領域では前記酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、前記GOI特性の測定結果から前記シリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることを特徴とする結晶欠陥評価方法。
  2. 前記評価する結晶欠陥のサイズを複数とし、前記シリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることを特徴とする請求項1に記載の結晶欠陥評価方法。
  3. 前記評価する結晶欠陥のサイズは10nm以下であることを特徴とする請求項1又は請求項2に記載の結晶欠陥評価方法。
JP2016174649A 2016-09-07 2016-09-07 結晶欠陥評価方法 Active JP6536517B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016174649A JP6536517B2 (ja) 2016-09-07 2016-09-07 結晶欠陥評価方法
CN201780054775.9A CN109661720B (zh) 2016-09-07 2017-08-16 结晶缺陷评价方法
PCT/JP2017/029419 WO2018047590A1 (ja) 2016-09-07 2017-08-16 結晶欠陥評価方法
DE112017004042.6T DE112017004042T5 (de) 2016-09-07 2017-08-16 Verfahren zum bewerten von kristallfehlern
KR1020197005940A KR102384611B1 (ko) 2016-09-07 2017-08-16 결정결함 평가방법
US16/328,884 US10983158B2 (en) 2016-09-07 2017-08-16 Method for evaluating crystal defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016174649A JP6536517B2 (ja) 2016-09-07 2016-09-07 結晶欠陥評価方法

Publications (2)

Publication Number Publication Date
JP2018041830A JP2018041830A (ja) 2018-03-15
JP6536517B2 true JP6536517B2 (ja) 2019-07-03

Family

ID=61562761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016174649A Active JP6536517B2 (ja) 2016-09-07 2016-09-07 結晶欠陥評価方法

Country Status (6)

Country Link
US (1) US10983158B2 (ja)
JP (1) JP6536517B2 (ja)
KR (1) KR102384611B1 (ja)
CN (1) CN109661720B (ja)
DE (1) DE112017004042T5 (ja)
WO (1) WO2018047590A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906776B2 (ja) * 1991-10-02 1999-06-21 三菱マテリアル株式会社 シリコンウェーハの結晶評価方法
JPH08261831A (ja) * 1995-03-27 1996-10-11 Sumitomo Sitix Corp シリコンウェーハの評価方法及び酸化膜耐圧特性のすぐれたシリコンウェーハ
JP2000091172A (ja) * 1998-09-10 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウェーハ及びその品質評価及び管理方法
JP2000315714A (ja) * 1999-04-30 2000-11-14 Shin Etsu Handotai Co Ltd 半導体シリコンウエーハの評価方法および評価装置
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
JP2005216993A (ja) * 2004-01-28 2005-08-11 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
JP2006203089A (ja) * 2005-01-24 2006-08-03 Shin Etsu Handotai Co Ltd シリコンウェーハの評価方法
JP2006208314A (ja) * 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの結晶欠陥の評価方法
JP4631717B2 (ja) 2006-01-19 2011-02-16 株式会社Sumco Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
US8111081B2 (en) * 2007-01-05 2012-02-07 Shin-Etsu Handotai Co., Ltd. Method for evaluating silicon wafer
JP2010016078A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
JP5487579B2 (ja) * 2008-08-28 2014-05-07 株式会社Sumco シリコンウェーハの評価方法および製造方法
JP5729098B2 (ja) * 2011-04-07 2015-06-03 信越半導体株式会社 シリコン単結晶ウェーハの評価方法
JP6031971B2 (ja) * 2012-11-27 2016-11-24 株式会社Sumco 半導体試料の電気的評価方法および評価装置
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP6025070B2 (ja) * 2014-02-19 2016-11-16 信越半導体株式会社 シリコン単結晶の品質評価方法
JP6206380B2 (ja) * 2014-11-27 2017-10-04 信越半導体株式会社 シリコン単結晶ウェーハの評価方法
JP6256413B2 (ja) * 2015-05-27 2018-01-10 信越半導体株式会社 半導体ウェーハの評価方法

Also Published As

Publication number Publication date
KR20190046819A (ko) 2019-05-07
CN109661720A (zh) 2019-04-19
DE112017004042T5 (de) 2019-06-19
WO2018047590A1 (ja) 2018-03-15
KR102384611B1 (ko) 2022-04-08
JP2018041830A (ja) 2018-03-15
CN109661720B (zh) 2023-05-26
US10983158B2 (en) 2021-04-20
US20190212384A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
US20110031981A1 (en) Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film
JP2005277338A (ja) 半導体装置及びその検査方法
JP6978928B2 (ja) シリコンウェーハの評価方法
JP6536517B2 (ja) 結晶欠陥評価方法
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
JP7153268B2 (ja) 欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法
KR101728863B1 (ko) 반도체 웨이퍼들의 표면 상의 결함들을 검출하는 표면 검사 시스템의 작동 상태를 모니터링하는 방법
CN103887204B (zh) 一种与激光退火工艺问题相关的排除硅片质量因素的方法
JP5487579B2 (ja) シリコンウェーハの評価方法および製造方法
JP2013120875A (ja) 半導体ウエハのテスト方法
JP2990471B2 (ja) 導電性パターンの検査モニター方法
JP4987497B2 (ja) 回路基板検査装置
JP2008205230A (ja) トレンチ構造のmos半導体装置、寿命評価装置及び寿命評価方法
US7453280B1 (en) Method for testing semiconductor devices
JP4735337B2 (ja) 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法
JP2010177290A (ja) 半導体チップの検査方法
JP2003332399A (ja) 絶縁膜の評価方法及び評価装置
TWI315043B (en) Data analysis method for integrated circuit process and semiconductor process
TWI246139B (en) A method for detecting and monitoring wafer probing process instability
KR20070001575A (ko) 반도체소자의 결함검사방법
JP2017017135A (ja) Dlts測定装置の管理方法およびdlts測定装置
US20150293169A1 (en) Method, systems, and devices for inspecting semiconductor devices
JP2008210831A (ja) 半導体チップの検査方法
JPS60115846A (ja) 絶縁薄膜検査方法及び検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190520

R150 Certificate of patent or registration of utility model

Ref document number: 6536517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250