JP2010177290A - 半導体チップの検査方法 - Google Patents

Abstract

【課題】より多くのデータを取得できるようにした半導体チップの検査方法を提供する。
【解決手段】複数の試験チップに通常試験を実施する工程と、複数の試験チップの中から、予め設定されたサンプリング頻度に基づいて特別試験の対象となる試験チップ（即ち、特定チップ）を選択する工程と、特定チップに特別試験を実施する工程と、を含む。特別試験では、特定チップに負荷を与えてこれを破壊又は劣化させる。プローブ検査の工程で、より多くのデータを取得することができる。
【選択図】図７

Description

本発明は、半導体チップの検査方法に関する。

半導体装置の製造工程としては、ウエーハ上に複数個の半導体チップ（即ち、集積回路）を作り込む前工程と、前工程で作られた複数個の半導体チップをダイシングにより個片化し、個片化された各々の半導体チップをそれぞれパッケージに封入する後工程とがある。また、多くの場合、前工程と後工程との間には、前工程で形成された半導体チップが良品か否かを検査する工程が設けられている。この検査工程は、例えばプローブ検査と呼ばれている。例えば、特許文献１には、（プローブ検査として）半導体チップの良否を判定する合否判定テストや、半導体チップの電気的特性を測定する特性測定テストなどを実施することが開示されている。

特開２００３−１８８２１６号公報

ところで、プローブ検査は、ウエーハに形成された個々の半導体チップが正しく機能するか否かを調べ、その良否を判定する検査である。例えば、テスト用の入力信号に対して、所定の出力信号が得られるか否かを確認したり、リーク電流が規格値以下に収まっているか否かを確認したりする検査である。プローブ検査は、各試験項目について、規格値を満たすか否かを調べる定性的な検査であり、半導体チップの実力を定量的に把握するための検査ではない。
ここで、半導体チップの実力を定量的に把握するためには、例えば破壊試験のように通常の量産工程に用いる試験内容とは異なる試験（以下、特別試験という。）を行う必要がある。

例えば、半導体チップに含まれるＭＯＳトランジスタについて、そのゲート絶縁膜の耐圧を詳細に知るためには、ゲート電圧を徐々に上昇させていき、ゲート絶縁膜が破壊されるときのゲート電圧値を測定する必要がある。また、半導体チップに含まれる不揮発性メモリ（例えば、ＥＥＰＲＯＭ）などの記憶素子について、その書き換え可能回数を詳細に知るためには、データの書き込みと消去（即ち、書き換え）を繰り返し行い、データを保持できなくなるときの書き換え回数を求める必要がある。或いは、実使用で予想される回数以上（例えば、千回又は一万回）の書き換えが可能か否か、実際に行ってみる必要がある。

上記の特別試験では、半導体チップは破壊されたり、その寿命が著しく低下したりするため、製品としての価値はなくなり、当然、出荷することができなくなる。そのため、今までのプローブ検査では、半導体チップに対して特別試験を行うことはなかった。即ち、量産性を考慮した場合、製品としての半導体チップに対して特別試験を行うことはなく、スクライブラインに形成されるＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）等に対してのみ、破壊検査が行われていた。

しかしながら、ＴＥＧは、半導体チップを構成する素子や構造の一部を切り出したり、評価に適した専用の回路で構成されたりしたものである。ＴＥＧは、製品としての半導体チップと構造が異なり、デザインルールが異なる場合もある。それゆえ、プロセス工程の製造条件変更や、長期的な特性変動、製造ばらつきを考慮した場合、ＴＥＧによる評価だけでは、十分なデータを得ることができない可能性があった。
そこで、本発明のいくつかの態様に係る半導体チップの検査方法は、このような事情に鑑みてなされたものであって、より多くのデータを取得できるようにした半導体チップの検査方法の提供を目的とする。

上記目的を達成するために、本発明の一態様に係る半導体チップの検査方法は、複数の半導体チップに通常試験を実施する工程と、前記複数の半導体チップの中から、予め設定されたサンプリング頻度に基づいて特別試験の対象となる半導体チップを選択する工程と、選択された前記半導体チップに前記特別試験を実施する工程と、を含み、前記特別試験では、前記半導体チップに負荷を与えて当該半導体チップを破壊又は劣化させることを特徴とするものである。
また、上記の検査方法において、前記特別試験の対象となる半導体チップを選択する工程では、前記通常試験により良品と判定された半導体チップの中から、予め設定されたサンプリング頻度に基づいて特別試験の対象となる半導体チップを選択することを特徴としても良い。

また、上記の検査方法において、前記特別試験が実施された前記半導体チップを全て不良品と判定する工程、をさらに含むことを特徴としても良い。
また、上記の検査方法において、前記複数の半導体チップは基板に形成されており、前記通常試験及び前記特別試験では、当該両試験を実施するための装置として、前記基板に探針を接触させて前記半導体チップとの間で信号を送受するプローバーを用いることを特徴としても良い。ここで、「基板」としては、例えばウエーハ又は、液晶表示装置などで使用されるガラス基板などが挙げられる。

また、上記の検査方法において、前記半導体チップはＭＩＳ構造のトランジスタを有し、前記特別試験では、前記負荷として前記トランジスタのゲート電極に電圧を印加すると共に、前記電圧の絶対値を徐々に大きくして、前記トランジスタのゲート絶縁膜が破壊されるときの電圧値を測定することを特徴としても良い。ここで、「ＭＩＳ」とは、Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒのことである。ＭＩＳ構造において、ゲート絶縁膜が酸化膜の場合が、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造である。
また、上記の検査方法において、前記半導体チップはデータの書き換え可能な記憶素子を有し、前記特別試験では、前記負荷としてデータの書き換えを繰り返し行い、書き換え可能な回数の限界値を求めることを特徴としても良い。

また、上記の検査方法において、前記半導体チップはデータの書き換え可能な記憶素子を有し、前記特別試験では、前記負荷としてデータの書き換えを繰り返し行い、実使用で予想される回数以上の書き換えが可能か否かを確認することを特徴としても良い。
本発明の別の態様に係る半導体チップの検査方法は、複数の半導体チップに通常試験を実施する工程と、前記通常試験で測定されるデータに基づいて、前記複数の半導体チップの中から特別試験の対象となる半導体チップを選択する工程と、選択された前記半導体チップに前記特別試験を実施する工程と、を含み、前記特別試験では、前記半導体チップに負荷を与えて当該半導体チップを破壊又は劣化させることを特徴とするものである。

また、上記の検査方法において、前記特別試験の対象となる半導体チップを選択する工程では当該半導体チップとして、前記通常試験で測定されるデータが所定の範囲から外れた半導体チップを選択することを特徴としても良い。
本発明のさらに別の態様に係る半導体チップの検査方法は、基板に形成された複数の半導体チップに通常試験を実施する工程と、前記基板内の所定位置に形成された半導体チップに特別試験を実施する工程と、を含み、前記特別試験では、前記半導体チップに負荷を与えて当該半導体チップを破壊又は劣化させることを特徴とするものである。

本発明の第１実施形態に係る特定チップの選択例を示す図（その１）。 本発明の第１実施形態に係る特定チップの選択例を示す図（その２）。 本発明の第１実施形態に係る特定チップの選択例を示す図（その３）。 本発明の実施形態に係る検査装置１０の構成例を示す図。 第１実施形態に係る検査方法を示すフローチャート（その１）。 第１実施形態に係る検査方法を示すフローチャート（その２）。 第２実施形態に係る検査方法を示すフローチャート（その１）。 第２実施形態に係る検査方法を示すフローチャート（その２）。 第２実施形態に係る検査方法を示すフローチャート（その３）。 第３実施形態を説明するための測定結果の一例を示す図。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１（ａ）〜図３（ｂ）は、本発明の第１実施形態に係る特定チップの選択例を示す概念図である。以下の第１〜第３実施形態では、プローブ検査の工程で、ウエーハに形成された複数の半導体チップに対して通常試験を実施すると共に、特定の半導体チップに対して特別試験を実施する場合について説明する。

ここで、通常試験とは、ウエーハに形成された個々の半導体チップが正しく機能するか否かを調べ、その良否を判定する試験である。例えば、テスト用の入力信号に対して、所定の出力信号が得られるか否かを確認したり、リーク電流が規格値以下に収まっているか否かを確認したりする試験である。通常試験は、各試験項目について、規格値を満たすか否かを調べる定性的な試験である。また、通常試験では、半導体チップに加えられる電圧・電流等の大きさや書き換え回数等は半導体チップの破壊や劣化につながらない範囲内（例えば、電気製品に組み込まれて使用される際の最大定格の範囲内や、１又は２回程度の書き換え回数）に抑えられている。

一方、特別試験とは、ウエーハに形成された半導体チップに負荷を与えてこれを意図的に破壊又は劣化させることにより、半導体チップの真の実力を定量的に把握する試験である。例えば、半導体チップに含まれるＭＯＳトランジスタについて、ゲート電圧を徐々に上昇させていき、ゲート絶縁膜が破壊されるときのゲート電圧値を測定する試験である。又は（及び）、半導体チップに含まれる不揮発性メモリ（例えば、ＥＥＰＲＯＭ）などの記憶素子について、データの書き込みと消去（即ち、書き換え）を繰り返し行い、データを保持できなくなるときの書き換え回数を測定する試験である。或いは、実使用で予想される回数以上（例えば、千回又は一万回）の書き換えを実際に行う試験である。

このように、特別試験とは、破壊又は劣化を伴うものであり、例えば、最大定格より高い電圧、電流を印加するような耐圧試験、又は、不揮発性メモリのＥｎｄｕｒａｎｃｅの実力把握試験、その他、通常試験では（破壊等のおそれから）測定することが困難な試験のことである。
以上を前提に、この第１実施形態では、図１（ａ）〜図３（ｂ）に示すように、特別試験の対象となる半導体チップ（以下、特定チップともいう。）１ａを、ウエーハＷの面内におけるＴＥＧ２の形成位置や、露光工程で形成されるパターン（以下、露光パターンともいう。）のショット依存性、工程変動の影響が出やすい位置、ウエーハ間やロット間で生じるばらつきなどを考慮して任意に決めることができる。

例えば、図１（ａ）及び（ｂ）に示すように、ウエーハＷの面内にＴＥＧ２が形成されている場合は、このＴＥＧ２に隣接する半導体チップ１を特定チップ１ａとする。また、ウエーハＷの面内にＴＥＧ２が例えば５箇所形成されている場合は、これら５箇所のＴＥＧ２にそれぞれ隣接する５個の半導体チップ１を特定チップ１ａとする。これにより、特別試験の結果を、隣接するＴＥＧ２の測定結果と関連付けて評価することができる。
また、図２（ａ）に示すように、同一ロット内の複数のウエーハＷにおいて、それぞれ同じ位置にある半導体チップ１を特定チップ１ａとしても良い。これにより、特別試験の結果について、（同一ロット内での）ウエーハＷ間のばらつきを把握することができる。

また、図２（ｂ）に示すように、ロットナンバー（Ｎｏ．）が異なる複数のウエーハＷにおいて、それぞれ同じ位置にある半導体チップ１を特定チップ１ａとしても良い。これにより、特別試験の結果について、ロット間のばらつきを把握することができる。なお、各ロットにおいて、ウエーハＮｏ．は同じ数字で揃えても良いし、異なる数字であっても良い。特別試験の試験項目について、ウエーハＮｏ．に依存したばらつきが存在する場合は、ウエーハＮｏ．を同じ数字に揃えることにより、測定値からウエーハＮｏ．に依存したばらつきを排除することができる。その他、図２（ｃ）に示すように、任意のウエーハＮｏ．の任意の半導体チップ１を特定チップ１ａとしても良い。

また、図３（ａ）及び（ｂ）に示すように、露光パターンにショット依存性がある場合は、一つのショット３内に含まれる複数の半導体チップ１を特定チップ１ａとしても良い。ここで、一つのショット３とは、一枚のレチクルによって同時に露光される範囲のことである。図３（ａ）に示すように、特定チップ１ａを平面視で斜め方向に複数個設定すると、一つのショット３内における斜め方向のばらつきを把握することができる。また、図３（ｂ）に示すように、特定チップ１ａを平面視で縦方向に複数個設定すると、一つのショット３内における縦方向のばらつきを把握することができる。

以上示したように、本発明では、例えば工程変動、４Ｍ（Ｍａｃｈｉｎｅ：機械、Ｍａｎ：人、Ｍｅｔｈｏｄ：方法、Ｍａｔｅｒｉａｌ：材料）、ばらつき、品質確認など、種々の要因を考慮して、特定チップ１ａを任意に選択することができる。
さらに、本発明では、特定チップ１ａの選択ルールを予め複数のレベルに分けて決めておいても良い。例えば、レベル１では、特定チップを１ロット当たり１枚のウエーハから３チップ／ウエーハの割合で選択する。レベル２では、特定チップを全ウエーハから３チップ／ウエーハの割合で選択する。レベル３では、特定チップを全ウエーハから５チップ／ウエーハの割合で選択する。レベル４では、特定チップを全ウエーハから５チップ（但し、同一ショット内）／ウエーハの割合で選択する。

このように、特定チップ１ａの選択ルールを予め複数のレベルに分けて決めておけば、レベル１〜４の何れか一を選択することにより、特定チップの選択を容易に行うことができる。また、工程変動などの種々の要因に応じて、レベルの選択を随時変更しても良い。レベルの種類とその選択ルールの内容は、例えば、後述のデータベース１４に格納しておけば良い。これにより、テスター１２が各レベルの選択を行うことができる。次に、半導体チップの検査装置について説明する。
図４は、本発明の実施形態に係る検査装置１０の構成例を示す概念図である。この検査装置１０は、例えばプローブ検査の工程で使用されるものであり、ウエーハＷに形成された複数個の半導体チップ１を１個ずつ、又は、複数個ずつ検査する装置である。図４に示すように、この検査装置１０は、プローバー１１と、テスター１２と、第１〜第３のデータベース１３〜１５と、を有する。

これらの中で、プローバー１１は、図示しないが、ウエーハＷを固定するためのステージと、プローブカードとを含み、ウエーハＷに形成された半導体チップ１のパッド電極にプローブカードの探針（即ち、プローブピン）を接触させる機能を有する。また、テスター１２は、プローバー１１に電源及び各種の試験用の信号を供給すると共に、半導体チップ１のパッド電極に出力される信号を解析して、半導体チップ１が正常に動作するか否かを確認する機能を有する。なお、テスター１２とプローバー１１との間は例えば信号線で接続されており、この信号線を介して上記の電圧供給と、信号の授受が行われる。

また、第１のデータベース１３は、通常試験を実行するためのプログラムと、その試験項目を格納するものである。第２のデータベース１４は、特別試験を実行するためのプログラムと、その試験項目、特定チップ１ａの位置情報を格納するものである。特定チップ１ａの位置情報には、例えば、ロットＮｏ．や、ウエーハＷＮｏ．や、ウエーハＷ面内における特定チップ１ａの座標位置（即ち、チップアドレス）に関する情報が含まれる。第３のデータベース１５は、通常試験の結果と、特別試験の結果を格納するものである。

これらのデータベース１３〜１５は、例えばハードディスク等の記憶装置で構成されている。データベース１３〜１５は、テスター１２の内部に組み込まれていても良いし、複数台のテスター１２を制御するホストコンピュータの内部に組み込まれていても良い。データベース１３〜１５がホストコンピュータの内部に組み込まれている場合は、ホストコンピュータと複数台のテスター１２との間が共通の信号線（即ち、バス）で接続されており、この信号線を介して、ホストコンピュータ内のデータベース１３、１４からテスター１２に各種プログラムが送信されるようになっている。また、上記の信号線を介して、テスター１２からホストコンピュータ内のデータベース１５に試験結果が送信されるようになっている。

また、この検査装置１０では、データベース１３に格納されている通常試験の試験項目と、データベース１４に格納されている特別試験の試験項目とを任意に組み合わせて１種類、又は２種類以上のテストプログラムを作ることができる。また、この組み合わせ内容を任意に変更することにより、各半導体チップ１に対する試験内容を容易に変更することができる。試験内容の変更は、例えばテスター２１又はホストコンピュータの演算処理機能により行われる。次に、上記の検査装置１０を用いて半導体チップ１を検査する場合について説明する。

図５は、本発明の第１実施形態に係る半導体チップ１の検査方法を示すフローチャートである。
まず始めに、図５のステップＡ１では、例えば図１（ａ）〜図３（ｂ）に示したウエーハＷをプローバー１１内のステージ上に配置した状態で、次に試験する半導体チップ１（以下、試験チップ１という。）のチップアドレスを読み出す。この読み出しは例えばプローバー１１が行う。読み出されたチップアドレスは、プローバー１１からテスター１２に送信される。

次に、図５のステップＡ２では、読み出されたチップアドレスから、試験チップ１が特定チップ１ａであるか否かを判断する。ここでは、データベース１４からテスター１２に特定チップ１ａの位置情報が送信され、この位置情報と（プローバー１１が読み出した）チップアドレスとが一致するか否かをテスター１２が判断する。一致する場合は、試験チップ１は特定チップ１ａであると判断され、ステップＡ８に進む。また、一致しない場合は、試験チップ１は特定チップ１ａではないと判断され、ステップＡ３に進む。

図５のステップＡ３では、試験チップ１に対して通常試験を実施する。通常試験の内容は上記した通りである。このとき、データベース１３からテスター１２に通常試験を実行するためのプログラムが送信され、テスター１２はこのプログラムに従って試験チップ１に通常試験を実施する。
図５のステップＡ４では、通常試験の結果に基づいて、試験チップ１の合否を判定する。合格（即ち、良品）の場合はステップＡ５へ進み、当該試験チップ１についての良品判定が確定される。一方、不合格（即ち、不良品）の場合ステップＡ６へ進み、不良品との判定が確定される。良否判定とその確定の処理は、テスター１２が行う。

次に、図５のステップＡ７では、通常試験の結果がテスター１２からデータベース１５に送信され、格納される。試験結果には、良否判定の結果と、この結果の裏づけとなる測定データ（例えば、試験チップ１から出力される信号の状態（「１」ｏｒ「０」）、試験チップ１から出力される電圧値、電流値、或いは、試験チップ１に含まれる抵抗体の抵抗値、コンデンサの容量値など）とが含まれる。

一方、図５のステップＡ８では、（特定チップ１ａである）試験チップ１に対して特別試験を実施する。特別試験の内容は上記した通りである。このとき、データベース１４からテスター１２に特別試験を実行するためのプログラムが送信され、テスター１２はこのプログラムに従って試験チップ１に特別試験を実施する。ステップＡ８の後は、ステップＡ６へ進む。特別試験により、試験チップ１は破壊され、又は劣化しているため、特別試験が実施された試験チップ１は全て不良品と判定し、これを確定させる。その後、ステップＡ７へ進み、特別試験の結果を出力する。ここでは、特別試験の結果がテスター１２からデータベース１５に送信され、格納される。

ステップＡ７の後は、ステップＡ９へ進む。ステップＡ９では、次の試験チップ１の有無をテスター１２確認する。次の試験チップ１がある場合はステップＡ１に戻り、無い場合は図５のフローチャートを終了する。
このように、本発明の第１実施形態によれば、特定チップ１ａに対して破壊又は劣化を伴う特別試験を実施することにより、従来は把握することができなかった半導体チップ１の真の実力値を把握することができる。また、例えば、特別試験の結果に基づいてプロセス等を改善することができるので、半導体チップ１の品質レベルの向上を期待することができる。プローブ検査の工程で生産性の低下を抑えつつ、多種多様なデータを得ることができる。

なお、この第１実施形態では、特定チップ１ａに対して通常試験を実施しない場合について説明した（例えば、図５を参照。）。しかしながら、本発明はこれに限られることはなく、特定チップ１ａに対して通常試験と特別試験の両方を実施するようにしても良い。例えば、図６に示すようなフローチャートであっても良い。このような手順であっても、図５のフローチャートと同様の効果を得ることができる。

（２）第２実施形態
第１実施形態では、ウエーハＷの面内に形成されたＴＥＧ２の形成位置や、露光パターンのショット依存性、工程変動の影響が出やすい位置、ウエーハＷ間やロット間で生じるばらつきなどを考慮して、特定チップ１ａを選択する場合について説明した。しかしながら、本発明はこれに限られることはない。本発明では、例えば、予め設定されたサンプリング頻度に基づいて、特定チップ１ａを選択するようにしても良い。

図７は、本発明の第２実施形態に係る半導体チップ１の検査方法を示す工程図である。
まず始めに、図７のステップＢ１では、例えばウエーハＷに形成された任意の試験チップ１にプローブピンを接触させて、通常試験を実施する。通常試験の内容は上記した通りである。このとき、データベース１３からテスター１２に通常試験を実行するためのプログラムが送信され、テスター１２はこのプログラムに従って試験チップ１に通常試験を実施する。

次に、図７のステップＢ２では、通常試験の結果に基づいて、試験チップ１の合否を判定する。合格（即ち、良品）の場合はステップＢ３へ進み、良品判定が確定される。一方、不合格（即ち、不良品）の場合ステップＢ４へ進み、不良品との判定が確定される。良否判定とその確定の処理は、テスター１２が行う。
次に、図７のステップＢ５では、良品判定の累積数が規定回数に到達したか否かを確認する。ここで、規定回数は、予め任意に設定される数である。例えば、規定回数が１００回に設定されている場合、上記の累積数が１〜９９であれば規定回数に到達していないと判定してステップＢ８へ進む。また、上記の累積数が１００であれば規定回数に到達していると判定してステップＢ６へ進む。なお、ステップＢ８へ進む場合は、累積数が０（ゼロ）にリセットされ、数の累積は再び１から始められる。このように、ステップＢ５では、良品と判定された試験チップ１の中から、予め設定されたサンプリング頻度（例えば、１００回に１回など）に基づいて、特定チップ１ａが選択される。

図７のステップＢ６では、（特定チップ１ａに選択された）試験チップ１に対して特別試験を実施する。特別試験の内容は上記した通りである。このとき、データベース１５からテスター１２に特別試験を実行するためのプログラムが送信され、テスター１２はこのプログラムに従って試験チップ１に特別試験を実施する。ステップＢ６の後は、ステップＢ７へ進む。特別試験により、試験チップ１は破壊され、又は劣化しているため、特別試験が実施された試験チップ１は全て不良品と判定し、これを確定させる。その後、ステップＢ８へ進む。

図７のステップＢ８では、ステップＢ１、Ｂ６で行われた通常試験又は特別試験の結果を出力する。ここでは、通常試験又は特別試験の結果がテスター１２からデータベース１５に送信され、格納される。ステップＢ８の後は、ステップＢ９へ進む。ステップＢ９では、次の試験チップ１の有無をテスター１２確認する。次の試験チップ１がある場合はステップＢ１に戻り、無い場合は図７のフローチャートを終了する。

このように、本発明の第２実施形態によれば、第１実施形態と同様、特定チップ１ａに対して破壊又は劣化を伴う特別試験を実施することにより、従来は把握することができなかった半導体チップ１の真の実力値を把握することができる。また、例えば、特別試験の結果に基づいてプロセス等を改善することができるので、半導体チップ１の品質レベルの向上を期待することができる。プローブ検査の工程で生産性の低下を抑えつつ、多種多様なデータを得ることができる。
さらに、第１実施形態と異なり、特定チップ１ａのチップアドレスを事前に設定する必要がない。これにより、例えば、プローバー１１とテスター１２との間でチップアドレスに関する情報が通信できない装置でも、特定チップ１ａの選択が可能である。

なお、この第２実施形態では、通常試験で良品判定された試験チップ１のみを特定チップ１ａに選択する場合について説明した（例えば、図７を参照。）。しかしながら、本発明はこれに限られることはなく、通常試験で不良品と判定された試験チップ１を特定チップに選択しても良い。また、良品、不良品に関係なく、通常試験の実施累積数が規定数に到達したときの試験チップ１を特定チップ１ａとしても良い。例えば、図８又は図９に示すようなフローチャートであっても良い。図８では、通常試験で不良品と判定された試験チップ１のみを特定チップ１ａに選択するため、図７に示したステップＢ７が省略されている。また、図９では、良品判定（又は、不良判定）の累積数ではなく、通常試験の実施累積数が規定値に到達したか否かを確認している。この確認は、図９のステップＢ５、Ｂ５´で行う。また、通常試験の実施累積数が規定値に到達した後は、累積数が０（ゼロ）にリセットされ、数の累積は再び１から始められる。このような手順であっても、図７のフローチャートと同様の効果を得ることができる。

また、上記の第２実施形態では、図７〜図９のフローチャートをプローブ検査の工程（即ち、半導体チップをダイシングする前の検査工程）に適用する場合について説明した。しかしながら、図７〜図９のフローチャートは、プローブ検査以外の検査工程にも適用することができ、例えば、半導体チップをダイシングし、パッケージに封入した後のファイナル検査の工程にも適用することができる。

（３）第３実施形態
上記の第１、第２実施形態の他に、本発明では、前記通常試験で測定されるデータに基づいて、複数の半導体チップ１の中から特定チップ１ａを選択するようにしても良い。即ち、通常試験の測定データを参照して、ある試験項目の特性値が指定範囲から外れた場合は、その特性値が外れた試験チップ１を特定チップ１ａに選択して、特別試験を実施しても良い。
図１０は、通常試験の測定結果の一例を示す概念図である。図１０の横軸は試験チップ１のＮｏ．を示し、縦軸はある特性値の値を示す。

図１０に示すように、Ｎｏ．１〜４１の試験チップ１の特性値は全て規格範囲内にある。しかしながら、Ｎｏ．２５の試験チップ１の特性値は、他の試験チップ１の特定値よりも大きく、特性値のトレンド（例えば、±３σの範囲）から外れている。このように、ある試験項目の特性値が規格範囲内であったとしても、トレンドから外れているような場合は、そのトレンドから外れている試験チップ１を特定チップ１ａに選択して、特別試験を実施する。これにより、半導体チップ１の特性値をより詳細に把握することができる。また、仮に、この特別試験の測定結果に異常があれば、測定中のウエーハＷ全体に何らかの不具合が生じている可能性もある。そのような場合は、例えば、このウエーハＷ全体を不良品として処理すると共に、その不良原因を解析して不具合の発見と、改善に役立てるようにしても良い。

このように、本発明の第３実施形態によれば、第１、第２実施形態と同様、特定チップ１ａに対して破壊又は劣化を伴う特別試験を実施することにより、半導体チップ１の実力値をより詳細に把握することができる。これにより、半導体チップ１の品質レベルの向上を期待することができる。また、第２実施形態と同様に、特定チップ１ａのチップアドレスを事前に設定する必要がないので、例えば、プローバー１１とテスター１２との間でチップアドレスに関する情報が通信できない装置でも、特定チップ１ａの選択が可能である。
なお、この第３実施形態で説明した半導体チップの検査方法は、プローブ検査以外の検査工程にも適用することができる。例えば、第２実施形態と同様、ファイナル検査の工程にも適用することができる。

１ 半導体チップ（試験チップ）、１ａ 特定チップ、２ ＴＥＧ、３ ショット、１０ 検査装置、１１ プローバー、１２ テスター、１３〜１５ データベース、Ｗ ウエーハ

Claims (10)

1. 複数の半導体チップに通常試験を実施する工程と、
   前記複数の半導体チップの中から、予め設定されたサンプリング頻度に基づいて特別試験の対象となる半導体チップを選択する工程と、
   選択された前記半導体チップに前記特別試験を実施する工程と、を含み、
   前記特別試験では、前記半導体チップに負荷を与えて当該半導体チップを破壊又は劣化させることを特徴とする半導体チップの検査方法。
2. 前記特別試験の対象となる半導体チップを選択する工程では、
   前記通常試験により良品と判定された半導体チップの中から、予め設定されたサンプリング頻度に基づいて特別試験の対象となる半導体チップを選択することを特徴とする請求項１に記載の半導体チップの検査方法。
3. 前記特別試験が実施された前記半導体チップを全て不良品と判定する工程、をさらに含むことを特徴とする請求項１又は請求項２に記載の半導体チップの検査方法。
4. 前記複数の半導体チップは基板に形成されており、
   前記通常試験及び前記特別試験では、当該両試験を実施するための装置として、前記基板に探針を接触させて前記半導体チップとの間で信号を送受するプローバーを用いることを特徴とする請求項１から請求項３の何れか一項に記載の半導体チップの検査方法。
5. 前記半導体チップはＭＩＳ構造のトランジスタを有し、
   前記特別試験では、前記負荷として前記トランジスタのゲート電極に電圧を印加すると共に、前記電圧の絶対値を徐々に大きくして、前記トランジスタのゲート絶縁膜が破壊されるときの電圧値を測定することを特徴とする請求項１から請求項４の何れか一項に記載の半導体チップの検査方法。
6. 前記半導体チップはデータの書き換え可能な記憶素子を有し、
   前記特別試験では、前記負荷としてデータの書き換えを繰り返し行い、書き換え可能な回数の限界値を求めることを特徴とする請求項１から請求項５の何れか一項に記載の半導体チップの検査方法。
7. 前記半導体チップはデータの書き換え可能な記憶素子を有し、
   前記特別試験では、前記負荷としてデータの書き換えを繰り返し行い、実使用で予想される回数以上の書き換えが可能か否かを確認することを特徴とする請求項１から請求項５の何れか一項に記載の半導体チップの検査方法。
8. 複数の半導体チップに通常試験を実施する工程と、
   前記通常試験で測定されるデータに基づいて、前記複数の半導体チップの中から特別試験の対象となる半導体チップを選択する工程と、
   選択された前記半導体チップに前記特別試験を実施する工程と、を含み、
   前記特別試験では、前記半導体チップに負荷を与えて当該半導体チップを破壊又は劣化させることを特徴とする半導体チップの検査方法。
9. 前記特別試験の対象となる半導体チップを選択する工程では当該半導体チップとして、
   前記通常試験で測定されるデータが所定の範囲から外れた半導体チップを選択することを特徴とする請求項８に記載の半導体チップの検査方法。
10. 基板に形成された複数の半導体チップに通常試験を実施する工程と、
    前記基板内の所定位置に形成された半導体チップに特別試験を実施する工程と、を含み、
    前記特別試験では、前記半導体チップに負荷を与えて当該半導体チップを破壊又は劣化させることを特徴とする半導体チップの検査方法。

Images