KR20070047846A - 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치 - Google Patents

반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치 Download PDF

Info

Publication number
KR20070047846A
KR20070047846A KR1020077007378A KR20077007378A KR20070047846A KR 20070047846 A KR20070047846 A KR 20070047846A KR 1020077007378 A KR1020077007378 A KR 1020077007378A KR 20077007378 A KR20077007378 A KR 20077007378A KR 20070047846 A KR20070047846 A KR 20070047846A
Authority
KR
South Korea
Prior art keywords
burn
inspection
semiconductor chip
semiconductor
chip
Prior art date
Application number
KR1020077007378A
Other languages
English (en)
Inventor
다카시 이시토비
다카시 오토리
야스시 다나카
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20070047846A publication Critical patent/KR20070047846A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

웨이퍼에 대해 웨이퍼시험을 실시하며, 웨이퍼시험 후, 양품에는 단자 이외의 칩 표면에 보호막을 부가한다. 불량품에는, 단자도 포함한 칩 표면 전체에 보호막을 부가하며, 그 상태에서 번인검사를 실시하여, 번인 투입 전에 판명된 불량품 칩으로의 전원공급, 신호인가를 차단한다. 또 칩의 양품 판정을 행하기 위해 자기검사회로가 내장되며, 불량 칩으로 판정된 경우는 칩 내부동작을 정지하는 기능을 칩 내부에 구성시키거나, 또는 판정신호를 번인검사장치로 송신하여, 번인검사장치에서 전원공급, 신호인가를 정지함으로써, 번인 투입 후에 판명된 불량 칩으로의 전원공급, 신호인가를 차단할 수 있다.
번인, 웨이퍼, 양/불량 판정, 프로브단자, 반도체 칩, 자기검사회로

Description

반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및 번인검사장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR INSPECTING THE SAME, SEMICONDUCTOR WAFER AND BURN-IN INSPECTION APPARATUS}
본 발명은 복수의 반도체집적회로에 대해 번인 또는 검사를 동시에 행하는 것이 가능한 번인검사방법과, 이 방법에 이용되는 반도체집적회로장치에 관한 것이다.
최근, 반도체집적회로장치가 탑재된 전자기기의 소형화 및 저 가격화의 진전은 활발하며, 이에 따라 반도체집적회로장치에 대한 소형화 및 저 가격화의 요구가 높아지고 있다.
한편, 반도체집적회로의 고 집적화 및 고 기능화에 따라 반도체집적회로장치(이하, 칩이라 약칭함)에 대한 검사공정이 복잡해져, 검사비용의 상승이 문제가 되고 있다. 또 번인에 의한 초기불량 제거의 필요성이 요구됨과 더불어, 번인에 요하는 시간의 증대가 검사비용의 증가로 이어지는 것이 문제가 되고 있다.
번인 검사는 통상, 1장의 보드(장치)에 의해, 웨이퍼에 형성된 복수 개의 칩 영역(이하, 단순하게 "칩"이라 표기함)에 대해 일괄해서 실시된다. 번인검사를 효율적으로 행하기 위한 조건으로서, 불량품 칩을 번인검사공정에 혼입시키지 않는 것을 들 수 있다. 불량품 칩이 혼입한 경우, 배선 단락이나 래치업 등에 의해 불량품 칩으로 대전류가 흘러 전압강하가 발생하며, 동일보드(장치) 상의 다른 양품 칩에 정상의 번인검사를 실시할 수 없게 될 우려가 있다. 또 양품 칩을 파괴하거나, 최악의 경우, 검사장치 자체를 파괴해버리는 경우가 있다. 이와 같이 불량품 칩이 혼입됨으로써, 불필요한 번인 검사비용의 증가로 이어진다. 따라서 불량품 칩을 번인공정에 혼입시키지 않는 것은 매우 중요하다.
번인검사공정에 혼입되는 불량품 칩은, 2가지의 경우를 생각할 수 있다. 하나는, 번인 투입 전부터의 불량품 칩이며, 또 하나는 번인 투입 중에 발생하는 불량품 칩이다.
우선, 번인 투입 전부터의 불량품 칩은 통상, 검사에 의해 선별처리(screening) 된다. 특히 웨이퍼레벨 번인일 경우, 웨이퍼 상에 형성된 모든 칩을 검사하여 양/불량 판정을 행한 후, 불량품 칩을 제거한다. 이 불량품 칩을 제거하는 방법으로는, 일특개평 7-169806호(특허문헌 1)에 개시된 바와 같이, 불량품 칩의 전원 및 신호선 단자의 전극부분을 부도체인 수지막으로 피복하여, 불량품 칩으로의 전원공급을 차단하는 방법이 있다.
도 11은 종래의 반도체집적회로 검사방법을 나타낸 흐름도이다. 도 11에 나타낸 바와 같이, 반도체확산공정 종료 후, 번인검사 투입전의 불량품 칩을 선별하기 위해, 웨이퍼 상태에서, 웨이퍼 상에 형성된 모든 칩을 검사한다. 검사내용으로는, 전원, GND간의 단락이나 간단한 동작시험을 실시해도 된다. 또는 그밖에, 칩 내부에 자기검사회로를 구비하며, 이를 이용하여 번인을 행할 경우는, 그 자기 검사회로의 시험 등, DC, AC, 기능시험 등을 실시한다. 검사에서 불량품으로 판정된 칩은, 칩 상에 마킹을 하여 양품과 불량품을 선별할 수 있도록 해둔다. 다음으로, 마킹을 따라 불량품 칩을 제거한다. 제거방법은, 불량품 칩의 전원 및 신호선 단자의 전극부분을 부도체의 수지막으로 피복하여, 불량품 칩으로의 전원공급을 차단한다. 그 후, 번인검사를 실시한다.
다음에, 번인 투입 중에 발생하는 불량품 칩의 영향을 제거하는 방법을 간단하게 설명한다. 번인검사 전의 검사에서는 양품이라도, 번인검사 중에 불량품으로 되는 경우가 있으며, 이 경우, 상기에 나타낸 번인검사 전의 불량품 칩과 마찬가지로, 양품 칩에 악영향을 끼친다. 이 문제에 대해서는, 일특개평 8-17097호7(특허문헌 2)에 개시된 바와 같이, 각 칩 내부에 전류제한회로를 형성함으로써, 불량품 칩이 발생하여 소정량을 초과하는 전류가 흐르는 경우에 전류의 공급을 제한하는 방법이 있다. 이 방법에 의해 번인검사를 정확하게 행함과 더불어, 검사장치의 고장을 회피할 수 있다.
[발명의 개시]
[발명이 해결하고자 하는 과제]
그러나 특허문헌 1에 기재된 종래의 방법으로는, 불량품 칩의 전원 및 신호선 단자의 전극부분을 확실하게 부도체 수지막으로 피복할 필요가 있으며, 수지 코팅이 불완전한 채 번인 하면 불량품 칩으로 대전류가 흘러, 양품 칩에 악영향을 끼친다는 문제가 있다.
또 특허문헌 2에 기재된 종래 방법으로는, 각 칩 내부에 전류제한회로를 구비함으로써, 소정량을 초과하는 전류가 흐르는 불량품 칩에 대한 전류의 공급을 제한하지만, 불량품 칩 자체의 동작을 정지시킬 수가 없어, 불필요한 전력을 공급해버린다는 문제가 있다.
또한 종래의 번인검사에서는, 검사 중에 발생한 불량품 칩이, 검사가 개시되고 나서 몇 시간 후에 몇 개 발생했는지를 기록하는 구조가 없다. 이 때문에, 번인검사공정에 있어서 초기불량 발생의 수속성(convergence)을 정확하게 파악할 수 없어, 적절한 번인 시간을 설정하는데 시간이 걸린다는 문제가 있다.
또 웨이퍼상태에서 번인검사를 행할 경우, 프로브카드의 물리적인 제약 때문에, 사용 가능한 단자 수에 제한이 있다. 반도체확산공정의 미세화, 웨이퍼의 대구경화에 의해 1 웨이퍼당 칩 획득수가 증가하면, 1 칩당 사용 가능한 프로브의 단자 수(콘택트 수)가 적어져, 전력 공급부족이나 인가신호 공급부족 등, 검사에 지장을 초래한다는 문제가 있다.
또한 번인검사의 실시시간은 통상, 수시간에서 수일단위이므로, 검사비용에서 큰 비중을 차지하며, 검사비용 전체가 상승하는 큰 요인이 되고있다.
본 발명은 상기 문제의 적어도 하나의 해결을 도모하는 것으로, 정확한 번인검사를 행함과 더불어, 검사 시의 필요없는 전력을 삭감할 수 있는 검사방법, 및 이에 이용되는 반도체집적회로를 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위한 수단으로서, 종래의 반도체확산공정 흐름과, 웨이퍼레벨 번인의 흐름을 변경한다. 불순물확산공정에서, 절연 표면보호막을 웨이퍼에 부가하는 공정 전에 일단 확산을 종료시키며, 절연 표면보호막을 부가하기 전의 웨이퍼에 대해 웨이퍼시험을 실시하여, 양품 칩 또는 불량품 칩의 좌표를 추출한다. 웨이퍼시험 후, 추출좌표를 기준으로, 양품 칩 상에는 통상의 보호막용 마스크, 즉 단자 이외의 칩 표면을 보호하는 보호막을 형성하며, 불량품 칩 상에는 칩 전체를 피복하는 보호막용 마스크, 즉 단자를 포함하는 칩 표면 전체를 피복하는 보호막을 형성한다. 이로써, 번인검사 중에 불량 칩의 단자는 절연 표면보호막에 의해 비도통상태로 되어, 불량 칩으로의 전원공급이나 신호인가를 차단할 수 있다.
또 상기 과제를 해결하기 위한 수단으로서, 칩의 양품 판정을 행하기 위해 자기검사회로를 칩에 내장시키거나, 또는 이와 동일기능을 갖는 칩 외부회로를 형성함으로써 실현한다. 이 자기검사회로의 기능은, 검사한 칩이 불량 칩으로 판정된 경우는, 칩 내부의 클록신호를 정지하거나, 입력신호를 고정하거나 한다. 불량 칩의 동작을 정지시킴으로써 불필요한 전력공급을 경감할 수 있다. 또 판정신호를 번인검사장치로 송신하여, 번인검사장치에서 전원공급, 신호인가를 정지함으로써, 불량 칩으로의 전원공급, 신호인가를 차단한다.
또한 상기 과제를 해결하기 위한 수단으로서, 번인검사장치 쪽으로 칩의 자기검사회로로부터 출력되는 판정신호를 송신하여, 장치가 FAIL판정신호를 수신하면, 번인검사장치가 그 시각과 불량 칩 수를 기록하는 기능을 부여해도 된다.
또 상기 과제를 해결하기 위한 수단으로서, 어느 칩의 출력신호를 다른 칩의 입력단자에 입력신호로서 인가할 수 있도록, 웨이퍼 상의, 예를 들어 스크라이브선에 배선을 형성한다. 이로써, 입력인가신호를 다른 칩의 출력신호로부터 공급할 수 있어, 적은 프로브단자 수로 많은 칩으로 신호를 인가하는 것이 가능해진다.
또한 상기 과제를 해결하기 위한 수단으로서, 번인검사 중에, 칩 내부 또는 외부에 형성된 자기검사회로를 이용하여, 프로브검사, 출하검사와 마찬가지의 검사를 행한다. 이로써, 종래의 프로브검사, 출하검사를 삭제할 수 있으므로, 검사비용의 삭감으로 이어진다.
따라서, 본 발명의 제 1 반도체집적회로장치 검사방법은, 웨이퍼 상에 설치되며, 전극패드를 갖는 집적회로가 형성된 반도체 칩의 양/불량을 웨이퍼상태에서 검사하는 공정(a)과, 상기 공정(a)에서 양품으로 판정된 상기 반도체 칩의 상기 전극패드를 제외한 영역 상에 제 1 절연보호막을 형성하는 공정(b)과, 상기 공정(a)에서 불량품으로 판정된 상기 반도체 칩의 전(全) 상면 상에 제 2 절연보호막을 형성하는 공정(c)과, 번인검사장치를 이용하여 상기 웨이퍼의 번인검사를 행하는 공정(d)을 구비한다.
이 방법에 의해, 번인검사에서, 불량 칩으로의 전원공급이나 신호인가를 확실하게 차단할 수 있으므로, 양품 칩으로 규정 이상의 대전류가 흐르는 것을 방지할 수 있다.
본 발명의 제 2 반도체집적회로장치 검사방법은, 번인검사장치와, 검사 시에 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드를 이용하여, 웨이퍼에 설치된 반도체 칩 상에 형성되며 자기검사회로를 갖는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서, 상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하고, 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며, 상기 공정(a)은, 상기 자기검사회로가 상기 반도체 칩 상에 형성된 상기 집적회로의 양/불량을 판정하는 공정(a1)과, 상기 공정(a1)에서 불량품으로 판정된 경우에는 상기 반도체 칩에 대한 상기 번인검사를 정지하고, 양품으로 판정된 경우에는 상기 반도체 칩에 대한 상기 번인검사를 계속하는 공정(a2)을 포함한다.
이 방법에 의해, 불량 칩에 대한 번인검사를 정지시킬 수 있으므로, 불량 칩으로의 불필요한 전력공급을 삭감할 수 있다. 또 번인검사 중에 불량 칩으로 대전류가 흐르는 것을 방지할 수 있으므로, 검사를 보다 정확하게 행할 수 있음과 더불어, 번인검사장치의 고장을 방지할 수 있다.
본 발명의 제 3 반도체집적회로장치 검사방법은, 번인검사장치와, 검사 시에 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드를 이용하여, 웨이퍼에 설치된 반도체 칩 상에 형성되고, 자기검사회로와 FAIL수 계수회로를 갖는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서, 상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하여 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며, 상기 공정(a)은, 상기 자기검사회로가 상기 반도체 칩 상에 형성된 상기 집적회로의 양/불량을 판정하는 공정(a1)과, 상기 공정(a1)에서 상기 반도체 칩이 불량으로 판정된 횟수를 상기 FAIL수 계수회로가 계수하여, 계수값이 소정값 이하일 경우에는 상기 반도체 칩을 양품으로 판정하며, 계수값이 소정값을 초과할 경우에는 상기 반도체 칩을 불량품으로 판정하는 공정(a2)과, 상기 공정(a2)에서 불량품으로 판정된 상기 반도체 칩에 대한 상기 번인검사를 정지시키는 공정(a3)을 포함한다.
이 방법에 의해, 입력신호에 노이즈가 혼입된 경우 등에, 본래 양품인 칩이 불량품으로 판정되는 것을 방지하는 것이 가능해진다.
본 발명의 제 4 반도체집적회로장치 검사방법은, 번인검사장치와, 검사 시에 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드를 이용하여, 웨이퍼에 형성된 반도체 칩 상에 형성되고 제 1 자기검사회로와 제 2 자기검사회로와 판정회로를 갖는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서, 상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하고, 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며, 상기 공정(a)은, 상기 제 1 자기검사회로가 상기 반도체 칩 상에 형성된 상기 집적회로의 양/불량을 판정하는 공정(a1)과, 상기 공정(a1)에서 상기 반도체 칩이 불량으로 판정된 경우에, 상기 제 2 자기검사회로가 상기 반도체 칩의 양/불량을 판정하는 공정(a2)과, 상기 공정(a1 및 a2)에서 모두 불량품으로 판정된 경우에, 상기 판정회로가 상기 반도체 칩을 불량품으로 판정하는 공정(a3)과, 상기 공정(a3)에서 불량품으로 판정된 상기 반도체 칩에 대한 상기 번인검사를 정지시키는 공정(a4)을 포함한다.
이 방법에 의해, 노이즈 등, 돌발적인 이유 때문에 본래 양품인 칩이 불량 칩으로 판정되는 것을 방지할 수 있다.
본 발명의 제 5 반도체집적회로장치 검사방법은, 번인검사장치와, 검사 시에 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드와, 웨이퍼에 설치된 반도체 칩별로 형성되며 상기 웨이퍼의 스크라이브선 상에 배치된 칩 외부회로를 이용하여, 상기 반도체 칩 상에 형성되는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서, 상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하고, 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며, 상기 공정(a)은, 상기 칩 외부회로가, 상기 반도체 칩으로부터의 제어신호를 수취하여 상기 반도체 칩 상의 상기 집적회로 양/불량을 판정하는 공정(a1)과, 상기 칩 외부회로가, 상기 공정(a1)에서 불량으로 판정된 상기 반도체 칩에 대한 상기 번인검사를 정지시키는 공정(a2)을 포함한다.
이와 같이, 반도체 칩으로부터 출력된 제어신호를 기준으로 번인검사를 정지시키는 회로(칩 외부회로)가 반도체 칩의 외부에 형성된 경우라도, 불량 칩으로의 전력공급을 정지하여, 과잉 전력공급을 삭감할 수 있다. 또 불량 칩으로 대전류가 흐르는 것을 방지하여, 양품 칩으로 공급하는 전압의 강하를 억제할 수 있으므로, 정확한 검사를 행하는 것이 가능해진다.
본 발명의 반도체집적회로장치는, 외부로부터의 입력신호를 수취하기 위한 입력단자를 가지며 반도체 칩 상에 형성된 반도체집적회로장치에 있어서, 상기 반도체집적회로장치를 검사하기 위한 번인검사 시에, 상기 입력단자로의 상기 입력신호 입력에 따라, 자신이 형성된 상기 반도체 칩의 양/불량을 자기검사 하여, 상기 반도체 칩을 불량으로 판단한 경우에는, 상기 번인검사를 정지시키는 기능을 구비한다.
이 구성에 의해, 번인검사 시에 불량 칩으로 대전류가 흐르는 것을 방지하여, 정확한 검사를 실시하는 것이 가능해진다.
본 발명의 제 1 반도체웨이퍼는, 외부로부터의 입력신호를 수취하기 위한 입력단자와, 번인검사 시에 자기검사의 결과를 출력하기 위한 출력단자를 가지며, 각각에 집적회로가 형성된 복수의 반도체 칩이 설치된 반도체웨이퍼에 있어서, 상기 복수의 반도체 칩 각각은, 상기 번인검사의 실행 중에 상기 자기검사에서 자신을 불량품으로 판단할 경우에는, 상기 번인검사를 정지하는 기능을 구비한다.
이 구성에 의해, 웨이퍼레벨 번인을 행할 때, 불량 칩에 대한 검사가 행해지지 않으므로, 불량 칩으로 대전류가 흐르는 것을 방지할 수 있다.
본 발명의 번인검사장치는, 검사신호를 출력함과 더불어, 상기 검사신호에 응답하는 PASS신호 또는 FAIL신호를 수취하여 반도체웨이퍼 상에 형성된 복수의 반도체 칩을 검사하기 위한 번인검사장치로서, 검사 시에 상기 FAIL신호를 수신한 시각 및 횟수를 기록하는 관측수단을 구비한다.
이로써, 번인검사공정에서의 초기불량 발생의 수속(收束)성을 정확하게 파악할 수 있으므로, 최적의 번인 시간을 설정할 수 있어, 번인 시간의 낭비를 없앨 수 있다.
[발명의 효과]
본 발명에 의해, 번인검사에서 문제가 되는 불량품 칩을 검사대상에서 확실하게 배제할 수 있으므로, 불량품 칩이 양품 칩에 끼치는 악영향을 삭감할 수 있다. 또 번인검사 중에 발생한 불량품 칩의 동작을 정지시키거나, 또는 불량품 칩으로의 전원공급을 정지함으로써, 불필요한 전력공급을 삭제할 수 있다.
또한 번인검사 중에 발생한 불량품 칩의 FAIL시각과 개수를 기록함으로써, 번인검사공정에서의 초기불량 발생 수속성을 정확하게 파악할 수 있으므로, 최적의 번인 시간을 설정하여 번인 시간의 낭비를 없앨 수 있으며, 효율적으로 번인검사를 행할 수 있다. 또 웨이퍼 상에서의 입력단자 공유화나, 칩의 출력신호를 다른 칩의 입력신호로 인가하는 것에 의한 신호라인의 공유화에 의해, 적은 프로브단자 수로 신호인가가 가능해진다. 또한 출하검사레벨의 검사를 행할 수 있는 자기검사회로를 구비하며, 번인검사 중에 검사를 병행하여 행함으로써, 번인검사 시간의 유효이용으로 이어지고, 전체적인 검사비용 삭감에 크게 이바지할 수 있다.
도 1은 본 발명의 제 1 실시형태에 관한 반도체집적회로의 제조공정 및 검사공정을 나타낸 흐름도.
도 2는 본 발명의 제 2 실시형태에 관한 반도체집적회로장치를 나타낸 블록 회로도.
도 3은 본 발명의 제 2 실시형태에 관한 반도체집적회로장치의 제 1 변형예를 나타낸 블록 회로도.
도 4는 본 발명의 제 2 실시형태에 관한 반도체집적회로장치의 제 2 변형예 를 나타낸 블록 회로도.
도 5의 (a), (b)는 번인검사를 할 때의 본 발명 제 3 실시형태에 관한 반도체집적회로장치를 나타낸 도.
도 6은 본 발명의 제 4 실시형태에 관한 반도체집적회로장치를 나타낸 도.
도 7은 본 발명의 제 5 실시형태에 관한 반도체집적회로장치를 나타낸 도.
도 8은 본 발명의 제 6 실시형태에 관한 반도체집적회로장치를 나타낸 도.
도 9는 본 발명의 제 7 실시형태에 관한 반도체집적회로장치를 나타낸 도.
도 10은 본 발명의 제 8 실시형태에 관한 반도체집적회로장치를 나타낸 도.
도 11은 종래의 반도체집적회로 검사방법을 나타낸 흐름도.
[부호의 설명]
3a, 11a : 입력신호 3b, 4a, 5a, 5b, 6a, 7b : 판정신호
3c : 입력데이터신호 7a : 제어신호
9a : 정지신호 10a : 신호선
11 : 제조공정 11b : 출력신호
12 : 프로브검사 13 : 검사결과 집계
14 : 양품에 대한 보호막 형성공정
15 : 불량품에 대한 보호막 형성공정
16 : 웨이퍼레벨 번인 31 : 반도체 칩
32 : 번인검사장치 33 : 제 1 자기검사회로
34 : 클록생성회로 35 : 입력신호 제어회로
36, 74, 101, 111 : 입력단자 41 : FAIL수 계수회로
51 : 제 2 자기검사회로 52 : 판정회로
61 : 반도체웨이퍼 62 : 프로브단자
63 : 전원공급선 64, 73, 112 : 출력단자
65 : 전원제어수단 71 : 스크라이브선
72 : 칩 외부회로 81 : 관측수단
102 : 번인검사용 단자
이하, 발명의 실시형태에 대해 도면을 참조하면서 설명한다.
[제 1 실시형태]
도 1은 본 발명의 제 1 실시형태에 관한 반도체집적회로의 제조공정 및 검사공정을 나타낸 흐름도이다. 도 1은 반도체 칩의 확산, 배선공정에서 웨이퍼레벨 번인까지의 공정을 나타낸다.
본 실시형태의 제조 및 검사방법에서는, 확산공정이나 배선공정 등, 반도체 칩의 제조공정(11)을 실시한다. 다음으로, 앞공정에서 제작한 반도체 칩의 프로브검사(12)를 실시한다. 그 후, 프로브검사(12)의 결과를 집계(검사결과 집계(13))한다. 이 집계결과에 의해 양품으로 판단된 반도체 칩에 대해서는, 제 1 보호막을 형성하는 공정(양품에 대한 보호막 형성공정(14))으로 진행시키는 한편, 불량품으로 판단된 반도체 칩에 대해서는, 제 2 보호막을 형성하는 공정(불량품에 대한 보호막 형성공정(15))으로 진행시킨다. 다음에, 웨이퍼레벨 번인(16)을 실시한다.
이상의 공정에 대해서 더 상세하게 설명한다.
반도체 칩의 제조공정(11)이 완료된 후, 프로브검사(12)를 실시한다. 이 때의 검사는, 웨이퍼레벨 번인의 실시가 가능한지 여부를 판정하는 것이라도 되며, 사내기준 등으로 결정된 항목에 대해서 실시해도 된다.
이어서, 검사결과 집계(13)를 실시하여, 양품과 불량품의 웨이퍼맵 상 좌표를 프로브검사장치 등의 외부 장치에 기억시킨다.
다음에, 양품에 대한 보호막 형성공정(14)에서 이용하는 제 1 마스크와, 불량품에 대한 보호막 형성공정(15)에서 이용하는 제 2 마스크를 준비한다. 제 1 마스크는 검사결과 집계(12)에 의해 양품으로 판정된 칩용 마스크이며, 전극패드부분에 구멍을 낸 것이다. 제 2 마스크는 검사결과 집계(12)에 의해 불량품으로 판정된 칩용 마스크이며, 전극패드부분에 구멍을 내지 않는 것이다. 즉, 제 1 마스크는 웨이퍼레벨 번인 시에 전원이나 입력파형을 인가할 수 있으며, 제 2 마스크는 웨이퍼레벨 번인 시에 전원이나 입력파형을 인가할 수 없고, 칩을 절연상태로 한 것이다.
계속해서, 보호막 노광장치에서, 검사결과 집계(13)에서 기억된 정보를 기준으로, 웨이퍼맵에서 양품의 좌표에 있는 칩 상에는, 제 1 보호막을 형성하기 위한 제 1 마스크를 형성하며, 웨이퍼맵에서 불량품의 좌표에 있는 칩 상에는, 제 2 보호막을 형성하기 위한 제 2 마스크를 형성한다. 즉, 1 장의 웨이퍼 상에서 양품인 경우와 불량품인 경우에서 다른 마스크를 사용하여, 이 단계에서, 양품에 대해서는 웨이퍼레벨 번인을 실시할 수 있도록 하며, 불량품에 대해서는 강제적으로 웨이퍼 레벨 번인을 실시하지 않도록 한다. 그리고 노광형태에 따라서는, 마스크를 2종류 준비할 필요가 없으며, 양품용 마스크 1 장이면 되는 경우도 있다. 즉, 마스크 없이 칩 전면(全面)에 보호막을 형성할 수 있는 경우가 있다. 이로써 불량 칩의 표면 전체를 비도통으로 할 수 있다.
이상과 같이 2종류의 보호막 마스크를 준비하고, 양품 칩과 불량품 칩에서 각각 다른 보호막 마스크를 이용하여 반도체확산공정을 행함으로써, 불량 칩의 전원단자, GND단자, 입출력단자는 절연 표면보호막(제 2 마스크)에 의해 비도통상태로 된다. 그 결과, 번인검사공정에서 불량 칩으로의 전원공급이나 신호인가를 확실하게 차단할 수 있으므로, 양품 칩으로 규정 이상의 대전류가 흐르는 것을 방지할 수 있다.
종래 방법으로는, 코팅처리에 실패하거나, 코팅 후에 수지가 박리되어버릴 우려가 있었지만, 본 실시형태의 방법에서는, 통상의 반도체확산공정에 의해 보호막을 형성하므로, 마스크형성에 실패하는 확률은 종래 방법보다 매우 낮아진다.
또 양품용 마스크를 이용하여 보호막을 형성하는 공정은, 종래의 반도체확산공정에서도 실시되는 처리이므로, 도 1에 나타낸 흐름도를 실행해도 추가공정이나 장치가 발생하지 않다. 따라서 본 실시형태의 방법에 의하면, 제조원가를 증가시키는 일없이, 검사에서 양품 칩의 고장 등을 방지하여, 수율을 상승시킬 수 있다.
[제 2 실시형태]
도 2는 본 발명의 제 2 실시형태에 관한 반도체집적회로장치를 나타낸 블록회로도이다. 도 2는 번인검사장치를 이용하여 웨이퍼레벨 번인을 실시할 때의 신 호 흐름을 나타낸다.
도 2에 나타낸 바와 같이, 본 실시형태의 반도체집적회로장치(반도체 칩(31))는, 번인검사장치(32)로부터 출력된 입력신호(3a)를 수취하는 입력단자(36)와, 입력단자(36)를 개재하고 입력신호(3a)를 수취하며 소정의 경우에 입력데이터신호(3c)를 출력하는 입력신호 제어회로(35)와, 입력신호(3a)의 입력에 따라 기동되고, 반도체 칩(31)이 양품인지 불량품인지를 판정하는 제 1 자기검사회로(33)와, 클록신호를 생성하는 클록생성회로(34)를 구비한다. 여기서 반도체 칩(31)은, 웨이퍼 상에 복수 형성된 칩 영역 상의 반도체집적회로를 의미하지만, 실장된 반도체집적회로장치라도 된다.
번인검사를 행할 때에는, 번인검사장치(32)가 출력하는 입력신호(3a)를 반도체 칩(31)의 입력단자(36)로 입력한다. 입력신호(3a)는 클록신호라도 되며, 데이터신호라도 된다. 입력신호(3a)가 입력됨으로써 반도체 칩(31)은 동작을 개시하며, 제 1 자기검사회로(33)도 동작을 개시한다. 그리고 제 1 자기검사회로(33)는, 반도체 칩(31)이 양품인지 불량품인지를 판정하여, 판정결과를 판정신호(3b)로서 출력한다. 판정신호(3b)는, 클록생성회로(34)와, 입력신호 제어회로(35)로 입력된다. 판정신호(3b)가 양품판정을 나타낼 경우는, 번인검사는 계속해서 행해진다. 이에 반해, 판정신호(3b)가 불량판정(FAIL신호)을 나타낼 경우, 클록생성회로(34)는 클록생성을 정지하도록 회로제어 된다. 이로써, 제 1 자기검사회로(33)에 의해 불량으로 판정된 반도체 칩(31)은, 이후 칩 내부에 클록이 공급되지 않게 된다. 또 판정신호(3b)가 불량판정일 경우, 입력신호 제어회로(35)는 입력데이터신호(3c) 를 고정하도록 회로제어 된다. 이로써, 제 1 자기검사회로(33)에 의해 불량으로 판정된 반도체 칩(31)은, 이후 입력데이터신호(3c)는 고정되며, 칩 내부에 데이터신호가 입력되지 않게 된다.
이상과 같이 제 1 자기검사회로(33)가 칩 내부에 내장되며, 그 판정신호에 의해, 칩 내부로의 입력신호와 클록신호의 공급을 정지함으로써, 불량 칩의 번인검사 중 동작을 정지시키기가 가능해지므로, 불량 칩으로의 불필요한 전력공급을 삭감할 수 있다. 또 번인검사 중에 불량 칩으로 대전류가 흐르는 것을 방지할 수 있으므로, 검사를 보다 정확하게 행할 수 있음과 더불어, 번인검사장치의 고장을 방지할 수 있다.
다음에 본 실시형태 반도체집적회로장치의 변형예를 설명한다.
도 3은 본 실시형태 반도체집적회로장치의 제 1 변형예를 나타낸 블록회로도이다. 도 3에서 알 수 있는 바와 같이 제 1 변형예에 관한 반도체집적회로장치는, 도 2에 나타낸 반도체집적회로장치에 FAIL수 계수회로(41)를 설치한 것이다.
본 변형예에 관한 반도체집적회로장치에서, 제 1 자기검사회로(33)로부터 출력되는 판정신호(4a)를 FAIL수 계수회로(41)가 수신한다. FAIL수 계수회로(41)는 판정신호(4a)를 수신한 횟수를 계수하여, 계수값이 어느 횟수 이하일 경우에는 반도체 칩(31)을 양품으로 판정하며, 어느 횟수를 초과할 경우에는 반도체 칩(31)을 불량품으로 판정하고, 그 판정결과를 판정신호(3b)로서 출력한다. 제 2 실시형태의 반도체집적회로장치와 마찬가지로, 판정신호(3b)는 클록생성회로(34)와 입력신호 제어회로(35)로 입력되며, 판정신호(3b)가 양품판정(PASS신호)을 나타낼 경우, 계속해서 번인검사는 행해진다. 판정신호(3b)가 불량판정(FAIL신호)을 나타낼 경우, 클록생성회로(34)는 클록생성을 정지하도록 회로제어 된다. 이로써, 제 1 자기검사회로(33)에 의해 불량으로 판정된 반도체 칩(31)에는, 이후 클록이 칩 내부에 공급되지 않게 된다. 또 판정신호(3b)가 불량판정일 경우, 입력신호 제어회로(35)는 입력데이터신호(3c)를 고정하도록 회로제어 된다. 이로써, 제 1 자기검사회로(33)에 의해 불량으로 판정된 반도체 칩(31)에서는, 이후 입력데이터신호(3c)는 고정되며 칩 내부에 데이터신호가 입력되지 않게 된다.
이와 같이 도 3에 나타낸 FAIL수 계수회로(41)를 설치함으로써, 예를 들어 번인검사장치(32)로부터 공급된 입력신호(3c)에 순식간에 노이즈가 혼입되어버려, 반도체 칩(31)이 오동작 해버리는 경우 등에, 본래 양품인 칩이 불량품으로 판정되는 것을 방지하는 것이 가능해진다. 즉, 본 변형예의 반도체집적회로장치를 이용하면, 보다 정밀도 좋게 번인검사를 행하는 것이 가능해진다.
다음으로 도 4는 본 실시형태의 제 2 변형예에 관한 반도체집적회로장치를 나타낸 블록회로도이다. 본 변형예에 관한 반도체집적회로장치는, 도 2에 나타낸 반도체집적회로장치에 제 2 자기검사회로(51)를 설치한 것이다.
본 변형예에 관한 반도체집적회로장치에서는, 제 1 자기검사회로(33)로부터 출력되는 판정신호(5a)를, 제 2 자기검사회로(51)와 판정회로(52)가 수신한다. 판정회로(52)는 판정신호(5a)가 양품판정을 나타낸다면, 제 2 반도체집적회로장치와 마찬가지로, 판정신호(3b)를 클록생성회로(34)와 입력신호 제어회로(35)로 각각 출력하며, 번인검사는 계속해서 행해진다. 또 이 경우, 제 2 자기검사회로(51)는 동 작하지 않으며, 판정결과를 출력하지 않는다. 이에 반해 판정신호(5a)가 불량판정을 나타낼 경우, 제 2 자기검사회로(51)는 동작을 개시하며, 양품인지 불량품인지를 나타내는 판정신호(5b)를 판정회로(52)로 출력한다. 판정회로(52)는, 판정신호(5a)가 불량판정을 나타낼 경우라도, 판정신호(5b)가 양품판정을 나타낸다면, 반도체 칩(31)을 양품으로 판정하여 판정신호(3b)를 출력한다. 이와 반대로, 판정신호(5a, 5b)가 모두 불량판정을 나타낸다면, 판정회로(52)는 반도체 칩(31)을 불량품으로 판정하여 판정신호(3b)를 출력한다. 제 2 실시형태의 반도체집적회로장치와 마찬가지로, 판정신호(3b)는 클록생성회로(34)와 입력신호 제어회로(35)로 입력되며, 판정신호(3b)가 양품판정을 나타낼 경우는, 계속해서 번인검사는 행해진다. 한편, 판정신호(3b)가 불량판정(FAIL신호)을 나타낼 경우, 클록생성회로(34)는 클록생성을 정지하도록 제어된다. 이로써, 판정회로(52)에 의해 불량으로 판정된 반도체 칩(31)은, 이후 칩 내부에 클록이 공급되지 않게 된다. 또 판정신호(3b)가 불량판정을 나타낼 경우, 입력신호 제어회로(35)는 입력데이터신호(3c)를 고정하도록 회로제어 된다. 이로써, 판정회로(52)에 의해 불량으로 판정된 반도체 칩(31)은, 이후 입력데이터신호(3c)가 고정되며, 칩 내부에 데이터신호가 입력되지 않게 된다.
이와 같이 복수의 자기판정회로를 설치함으로써, 도 3에 나타낸 경우와 마찬가지로, 반도체 칩(31)이 오동작 해버린 경우, 다른 자기검사회로를 동작시킴으로써, 본래 양품인 칩이 불량품으로 판정되는 것을 방지하는 것이 가능해진다. 단, 같은 자기검사회로를 동작시킬 경우라도, 오동작에 기초한 판정오류를 방지하는 것 은 가능하다.
여기서, 본 실시형태에 관한 반도체집적회로 및 그 변형예를 이용한 검사방법은, 자기검사회로나 판정회로, FAIL수 계수회로 등이 칩의 스크라이브선 상 등, 반도체 칩의 외부에 설치된 경우라도 마찬가지로 행할 수 있다.
[제 3 실시형태]
도 5의 (a), (b)는 번인검사를 할 때의 본 발명 제 3 실시형태에 관한 반도체집적회로장치를 나타낸 도이다. 도 5의 (b)는, (a)를 확대시킨 도이다.
번인검사를 할 때는, 반도체웨이퍼(61) 상에 형성된 복수 반도체 칩(31)의 입력단자(36)(도 2 참조)와 프로브카드의 각 프로브단자(62)를 접속시킨 상태에서, 번인검사장치(32)로부터 프로브카드로 전원공급선(63)을 개재하고 전원을 인가한다. 프로브카드에 형성된 전원공급선(63) 상에는 전원제어수단(65)이 구성되며, 반도체 칩(31)으로 전원을 공급하는지 여부를 제어한다. 반도체 칩(31)은, 예를 들어 제 2 실시형태에 관한 반도체집적회로장치이며, 반도체 칩(31)의 판정신호(3b)를 출력단자(64)로부터 판정신호(6a)로서 전원제어수단(65)으로 출력한다. 판정신호(6a)가 양품판정을 나타낼 경우에는, 전원제어수단(65)으로부터 반도체 칩(31)으로 전원이 계속 공급되며, 번인검사는 계속해서 행해진다. 판정신호(6a)가 불량판정을 나타낼 경우에는, 전원제어수단(65)으로부터 반도체 칩(31)으로의 전원공급이 정지되며, 반도체 칩(31)의 번인검사는 종료된다.
또 전원제어수단(65)은, 칩으로 흐르는 전류값을 측정하는 것이 가능하며, 어느 전류값 이상의 전류가 흐른 경우는, 전원공급을 정지시키는 기능을 갖는다. 가령, 판정신호(6a)가 양품판정을 나타낼 경우라도, 반도체 칩(31)으로 흐르는 전류값이 규정값보다 클 경우는, 반도체 칩(31)으로의 전원공급을 정지시킨다.
이와 같이, 전원제어수단(65)을 이용하여 양품 칩과 불량품 칩으로의 전원공급을 제어함으로써, 불량 칩으로 흐르는 대전류를 차단할 수 있다. 또 반도체 칩(31)으로 흐르는 전류값을 측정하여, 어느 전류값 이상 흐르는 칩은 불량품으로서 번인검사를 정지함으로써, 반도체 칩(31)의 허용손실(power dissipation)을 만족시키지 않는 칩을 불량품으로 할 수 있다. 이상의 방법에 의해, 양품 칩에 대한 악영향을 경감할 수 있어, 안정된 번인검사를 행하는 것이 가능해진다.
여기서 본 실시형태의 검사방법은, 제 2 실시형태의 반도체집적회로뿐만이 아닌, 그 변형예에 대해서도 적용할 수 있다.
[제 4 실시형태]
도 6은 본 발명의 제 4 실시형태에 관한 반도체집적회로장치를 나타낸 도이다.
도 6에 나타낸 바와 같이 본 실시형태의 반도체집적회로장치는, 반도체웨이퍼(61) 상에 형성된 복수의 반도체 칩(31)과, 반도체웨이퍼(61)의 스크라이브선(71)에 형성된 칩 외부회로(72)를 구비한다. 번인검사 시에 각 칩은, 프로브카드를 개재하고 번인검사장치와 접속되며, 번인검사장치로부터 전원이나 입력신호가 공급된다.
칩 외부회로(72)는 반도체 칩(31)의 출력단자(73) 및 입력단자(74)에 접속되며, 이들 단자를 개재하고 제어신호(7a)와 판정신호(7b)를 주고받는다. 칩 외부회 로(72)는 반도체 칩(31)의 양/불량을 검사하는 기능을 구비하며, 반도체 칩(31)으로부터 출력되는 제어신호(7a)를 수신하여 검사를 시작하고, 양/불량의 판정결과를 판정신호(7b)로서 반도체 칩(31)으로 송신한다. 반도체 칩(31)은, 판정결과를 기준으로, 제 2 실시형태에서 설명한 바와 같은 처리를 실시한다. 즉, 판정신호(7b)가 양품판정을 나타낼 경우에는, 계속해서 번인검사는 행해진다. 판정신호(7b)가 불량판정(FAIL신호)을 나타낼 경우에는, 클록생성회로가 클록생성을 정지하도록 제어된다.
이로써, 칩 외부회로(72)에 의해 불량으로 판정된 반도체 칩(31)은, 이후 클록이 칩 내부에 공급되지 않게 된다. 또 판정신호(7b)가 불량판정을 나타낼 경우, 입력신호 제어회로(35)가 입력데이터신호를 고정하도록 제어된다. 이로써, 칩 외부회로(72)에 의해 불량으로 판정된 반도체 칩(31)은, 이후 입력데이터신호가 고정되며, 칩 내부에 데이터신호가 입력되지 않게 된다.
이상과 같이, 검사기능을 갖는 칩 외부회로를 칩 외부의 공간(스크라이브선)에 형성함으로써, 그 판정신호가 불량을 나타낼 경우에 칩 내부의 입력신호와 클록신호의 공급을 정지하여, 불량 칩의 번인검사 중 동작을 정지시키는 것이 가능해진다. 불량 칩으로의 전력공급을 정지함으로써, 과잉 전력공급을 삭감할 수 있어, 번인검사 비용을 경감할 수 있다. 또 번인검사 시에 칩으로 공급하는 전압의 강하를 억제하여, 정확한 검사를 행할 수 있다.
본 실시형태의 반도체집적회로장치는, 웨이퍼 상의 번인검사에 한정되는 것은 아니며, 실장형태에서 일괄해서 번인검사를 행하는 경우에 적용해도 된다.
[제 5 실시형태]
도 7은 본 발명의 제 5 실시형태에 관한 반도체집적회로장치를 나타낸 도이다.
본 실시형태의 반도체집적회로장치를 번인 검사할 때에, 번인검사장치(32)로부터 반도체 칩(31)의 입력단자(36)로 입력신호(3a)를 공급한다. 여기서 번인검사장치(32)는, 검사신호(입력신호(3a))를 프로브단자를 개재하고 반도체 칩(31)으로 출력함과 더불어, 각 반도체 칩(31)의 출력단자(64)로부터 출력된 판정신호(6a)를 수취하여 번인검사를 행한다.
반도체 칩(31)은, 예를 들어 자기검사회로를 구비한 제 2 실시형태의 반도체집적회로장치이며, 반도체 칩(31)이 양품인지 불량품인지를 판정하는 기능을 갖는다. 반도체 칩(31)은, 양품인지 불량품인지를 나타내는 판정결과를 출력단자(64)로부터 판정신호(6a)로서 관측수단(81)으로 출력한다. 관측수단(81)은, 반도체 칩(31)으로부터 FAIL신호를 수신한 시각과 그 횟수, 어느 칩이 출력했는지를 기록할 수 있다. 이 관측수단(81)은 웨이퍼 외부에 설치되며, 예를 들어 번인검사장치(32)에 내장되어도 되고, 웨이퍼 외부의 다른 장치로서 설치되어도 된다.
FAIL신호를 매우 많이 출력하는 완전히 불량인 칩이나, PASS신호나 FAIL신호 양쪽을 출력하는 등의 불안정한 칩은, 불량품 칩으로서 다음 공정으로 진행시키지 않도록 한다.
이와 같이, 번인검사 중에 발생한 불량품 칩의 FAIL시각과 개수를 기록하는 관측수단(81)을 구비함으로써, 번인검사공정에 있어서 초기불량 발생의 수속성을 정확하게 파악할 수 있으므로, 최적의 번인 시간을 설정하여 번인 시간의 낭비를 없앨 수 있으며, 효율적으로 번인검사를 행할 수 있다.
[제 6 실시형태]
도 8은 본 발명의 제 6 실시형태에 관한 반도체집적회로장치를 나타낸 도이다.
본 실시형태의 반도체집적회로장치는, 도 7에 나타낸 제 5 실시형태에 관한 반도체집적회로장치에서, 관측수단(81)이 정지신호(9a)를 출력하며, 정지신호(9a)를 번인검사장치(32)가 수신하는 구성이다. 즉 관측수단(81)은, 제 5 실시형태에 나타낸 FAIL신호를 수신한 시각과 그 횟수, 및 어느 칩이 출력했는지를 기록하는 기능을 갖는 뿐만이 아니라, 추가로, 번인검사장치(32)에 전원 인가 및 신호 인가를 정지시키는 명령기능을 갖는다. 관측수단(81)은, 칩으로부터의 FAIL신호를 수취하자마자 전원 인가 및 신호 인가를 정지시키는 내용의 명령을 내리는 구성이라도 되며, FAIL신호의 횟수가 소정값에 달했을 때에 정지명령을 내리는 구성이라도 된다.
본 실시형태는, 정지신호를 번인장치(32)로 송신하는 방법으로서, 관측수단(81)을 통과시키지 않고 반도체 칩(31)으로부터 직접 번인검사장치로 정지신호(9a)를 출력시키는 구성이라도 된다.
이로써, 불량 칩으로의 과잉 전원공급을 삭감할 수 있어, 번인검사 비용을 경감할 수 있다.
[제 7 실시형태]
도 9는 본 발명의 제 7 실시형태에 관한 반도체집적회로장치를 나타낸 도이다.
본 실시형태의 반도체집적회로장치가 설치된 반도체 웨이퍼(61)는, 각각이 입력단자(101)를 갖는 복수의 반도체 칩(31)과, 스크라이브선(71) 등에 형성되며 입력단자(101)에 접속된 번인검사용 단자(102)를 구비한다.
번인검사 시에는, 입력단자(101)와 번인검사용 단자(102)는 신호선(10a)으로 전기적으로 접속된다. 1개의 번인검사용 단자(102)는 복수의 입력단자(101)에 접속되어도 된다. 번인검사용 단자(102)와 프로브카드의 각 프로브단자(62)(도 5의 (a) 참조)를 접속시킨 상태에서, 프로브카드에 번인검사장치(32)로부터 입력신호(3a)를 인가한다. 신호선(10a)은, 특히 반도체웨이퍼(61)의 표면에 있을 필요는 없으며, 웨이퍼의 내부에 설치되어도 된다. 또 번인검사 전의 웨이퍼상 검사에서 불량으로 판정된 칩에 관해서는, 미리 레이저로 신호선(10a)을 절단해둠으로써, 불량 칩으로의 전원, 신호공급을 차단할 수 있다. 번인검사용 단자(102)와 신호선(10a)은 웨이퍼의 다이싱공정에서 절단되므로, 반도체 칩(31)의 입력단자에는 특별히 영향은 없다.
이와 같이 스크라이브선 등, 웨이퍼 상의 빈 공간에 번인검사용 단자를 설치하여 입력신호를 공유화함으로써, 적은 프로브단자 수로 반도체 칩으로의 신호 인가가 가능해진다. 또 번인검사용 단자를 별도 설치함으로써, 검사 시의 단자끼리 접속에 의한 단자의 손상을 방지할 수 있다.
[제 8 실시형태]
도 10은 본 발명의 제 8 실시형태에 관한 반도체집적회로장치를 나타낸 도이다.
도 10에 나타낸 바와 같이 본 실시형태의 반도체웨이퍼에는, 각각 입력단자(111) 및 출력단자(112)를 갖는 복수의 반도체 칩(31)이 형성된다. 반도체 칩(31)은, 웨이퍼 상에 형성된 칩 형상의 반도체집적회로장치라도 되며, 실장된 반도체집적회로장치라도 된다.
번인검사에서, 반도체 칩(31)이, 번인검사장치(32)로부터 출력된 입력신호(11a)를 입력단자(111)에 수취하면, 출력단자(112)로부터 출력신호(11b)를 출력한다. 그리고 반도체 칩(31)의 출력단자(112)는, 인접하는 반도체 칩(31)의 입력단자(111)에 접속되며, 출력단자(112)는 그 다음 인접하는 반도체 칩(31)의 입력단자에 접속된다. 예를 들어 반도체 칩(31)이 SCAN동작을 행하고 있을 경우, 입력단자(111)는 SCAN IN 단자가 되며, 출력단자(112)는 SCAN OUT 단자가 된다. 이렇게 함으로써, 1개의 신호라인으로 복수의 칩을 동시에 검사하는 것이 가능해진다. 입력신호(11a), 출력신호(11b)를 전달하는 각 반도체 칩(31)의 입력단자(111) 및 출력단자(112)는 각각 전기적으로 접속되면 된다.
이와 같이, 칩의 출력신호를 다른 칩의 입력신호로서 인가함으로써, 1개의 신호라인으로 복수의 칩으로 신호를 공급할 수 있으며, 또 동시에 복수의 칩을 검사할 수 있다. 이로써, 적은 프로브단자 수로 복수의 칩으로 신호를 인가하는 것이 가능해진다. 따라서, 앞으로 반도체확산공정의 미세화나 웨이퍼의 대구경화에 의해 반도체 칩의 획득수가 증가할 경우라도, 본 실시형태의 반도체집적회로를 이 용하면 문제없이 번인검사를 행하는 것이 가능해진다.
본 발명의 반도체집적회로장치 및 그 검사방법은, 동일 웨이퍼 상에 형성된다수의 반도체집적회로를 일괄해서 번인 검사하는 웨이퍼레벨 번인에 유용하다.

Claims (25)

  1. 웨이퍼 상에 설치되며, 전극패드를 갖는 집적회로가 형성된 반도체 칩의 양/불량을 웨이퍼상태에서 검사하는 공정(a)과,
    상기 공정(a)에서 양품으로 판정된 상기 반도체 칩의 상기 전극패드를 제외한 영역 상에 제 1 절연보호막을 형성하는 공정(b)과,
    상기 공정(a)에서 불량품으로 판정된 상기 반도체 칩의 전(全) 상면상에 제 2 절연보호막을 형성하는 공정(c)과,
    번인(burn-in) 검사장치를 이용하여 상기 웨이퍼의 번인검사를 행하는 공정(d)을 구비하는 반도체집적회로장치 검사방법.
  2. 번인검사장치와, 검사 시에 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드를 이용하여,
    웨이퍼에 설치된 반도체 칩 상에 형성되며, 자기검사회로를 갖는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서,
    상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하고, 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며,
    상기 공정(a)은,
    상기 자기검사회로가, 상기 반도체 칩 상에 형성된 상기 집적회로의 양/불량 을 판정하는 공정(a1)과,
    상기 공정(a1)에서 불량품으로 판정된 경우에는 상기 반도체 칩에 대한 상기 번인검사를 정지하며, 양품으로 판정된 경우에는 상기 반도체 칩에 대한 상기 번인검사를 계속하는 공정(a2)을 포함하는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  3. 청구항 2에 있어서,
    상기 자기검사회로는, 상기 반도체 칩의 집적회로 내에 형성되는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  4. 청구항 2에 있어서,
    상기 공정(a2)에서는, 상기 공정(a1)에서 상기 반도체 칩이 불량인 것으로 판정된 경우에, 상기 집적회로 내의 클록 정지 또는 상기 입력신호의 차단에 의해 상기 번인검사가 정지되는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  5. 청구항 2에 있어서,
    상기 번인검사장치 또는 상기 프로브카드에는, 상기 반도체 칩으로 공급하는 전원을 온 또는 오프로 제어하는 전원제어수단이 구성되며,
    상기 공정(a2)에서는, 상기 공정(a1)에서 상기 반도체 칩이 불량인 것으로 판정된 경우에, 상기 반도체 칩으로부터의 출력신호를 수취하여, 상기 전원제어수 단이 상기 반도체 칩으로 공급하는 전원을 정지하는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  6. 청구항 5에 있어서,
    상기 전원제어수단은, 상기 반도체 칩으로 흐르는 전류량을 감시하는 기능을 가지며, 상기 공정(a)에서 상기 반도체 칩으로 규정값 이상의 전류가 흐른 경우에 상기 반도체 칩으로의 전원공급을 정지하는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  7. 번인검사장치와, 검사 시 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드를 이용하여,
    웨이퍼에 설치된 반도체 칩 상에 형성되며, 자기검사회로와 FAIL수 계수회로를 갖는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서,
    상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하고 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며,
    상기 공정(a)은,
    상기 자기검사회로가 상기 반도체 칩 상에 형성된 상기 집적회로의 양/불량을 판정하는 공정(a1)과,
    상기 공정(a1)에서 상기 반도체 칩이 불량으로 판정된 횟수를 상기 FAIL수 계수회로가 계수하여, 계수값이 소정값 이하일 경우에는 상기 반도체 칩을 양품으로 판정하며, 계수값이 소정값을 초과할 경우에는 상기 반도체 칩을 불량품으로 판정하는 공정(a2)과,
    상기 공정(a2)에서 불량품으로 판정된 상기 반도체 칩에 대한 상기 번인검사를 정지하는 공정(a3)을 포함하는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  8. 번인검사장치와, 검사 시에 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드를 이용하여,
    웨이퍼에 설치된 반도체 칩 상에 형성되며, 제 1 자기검사회로와 제 2 자기검사회로와 판정회로를 갖는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서,
    상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하고, 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며,
    상기 공정(a)은,
    상기 제 1 자기검사회로가 상기 반도체 칩 상에 형성된 상기 집적회로의 양/불량을 판정하는 공정(a1)과,
    상기 공정(a1)에서 상기 반도체 칩이 불량으로 판정된 경우에, 상기 제 2 자기검사회로가 상기 반도체 칩의 양/불량을 판정하는 공정(a2)과,
    상기 공정(a1 및 a2)에서 모두 불량품으로 판정된 경우에, 상기 판정회로가 상기 반도체 칩을 불량품으로 판정하는 공정(a3)과,
    상기 공정(a3)에서 불량품으로 판정된 상기 반도체 칩에 대한 상기 번인검사를 정지하는 공정(a4)을 포함하는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  9. 번인검사장치와, 검사 시 상기 번인검사장치에 접속되는 프로브단자가 형성된 프로브카드와, 웨이퍼에 설치된 반도체 칩별로 형성되며, 상기 웨이퍼의 스크라이브선 상에 배치된 칩 외부회로를 이용하여,
    상기 반도체 칩 상에 형성되는 집적회로의 번인검사를 행하는 반도체집적회로장치 검사방법으로서,
    상기 반도체 칩 상의 입력단자와 상기 프로브단자를 접속시켜 상기 번인검사장치로부터 상기 입력단자로 입력신호를 인가하고, 상기 집적회로의 전기적 특성을 웨이퍼레벨로 번인검사하는 공정(a)을 구비하며,
    상기 공정(a)은,
    상기 칩 외부회로가, 상기 반도체 칩으로부터의 제어신호를 수취하여 상기 반도체 칩 상의 상기 집적회로 양/불량을 판정하는 공정(a1)과,
    상기 칩 외부회로가, 상기 공정(a1)에서 불량으로 판정된 상기 반도체 칩에 대한 상기 번인검사를 정지시키는 공정(a2)을 포함하는 것을 특징으로 하는 반도체집적회로장치검사방법.
  10. 청구항 3에 있어서,
    상기 번인검사장치 또는 상기 프로브카드에는, 상기 반도체 칩으로부터의 출력신호를 수취하는 관측수단이 구성되며,
    상기 공정(a)은, 상기 공정(a1)에서 상기 반도체 칩이 불량인 내용의 상기 출력신호가 출력된 횟수 및 시각을 상기 관측수단이 기록하는 공정(a5)을 추가로 포함하는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  11. 청구항 10에 있어서,
    상기 공정(a)은, 상기 관측수단이, 상기 번인검사장치에 상기 반도체 칩으로의 전원 및 신호의 공급을 정지시키는 공정(a6)을 추가로 포함하는 것을 특징으로 하는 반도체집적회로장치 검사방법.
  12. 외부로부터의 입력신호를 수취하기 위한 입력단자를 가지며, 반도체 칩 상에 형성된 반도체집적회로장치에 있어서,
    상기 반도체집적회로장치를 검사하기 위한 번인검사 시에, 상기 입력단자로의 상기 입력신호 입력에 따라, 자신이 형성된 상기 반도체 칩의 양/불량을 자기검사 하여, 상기 반도체 칩을 불량으로 판단한 경우에는, 상기 번인검사를 정지시키는 수단을 구비하는 반도체집적회로장치.
  13. 청구항 12에 있어서,
    상기 입력단자가 수취한 상기 입력신호가 전달되어, 상기 반도체 칩의 양/불량을 검사하는 제 1 자기검사회로를 구비하며,
    상기 제 1 자기검사회로에 의한 검사결과를 이용하여 상기 번인검사를 정지시키는 것을 특징으로 하는 반도체집적회로장치.
  14. 청구항 13에 있어서,
    상기 입력단자와 상기 제 1 자기검사회로 사이에 설치되고, 또 상기 제 1 자기검사회로에 의한 검사결과가 피드백 되는 입력신호 제어회로를 추가로 구비하며,
    상기 제 1 자기검사회로가 상기 반도체 칩을 불량으로 판단한 경우에는, 상기 입력신호 제어회로가 고정 입력데이터신호를 상기 제 1 자기검사회로로 출력함으로써 상기 번인검사를 정지시키는 것을 특징으로 하는 반도체집적회로장치.
  15. 청구항 13에 있어서,
    상기 입력단자에 접속되고, 또 상기 제 1 자기검사회로에 의한 검사결과를 수취하는 클록생성회로를 추가로 구비하며,
    상기 제 1 자기검사회로가 상기 반도체 칩을 불량으로 판단한 경우에는, 상기 클록생성회로가 클록의 생성을 정지함으로써 상기 번인검사를 정지시키는 것을 특징으로 하는 반도체집적회로장치.
  16. 청구항 13에 있어서,
    상기 제 1 자기검사회로에 의해 상기 반도체 칩이 불량으로 판정된 횟수를 계수하며, 계수값이 소정값 이하일 경우에는 상기 반도체 칩을 양품으로 판정하고, 계수값이 소정값을 초과할 경우에는 상기 반도체 칩을 불량품으로 판정하여, 상기 번인검사를 정지시키는, FAIL수 계수회로를 추가로 구비하는 것을 특징으로 하는 반도체집적회로장치.
  17. 청구항 13에 있어서,
    상기 제 1 자기검사회로가 상기 반도체 칩을 불량품으로 판정한 경우에는 상기 반도체 칩의 검사를 다시 실시하며, 상기 제 1 자기검사회로가 상기 반도체 칩을 양품으로 판정한 경우에는 동작하지 않는 제 2 자기검사회로와,
    상기 제 1 자기검사회로와 상기 제 2 자기검사회로가 모두 상기 반도체 칩을 불량품으로 판정한 경우에 상기 번인검사를 정지시키는 판정회로를 추가로 구비하는 것을 특징으로 하는 반도체집적회로장치.
  18. 청구항 13에 있어서,
    상기 반도체 칩의 자기검사결과를 출력하기 위한 출력단자를 추가로 구비하는 것을 특징으로 하는 반도체집적회로장치.
  19. 외부로부터의 입력신호를 수취하기 위한 입력단자와, 번인검사 시에 자기검 사의 결과를 출력하기 위한 출력단자를 가지며, 각각에 집적회로가 형성된 복수의 반도체 칩이 설치된 반도체웨이퍼로서,
    상기 복수의 반도체 칩 각각은, 상기 번인검사의 실행 중에 상기 자기검사에서 자신을 불량품으로 판단한 경우에는, 상기 번인검사를 정지하는 기능을 구비하는 것을 특징으로 하는 반도체웨이퍼.
  20. 청구항 19에 있어서,
    상기 복수의 반도체 칩 중, 서로 인접하는 반도체 칩 사이에는 스크라이브선이 형성되며,
    상기 스크라이브선 상에 상기 복수의 반도체 칩별로 형성되고, 상기 반도체 칩으로부터 출력된 검사결과를 수취하여 불량품으로 판단한 경우에는, 불량품으로 판단된 반도체 칩에 대해 상기 번인검사를 정지시키는 판정신호를 출력하는 칩 외부회로를 추가로 구비하는 것을 특징으로 하는 반도체웨이퍼.
  21. 청구항 19에 있어서,
    상기 복수 반도체 칩의 외부에 형성되며, 상기 복수의 반도체 칩 중, 2개 이상 반도체 칩의 상기 입력단자에 접속된 검사용 단자를 추가로 구비하는 것을 특징으로 하는 반도체웨이퍼.
  22. 청구항 19에 있어서,
    상기 복수의 반도체 칩은, 출력단자가 인접하는 반도체 칩의 입력단자와 접속된 반도체 칩을 복수 개 포함하며,
    상기 웨이퍼 외부로부터 상기 복수의 반도체 칩으로 입력되는 입력신호는, 서로 접속된 상기 복수 개의 반도체 칩 사이를 직렬로 전달되는 것을 특징으로 하는 반도체웨이퍼.
  23. 검사신호를 출력함과 더불어, 상기 검사신호에 응답하는 PASS신호 또는 FAIL신호를 수취하여 반도체웨이퍼 상에 형성된 복수의 반도체 칩을 검사하기 위한 번인검사장치로서,
    검사 시에 상기 FAIL신호를 수신한 시각 및 횟수를 기록하는 관측수단을 구비하는 것을 특징으로 하는 번인검사장치.
  24. 청구항 23에 있어서,
    상기 관측수단은, 상기 FAIL신호를 수신한 경우에는, 상기 복수의 반도체 칩 중, 상기 FAIL신호를 출력한 반도체 칩으로의 전원 또는 상기 검사신호의 공급을 정지시키는 것을 특징으로 하는 번인검사장치.
  25. 청구항 23에 있어서,
    상기 관측수단은, 상기 FAIL신호를 수신한 횟수가 소정 값에 달한 경우에, 상기 FAIL신호를 출력한 반도체 칩으로의 전원 또는 상기 검사신호의 공급을 정지 시키는 것을 특징으로 하는 번인검사장치.
KR1020077007378A 2004-09-02 2005-06-01 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치 KR20070047846A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004255411 2004-09-02
JPJP-P-2004-00255411 2004-09-02
JPJP-P-2005-00057831 2005-03-02
JP2005057831 2005-03-02

Publications (1)

Publication Number Publication Date
KR20070047846A true KR20070047846A (ko) 2007-05-07

Family

ID=35999804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007378A KR20070047846A (ko) 2004-09-02 2005-06-01 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치

Country Status (4)

Country Link
US (1) US20080054260A1 (ko)
JP (2) JPWO2006025140A1 (ko)
KR (1) KR20070047846A (ko)
WO (1) WO2006025140A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016812A (ja) * 2006-06-05 2008-01-24 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体集積回路の検査方法
US9335367B2 (en) 2013-08-27 2016-05-10 International Business Machines Corporation Implementing low temperature wafer test
JP6176201B2 (ja) 2014-07-22 2017-08-09 トヨタ自動車株式会社 半導体装置の製造方法
CN104582286B (zh) * 2014-12-31 2017-11-17 广州兴森快捷电路科技有限公司 Burn‑in半导体测试板的制作方法
WO2017006856A1 (ja) * 2015-07-07 2017-01-12 シャープ株式会社 表示装置及び駆動回路部品の製造方法
KR102342851B1 (ko) * 2015-08-17 2021-12-23 삼성전자주식회사 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법
CN105242191A (zh) * 2015-09-01 2016-01-13 北京华大信安科技有限公司 一种防止soc芯片测试模式反向激活的方法及装置
CN109633406A (zh) * 2018-11-27 2019-04-16 珠海欧比特宇航科技股份有限公司 一种芯片寿命测试系统及其芯片测试方法
JP7482617B2 (ja) * 2019-11-14 2024-05-14 エスペック株式会社 検査装置、検査システム、及び検査方法
WO2021181830A1 (ja) * 2020-03-09 2021-09-16 日立Astemo株式会社 物理量測定装置
KR102380338B1 (ko) * 2020-10-29 2022-03-29 광운대학교 산학협력단 전력증폭기 칩의 웨이퍼 레벨 테스트 방법 및 장치
CN114509658B (zh) * 2022-04-19 2022-06-24 深圳市粉紫实业有限公司 一种发光二极管的智能测试系统、方法及介质
CN117746963B (zh) * 2023-11-03 2024-08-20 深圳三地一芯电子股份有限公司 自我老化方法、装置、设备及存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047711A (en) * 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
JPH075226A (ja) * 1991-02-18 1995-01-10 Nec Corp モニタード・バーイン装置
JPH0712888A (ja) * 1993-06-28 1995-01-17 Hitachi Ltd バーンインボード
JP3467374B2 (ja) * 1997-04-03 2003-11-17 松下電器産業株式会社 半導体集積回路の検査方法及び半導体集積回路の検査装置
JPH11183561A (ja) * 1997-12-24 1999-07-09 Ando Electric Co Ltd バーンイン試験システム
JPH11274252A (ja) * 1998-03-19 1999-10-08 Mitsubishi Electric Corp 半導体装置の検査装置及びその検査方法
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
JP2000294728A (ja) * 1999-04-02 2000-10-20 Mitsubishi Electric Corp 半導体装置
JP2001093927A (ja) * 1999-09-21 2001-04-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法、ならびにバーンイン装置
JP2001236797A (ja) * 1999-12-17 2001-08-31 Fujitsu Ltd 自己試験回路及びそれを内蔵するメモリデバイス
JP2001311766A (ja) * 2000-04-28 2001-11-09 Advantest Corp 半導体デバイス試験装置及び試験方法
US6943575B2 (en) * 2002-07-29 2005-09-13 Micron Technology, Inc. Method, circuit and system for determining burn-in reliability from wafer level burn-in
JP2004095802A (ja) * 2002-08-30 2004-03-25 Matsushita Electric Ind Co Ltd 半導体試験装置

Also Published As

Publication number Publication date
JP2010004072A (ja) 2010-01-07
US20080054260A1 (en) 2008-03-06
WO2006025140A1 (ja) 2006-03-09
JPWO2006025140A1 (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
KR20070047846A (ko) 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US6414508B1 (en) Methods for predicting reliability of semiconductor devices using voltage stressing
US7218093B2 (en) Reduced chip testing scheme at wafer level
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
US8624615B2 (en) Isolation circuit
JP3624717B2 (ja) マルチチップモジュール及びその試験方法
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
TWI830323B (zh) 半導體裝置及半導體裝置的測試方法
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
JP4137082B2 (ja) 半導体装置の試験装置
JP2010249689A (ja) 配線故障検査装置及び方法
JP2010177290A (ja) 半導体チップの検査方法
JP2006261391A (ja) 半導体装置およびその検査方法
JPH10223710A (ja) 半導体集積回路装置およびそのテスト方法
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP2004095802A (ja) 半導体試験装置
JP2002076076A (ja) プローブカードおよび試験方法
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
JP2007085735A (ja) 半導体装置の検査方法
JPH05211219A (ja) 半導体記憶装置のバーンイン方法
JP2008060486A (ja) 半導体装置および半導体装置の検査方法
JP2005303163A (ja) バーンイン用ウェハ
KR20050068118A (ko) 프로브 카드의 니들 검사 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid