CN105242191A - 一种防止soc芯片测试模式反向激活的方法及装置 - Google Patents

Abstract

本发明公开了一种防止SOC芯片测试模式反向激活的方法及装置，用于对晶圆片上的芯片进行测试，所述晶圆片上设置有若干个芯片，且相邻的芯片之间设置有划片槽。所述方法包括：将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内；在对所述晶圆片进行圆片测试时，利用测试电路对所述目标芯片进行测试；当利用测试电路对所述目标芯片完成测试时，将所述晶圆片上的划片槽切开，使得所述测试电路损毁和/或与所述目标芯片脱离。由于测试电路的损毁和/或脱离使得测试电路不能产生测试使能信号，缺少必要的激活条件，不能被反向激活，从根本上消除了SOC芯片测试模式被重激活的可能，进一步提高了SOC芯片的安全性。

Description

一种防止SOC芯片测试模式反向激活的方法及装置

技术领域

本发明涉及微电子芯片技术领域，具体涉及一种防止SOC芯片测试模式反向激活的方法及装置。

背景技术

SOC(SystemOnaChip，片上系统)是指在单个芯片上集成必要的或全部部分电子电路的电子器件，例如，数字逻辑模块包含：中央处理器、总线单元；模拟模块包括：存储器、电源系统、时钟晶振。在一般的芯片生产过程中，集成电路生产时通常在一个晶圆(Wafer)片上形成重复的图案，从而进行大规模生产，这样在一个晶圆片上就一次性能生产出几十至几十万个芯片。生产过程有点像印刷照片一样，以掩膜为底片，进行各个层次的光刻。生产芯片时，一般在芯片之间设计了一定间距，此间距的部分被称为划片槽，在划片时，划片刀从划片槽的中间将芯片划开，使得芯片从晶圆片上分离。如图2所示为晶圆片上芯片10和划片槽20的分布示意图，其中图3为晶圆片的局部放大图。从图2和图3中可以看出，晶圆片上每相邻两颗芯片10之间都设置有一定宽度的划片槽20。

在SOC芯片生产制造的过程中，当晶圆片完成制造工序之后，一般都先进行测试，然后才能封装，否则可能整个晶圆片都是性能参数不合格，如果直接封装就会造成损失。对于晶圆片的测试一般采用探针进行测试，使用特殊材料(例如铼钨)制作的探针具有一定的韧性，切导电性良好，可以直接扎在晶圆片上，然后测试设备通过探针对芯片施加电信号，进而可以进行性能参数的测试，以判别圆片上每颗芯片的好坏，这种测试称为圆片测试(WaferTest，WT)，或者CP。

在圆片测试模时，芯片内所有的资源都是开放，并不受权限的保护，攻击者会利用这一点对芯片进行攻击并获取芯片的重要数据。现有的防止SOC芯片在测试模式下遭受攻击的方法是，通过输入测试口令，并且判断该测试口令与预设口令是否相互匹配，只有相匹配时，测试模式信号才能输入SOC芯片对相应测试项进行测试，如图4所示为侦测电路2001的连接示意图，比较器将移位寄存器中的测试口令与预设口令进行比较，比较值相等视为匹配成功，比较值与测试使能信号共同作用，打开“与”门，此时测试者输入测试模式信号，启动相应的测试项进行测试。

但是由于现代物理攻击设备，例如探针台、芯片解密设备，以及错误注入设备，例如光注入设备，的高速发展，通过入侵和半入侵式手段对芯片进行攻击，使用微探针扫描、电路修复等方法，可以使SOC芯片在完成圆片测试后，反向激活SOC芯片的测试模式以获取密钥，进而获取芯片的重要数据，因此仅增加启动SOC芯片测试项的条件来并不能消除SOC芯片的测试模式被反向激活的可能，一旦SOC芯片测试模式被反向激活，攻击者就可能获取SOC芯片上的数据和信息。

发明内容

本发明实施例提供一种防止SOC芯片测试模式反向激活的方法及装置，以提高SOC芯片上数据的安全性。

本发明实施例提供下述技术方案：

一种防止SOC芯片测试模式反向激活的方法，用于对晶圆片上的芯片进行测试，所述晶圆片上设置有若干个芯片，且相邻的芯片之间设置有划片槽，所述方法包括：

将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内；

在对所述晶圆片进行圆片测试时，利用测试电路对所述目标芯片进行测试；

判断利用测试电路对所述目标芯片是否完成测试；

当利用测试电路对所述目标芯片完成测试时，将所述晶圆片上的划片槽切开，使得所述测试电路损毁和/或与所述目标芯片脱离。

优选的，所述将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内，包括：

将与所述晶圆片上的目标芯片相连接的测试电路全部设置在所述晶圆片上划片槽内；

或者；

在组成所述测试电路的多个保护电路中确定出至少一个目标保护电路，将所述至少一个目标保护电路设置在所述晶圆片上划片槽内。

优选的，所述目标保护电路包括测试使能电路、比较电路和移位寄存器电路中的一种或多种组合。

优选的，所述测试使能电路包括反相器和寄存器。

一种防止SOC芯片测试模式反向激活装置，用于对晶圆片上的芯片进行测试，所述晶圆片上设置有若干个芯片，且相邻的芯片之间设置有划片槽，所述装置包括：设置单元、测试单元、判断单元和划片单元，其中，

设置单元，用于将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内；

测试单元，用于在对所述晶圆片进行圆片测试时，利用测试电路对所述目标芯片进行测试；

判断单元，用于判断利用测试电路对所述目标芯片是否完成测试；

划片单元，用于当利用测试电路对所述目标芯片完成测试时，将所述晶圆片上的划片槽切开，使得所述测试电路损毁和/或与所述目标芯片脱离。

优选的，所述设置单元还用于将与所述晶圆片上的目标芯片相连接的测试电路全部设置在所述晶圆片上划片槽内；或者；

在组成所述测试电路的多个保护电路中确定出至少一个目标保护电路，将所述至少一个目标保护电路设置在所述晶圆片上划片槽内。

优选的，所述目标保护电路包括测试使能电路、比较电路和移位寄存器电路中的一种或多种组合。

优选的，所述测试使能电路包括反相器和寄存器。

由以上技术方案可知，本发明提供的一种防止SOC芯片测试模式反向激活的方法及装置，用于对晶圆片上的芯片进行测试，在不影响测试速度和效率的情况下，将与晶圆片上的目标芯片相连接的测试电路设置在该晶圆片上划片槽内，当晶圆片完成圆片测试时，将该晶圆片上的划片槽切开，使得测试电路损毁和/或与目标芯片脱离，由于测试电路的损毁和/或脱离使得与该目标芯片上相连接的测试电路不能产生测试使能信号，使得测试电路缺少必要的激活条件，进而使得测试模式不能被反向激活，从根本上消除了SOC芯片测试模式被重激活的可能，进一步提高了SOC芯片的安全性。此外，对设置于划片槽中的测试电路可以自行修改，例如在测试电路中添加反相器以扰乱测试电路，从而更进一步地防止物理电路被恢复而使芯片遭受攻击。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。

图1为本发明实施例提供的一种防止SOC芯片测试模式反向激活方法的流程图；

图2为现有技术中晶圆片上的芯片和划片槽的分布示意图；

图3为图2中晶圆片的局部放大示意图；

图4为现有的在SOC芯片上的侦测电路的连接示意图；

图5为将测试电路中的移位寄存器电路设置于划片槽内的示意图；

图6为图5中设置于划片槽内的寄存器的具体电路图；

图7为本发明实施例提供的一种防止SOC芯片测试模式反向激活装置的框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中提供一种防止SOC芯片测试模式反向激活的方法，以提高SOC芯片的安全性。其中，该方法用于对晶圆片上的芯片进行测试，所述晶圆片上设置有若干个芯片，且相邻的芯片之间设置有划片槽，如图2和图3所示。

参见图1，为本发明实施例提供的方法的流程图，具体可以包括以下步骤：

步骤101：将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内。

在将所述测试电路设置于晶圆片上之前，还包括将所述测试电路与目标芯片相连接，并将所述测试电路和所述目标芯片安装在晶圆片上，所述晶圆片上可以根据晶圆片的大小安装多个测试电路和芯片。并且在对所述目标芯片的版面设计阶段，完成所述测试电路与所述目标电路的连接过程。

其中，所述晶圆片是指硅半导体集成电路制作所用的硅晶片，其形状为圆形。在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能之IC产品。所述相邻的芯片是指两个芯片在晶圆上的位置相邻，且所述相邻的芯片在位置上有一定的间距，该间距的部分称为划片槽，划片槽的宽度可由封装划片时机器划片控制精度决定，对于特定工艺来说，其划片槽的宽度是固定的。

附图5所示，为将测试电路中的移位寄存器电路设置于划片槽内的示意图，其中设置于划片槽中的电路包括能够用于输入测试口令(TestCode1)的输入部分和部分寄存器，具体地，所述部分寄存器包括寄存器N、5、3和1。

步骤102：在对所述晶圆片进行圆片测试时，利用测试电路对所述目标芯片进行测试。

所述圆片测试WaferTest(WT)，或CP是指当晶圆片完成制造工序之后，通过探针对于晶圆片进行测试，使用特殊材料(例如铼钨)制作的探针具有一定的韧性，切导电性良好，可以直接扎在圆片上，然后测试设备通过探针对芯片施加电信号，进而测试芯片参数的性能，以判别晶圆片上每个芯片的好坏。

结合图4，在芯片生产测试的过程中，只有满足测试使能信号，测试口令相匹配，并且测试模式项有效的条件下，测试侦测电路才使能相应的测试电路，并使芯片对应的电路进行测试，例如圆片测试等。

步骤103：判断利用测试电路对所述目标芯片是否完成测试。

判断所述目标芯片否完成测试，可以通过预先对目标芯片测试的设计流程来确定，也可根据晶圆片上目标芯片的实际情况设定测试程序。

步骤104：当利用测试电路对所述目标芯片完成测试时，将所述晶圆片上的划片槽切开，使得所述测试电路损毁和/或与所述目标芯片脱离。

圆片测试完成后，划片刀具按照预设顺序对所述晶圆片进行切割，沿着划片槽将位于划片槽内的测试电路切开，使得该测试电路被损毁和/或与所述目标芯片脱离。由于划片刀的刀口宽度不同，在切割时位于划片槽内的测试电路可能被损毁、或者与芯片脱离、或者既被损毁又与芯片脱离。所述按照预设顺序包括通过计算机设定执行切割顺序。

如果对所述目标芯片未完成测试，则待测试完成后，执行步骤104。

结合附图4和附图5，划片后位于划片槽中的测试电路被损毁和/或与所述目标芯片发送脱离，由于测试电路与目标芯片相断开，测试电路中的比较器将不能在产生测试使能信号,由于测试模式反向激活缺少了必要的测试使能信号，因此测试模式不能被反向激活。

本提供的一种防止SOC芯片测试模式反向激活的方法及装置，用于对晶圆片上的芯片进行测试，在不影响测试速度和效率的情况下，将与晶圆片上的目标芯片相连接的测试电路设置在该晶圆片上划片槽内，当晶圆片完成圆片测试时，将该晶圆片上的划片槽切开，使得测试电路损毁和/或与目标芯片脱离，由于测试电路的损毁和/或脱离使得与该目标芯片上相连接的测试电路不能产生测试使能信号，使得测试电路缺少必要的激活条件，进而使得测试模式不能被反向激活，从根本上消除了SOC芯片测试模式被重激活的可能，进一步提高了SOC芯片的安全性。

在另一个实施例中，所述将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽，包括：

将与所述晶圆片上的目标芯片相连接的测试电路全部设置在所述晶圆片上划片槽内。或者，在组成所述测试电路的多个保护电路中确定出至少一个目标保护电路，将所述至少一个目标保护电路设置在所述晶圆片上划片槽内。

具体将所述测试电路的全部或者一部分设置于所述晶圆片的划片槽内，可根据划片槽的宽度确定。优选的，为减小划片槽的宽度使所述晶圆片上能安装多个的芯片，一般将测试电路的一个或多个保护电路设置于划片槽内。

其中，所述目标保护电路包括测试使能电路、比较电路和移位寄存器电路中的一种或多种组合。具体如图4所示，所述测试使能电路生成测试使能(TestEnable)信号,所述移位寄存器(shiftregister)用于接收测试口令，并与所述比较电路相连接，所述比较电路包括比较器(ComParator)，所述比较电路用于对接收的预设口令和测试口令进行匹配，当匹配成功时，比较值与测试使能信号共同作用，打开“与”门，此时测试者输入测试模式信号，启动相应的测试项进行测试。

在其它实施例中，为了进一步扰乱测试电路以防止攻击者获取芯片密钥，可以在测试电路中增加其它电路组件，例如反相器。

如图6所示，为图5中设置于划片槽内的寄存器的具体电路图，所述寄存器为移位寄存器中的部分寄存器，具体包括寄存器1、寄存器3、寄存器5和寄存器N，以及反相器1和反相器2。图6中，反相器1的输入端与寄存器5的输出端Q相连接，用于将寄存器5的输出信号取反相；反相器2的输入端与寄存器1的输出端Q相连接，用于将寄存器1的输出信号取反相，因此，反相器的作用是将移位寄存器中的部分寄存器输出信号进行取反相操作，以达到进一步扰乱测试电路的目的，防止物理电路恢复而使SOC芯片遭受攻击，增加了SOC芯片的安全性。

当芯片完成圆片(Wafer)测试后，将对晶圆片进行划片，划片槽(图6中虚线框)内的寄存器被损毁和/或与所述移位寄存器电路相脱离，虚线框内将只残留部分连线或部分测试使能电路，使得划片后的测试电路不能生成测试使能信号，可以防止在SOC芯片完成测试模式后被反向激活的可能，避免现代物理攻击设备(探针台、FIB芯片解密设备)和错误注入设备(光注入设备等)通过入侵或半入侵的手段是芯片返回测试模式而获取密钥，有效地防止了SOC芯片测试模式被反向激活的可能，进而增强了SOC芯片的安全性。

与以上所述实现方法相对应的，本发明实施例还提供了一种防止SOC芯片测试模式反向激活装置，对应于前述的方法，如图7所示，该装置30包括：设置单元301、测试单元302、判断单元303和划片单元304。

其中，该装置30用于对晶圆片上的芯片进行测试，所述晶圆片上设置有若干个芯片，且相邻的芯片之间设置有划片槽。具体地，在该装置中，设置单元301，用于将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内；测试单元302，用于在对所述晶圆片进行圆片测试时，利用测试电路对所述目标芯片进行测试；判断单元303，用于判断利用测试电路对所述目标芯片是否完成测试；划片单元304，用于当利用测试电路对所述目标芯片完成测试时，将所述晶圆片上的划片槽切开，使得所述测试电路损毁和/或与所述目标芯片脱离。

优选的，所述设置单元301还用于将与所述晶圆片上的目标芯片相连接的测试电路全部设置在所述晶圆片上划片槽内；或者，在组成所述测试电路的多个保护电路中确定出至少一个目标保护电路，将所述至少一个目标保护电路设置在所述晶圆片上划片槽内。具体设置的过程与前述对应的方法的实施例相同，在此不再赘述。

此外，所述装置还包括一转换单元，所述转换单元与判断单元相连接，用于当晶圆片测试完成后，通过控制所述目标芯片上的保护链路断开，使所述目标芯片从测试模式转换为正常应用模式。

本装置实施例提供的一种防止SOC芯片测试模式反向激活的装置，在不影响测试速度和效率的情况下，通过将与目标芯片相连接的测试电路的全部或者部分设置于划片槽内，当晶圆片完成圆片测试时，将该晶圆片上的划片槽切开，使得测试电路损毁和/或与目标芯片脱离，由于测试电路的损毁和/或脱离使得与该目标芯片上相连接的测试电路不能产生测试使能信号，使得测试电路缺少必要的激活条件，进而使得测试模式不能被反向激活，从根本上消除了SOC芯片测试模式被重激活的可能，进一步提高了SOC芯片的安全性。

优选的，如图4所示，所述置于划片槽中的目标保护电路包括测试使能电路、比较电路和移位寄存器电路，还可以根据实际情况增加其它电路。

当置于划片槽内的目标保护电路为测试使能电路时，所述测试使能电路包括反相器和寄存器，如附图6所示，且所述反相器与部分寄存器的输出端相连接，用于将所述部分寄存器的输出信号取反操作，以达到进一步扰乱测试电路的目的，防止物理电路恢复而使SOC芯片遭受攻击，进一步增强了SOC芯片的安全性。此外，所述目标电路中还可以做一定修改，例如增加其它电路以达到增加SOC芯片的复杂度，防止SOC芯片被轻易地攻破和入侵。

当SOC芯片完成圆片(Wafer)测试后，将对晶圆片进行划片，划片槽(附图6中虚线框)内的目标保护电路被损毁和/或脱离，划片后的SOC芯片的测试电路将被物理地被损毁，虚线框内将只残留部分连线或部分测试使能电路，可以防止在SOC芯片完成测试模式后被反向激活的可能，进而保证了SOC芯片的安全性。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。本发明中设置于划片槽中的测试电路还包括但不限于前述的比较电路、判断电路和寄存器电路等，还可以根据划片槽的宽度以及测试电路复杂度进行自由选择，只要保证划片后，由于缺少测试模式反向激活的必要条件而使SOC芯片不能被反向激活即可，本发明不限制设置于划片槽中的具体电路。

本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种防止SOC芯片测试模式反向激活的方法，用于对晶圆片上的芯片进行测试，所述晶圆片上设置有若干个芯片，且相邻的芯片之间设置有划片槽，其特征在于，所述方法包括：

将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内；

在对所述晶圆片进行圆片测试时，利用测试电路对所述目标芯片进行测试；

判断利用测试电路对所述目标芯片是否完成测试；

当利用测试电路对所述目标芯片完成测试时，将所述晶圆片上的划片槽切开，使得所述测试电路损毁和/或与所述目标芯片脱离。

2.根据权利要求1所述的方法，其特征在于，所述将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内，包括：

将与所述晶圆片上的目标芯片相连接的测试电路全部设置在所述晶圆片上划片槽内；

或者；

在组成所述测试电路的多个保护电路中确定出至少一个目标保护电路，将所述至少一个目标保护电路设置在所述晶圆片上划片槽内。

3.根据权利要求2所述的方法，其特征在于，所述目标保护电路包括测试使能电路、比较电路和移位寄存器电路中的一种或多种组合。

4.根据权利要求3所述的方法，其特征在于，所述测试使能电路包括反相器和寄存器。

5.一种防止SOC芯片测试模式反向激活装置，用于对晶圆片上的芯片进行测试，所述晶圆片上设置有若干个芯片，且相邻的芯片之间设置有划片槽，其特征在于，所述装置包括：设置单元、测试单元、判断单元和划片单元，其中，

设置单元，用于将与所述晶圆片上的目标芯片相连接的测试电路设置在所述晶圆片上划片槽内；

测试单元，用于在对所述晶圆片进行圆片测试时，利用测试电路对所述目标芯片进行测试；

判断单元，用于判断利用测试电路对所述目标芯片是否完成测试；

划片单元，用于当利用测试电路对所述目标芯片完成测试时，将所述晶圆片上的划片槽切开，使得所述测试电路损毁和/或与所述目标芯片脱离。

6.根据权利要求5所述的装置，其特征在于，所述设置单元还用于将与所述晶圆片上的目标芯片相连接的测试电路全部设置在所述晶圆片上划片槽内；或者；

在组成所述测试电路的多个保护电路中确定出至少一个目标保护电路，将所述至少一个目标保护电路设置在所述晶圆片上划片槽内。

7.根据权利要求6所述的装置，其特征在于，所述目标保护电路包括测试使能电路、比较电路和移位寄存器电路中的一种或多种组合。

8.根据权利要求7所述的装置，其特征在于，所述测试使能电路包括反相器和寄存器。