CN112749419B - 一种用于安全芯片测试模式的保护装置及方法 - Google Patents
一种用于安全芯片测试模式的保护装置及方法 Download PDFInfo
- Publication number
- CN112749419B CN112749419B CN202011636797.6A CN202011636797A CN112749419B CN 112749419 B CN112749419 B CN 112749419B CN 202011636797 A CN202011636797 A CN 202011636797A CN 112749419 B CN112749419 B CN 112749419B
- Authority
- CN
- China
- Prior art keywords
- module
- protection
- test mode
- protection module
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000009826 distribution Methods 0.000 claims description 36
- 238000001514 detection method Methods 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 12
- 238000011990 functional testing Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 239000013256 coordination polymer Substances 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于安全芯片测试模式的保护装置及方法，涉及芯片安全防护技术领域；该装置包括简单保护模块、对称保护模块、软保护模块和分布保护模块，其中简单保护模块用于生成测试模式进入的使能信号EN0，对称保护模块用于生成测试模式进入的使能信号EN1，软保护模块用于生成测试模式进入的使能信号EN2，分布保护模块用于使用EN0、EN1和EN2根据分布保护策略对测试模式的进入过程进行分布式保护。本发明中提供的装置提供了三重保护以实现在芯片已经完成CP测试后有效防御攻击者重新进入测试模式，同时在不破坏芯片的情况下，不能逆向追踪三个使能信号的分布布线结构，从而进一步提高芯片的安全性。
Description
技术领域
本发明涉及芯片安全防护技术领域，尤其涉及一种用于安全芯片测试模式的保护装置及方法。
背景技术
由于在制造过程中引入的缺陷可能导致模拟I P或者存储器或者数字逻辑的功能或者性能不能满足芯片定义的规格要求，所以在芯片量产之前需要进行CP测试和FT测试。在芯片CP测试和减划封装后，芯片就不能再重新进入测试模式，因为通过测试模式可以获取芯片存储器和寄存器的数值，这些数值可能包含芯片的工厂码、程序和密钥等关键信息。
非安全芯片可能仅仅是采用从外部端口输入一定的测试序列即可进入芯片的测试模式，如果在芯片CP测试后不采用一定的措施直接进行减划封装的话，攻击者可以通过施加同样的测试序列进入芯片的测试模式，轻而易举地获取芯片的关键信息。
因此在安全芯片内设置一个用于测试模式的保护模块是很有必要的。
发明内容
本发明的目的在于提供一种用于安全芯片测试模式的保护装置及方法，从而解决现有技术中存在的前述问题。
为了实现上述目的，本发明采用的技术方案如下：
一种用于安全芯片测试模式的保护装置，所述保护装置包括简单保护模块、对称保护模块、软保护模块和分布保护模块，所述简单保护模块、所述对称保护模块和所述软保护模块分别与所述分布保护模块相连，其中所述简单保护模块用于生成测试模式进入的使能信号EN0，所述对称保护模块用于接收随机数RN并且基于RN生成测试模式进入的使能信号EN1，所述软保护模块用于接收存储器的输出MO并且基于MO生成测试模式进入的使能信号EN2，所述分布保护模块用于接收使能信号EN0、EN1和EN2,同时根据特定的分布保护策略基于所述使能信号EN0、EN1和EN2产生进入各个测试模式的使能信号TMENn,从而对安全芯片进行分布式保护。
优选地，所述简单保护模块包括上拉模块、划片槽模块0、下拉模块0和缓冲模块，所述上拉模块、所述下拉模块0和所述划片槽模块0分别与所述缓冲模块相连，同时所述上拉模块用于上拉至内核高压，所述划片槽模块0用于划片槽中走线，所述下拉模块0用于下拉至内核弱低压，所述缓冲模块用于增强所述下拉模块0输出和所述划片槽模块0输出的驱动能力，输出使能信号EN0。
优选地，所述对称保护模块包括采样模块、主芯片模块、划片槽模块1、下拉模块1、同或模块和检测模块，所述采样模块分别与所述主芯片模块和所述划片槽模块1相连，所述同或模块的输入端分别与所述主芯片模块和所述划片槽模块1的输出端相连，同时所述同或模块与所述下拉模块的输出端和所述检测模块的输入端相连。
优选地，所述采样模块接收随机数RN作为输入，同时用于生成所述主芯片模块和所述划片槽模块1共用的控制/数据信号，所述主芯片模块用于所述划片槽模块1在所述主芯片中的对称拷贝，所述划片槽模块1用于所述主芯片模块在所述划片槽中的对称拷贝，所述下拉模块1用于下拉至内核弱低压，所述同或模块用于对所述主芯片模块的输出信号和所述划片槽模块1的输出信号进行同或逻辑并将结果输出给所述检测模块，所述检测模块用于检测所述同或模块的输出状态并进行判断，根据判断结果输出使能信号EN1。
优选地，所述软保护模块包括解密模块和比较模块，所述解密模块用于对输入的特定存储数据MO进行解密，所述比较模块用于对解密模块输出和特定常数进行比对，根据比较结果输出使能信号EN2。
优选地，所述分布保护模块包括多个与门，所述与门用于对接收到的使能信号EN0、EN1和EN2进行分布保护策略的与逻辑，并且根据与逻辑结果产生进入各个测试子模式的使能信号TMENn，n＝0,1,2…。
优选的，所述多个与门包括一个3输入与门和多个2输入与门，所述3输入与门用于接收EN0、EN1和EN2三个输入使能信号，所述2输入与门用于接收EN0、EN1和EN2中任意两个输入使能信号。
本发明的另一个目的在于提供一种用于安全芯片的测试模式保护方法，包括以下步骤：
S1，所述简单保护模块、所述对称保护模块和所述软保护模块分别生成使能信号EN0、EN1和EN2，并将生成的使能信号发送给所述分布保护模块；
S2，所述分布保护模块根据特定的分布保护策略产生用于测试各子模块的进入使能信号TMENn，n＝0,1,2…；
S3，根据生成的使能信号判断能否进入测试子模式。
优选地，步骤S1中具体包括：
S11，判断所述简单保护模块、所述对称保护模块中的划片槽模块0和划片槽模块1是否被划断，若被划断，那么输出的使能信号EN0＝1且EN1＝1,否则EN0＝0且EN1＝0；
S12，判断芯片存储器中存入的值是否等于预设值，若存入的值等于预设值，那么所述软保护模块输出使能信号EN2＝1，否则EN2＝0；
S13，将生成的使能信号全部传输给所述分布保护模块。
优选地，步骤S2中的所述分布保护策略具体包括：
A.所述分布保护模块中的3输入与门以EN0,EN1和EN2为输入，输出TMEN0＝EN0&EN1&EN2，用以判断是否可以进入Flash测试模式；
B.所述分布保护模块中的一个2输入与门以EN0和EN1为输入，输出TMEN1＝EN0&EN1，用以判断是否可以进入DFT测试模式；
C.所述分布保护模块中的一个2输入与门以EN0和EN2为输入，输出TMEN2＝EN0&EN2，用以判断是否可以进入功能测试模式。
优选地，当EN0、EN1和EN2中任意一个使能信号输出逻辑为“0”,则由该使能信号为输入的输入与门输出逻辑均为0。
本发明的有益效果是：
本发明公开了一种用于安全芯片测试模式的保护装置及方法，该装置包括简单保护模块、对称保护模块、软保护模块和分布保护模块，其中简单保护模块用于生成测试模式进入的使能信号EN0，对称保护模块用于生成测试模式进入的使能信号EN1，软保护模块用于生成测试模式进入的使能信号EN2，分布保护模块用于使用EN0、EN1和EN2根据分布保护策略对测试模式的进入过程进行分布式保护。本发明中提供的装置可以在芯片已经完成CP测试后有效防御攻击者重新进入测试模式，同时在不破坏芯片的情况下，不能逆向追踪三个使能信号的分布布线结构，从而进一步提高芯片的安全性。
附图说明
图1是实施例1中提供的用于安全芯片测试模式的保护装置整体结构示意图；
图2是实施例1中提供的简单保护模块的结构示意图；
图3是实施例1中提供的对称保护模块的结构示意图；
图4是实施例1中提供的软保护模块的结构示意图；
图5是实施例1中提供的分布保护模块的结构示意图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供了一种用于安全芯片测试模式的保护装置，如图1所示，包括一种安全芯片的测试模式保护装置，其特征在于，所述保护装置包括简单保护模块、对称保护模块、软保护模块和分布保护模块，所述简单保护模块、所述对称保护模块和所述软保护模块分别与所述分布保护模块相连，其中所述简单保护模块用于生成测试模式进入的使能信号EN0，所述对称保护模块用于接收随机数RN并且生成测试模式进入的使能信号EN1，所述软保护模块用于接收存储器的输出MO并且基于MO生成测试模式进入的使能信号EN2，所述分布保护模块用于接收使能信号EN0、EN1和EN2,同时根据特定的分布保护策略基于所述使能信号EN0、EN1和EN2产生进入各个测试模式的使能信号TMENn,从而对安全芯片进行分布式保护。
其中，本实施例中的所述简单保护模块包括上拉模块、划片槽模块0、下拉模块0和缓冲模块，如图2所示，所述上拉模块、所述下拉模块0和所述划片槽模块0分别与所述缓冲模块相连，同时所述上拉模块用于将缓冲模块的输入端上拉至内核高压，所述划片槽模块0用于划片槽中走线，所述下拉模块0用于将缓冲模块的输入端下拉至内核弱低压(如0.2V)(逻辑“弱0”)，所述缓冲模块用于增强所述下拉模块0输出和所述划片槽模块0输出的驱动能力，输出使能信号EN0。
在具体工作时，简单保护模块的工作原理如下：本模块中的输入由上拉模块自生成，指将上拉模块的输出端上拉至内核高压从而输出固定的高压，此时逻辑为“1”，输出的固定高压被缓冲模块缓冲后连接到片外的划片槽模块0中，由于划片槽模块0仅是POLY材质的连线，即划片槽模块0只是将缓冲模块输出的高压(逻辑“1”)进行直连，而下拉模块0产生弱低压(逻辑“弱0”)。在CP测试完成前，划片槽模块0中的POLY未被划断，缓冲模块输入表现为高压(逻辑“1”)，被缓冲模块缓冲后输出的使能信号EN0＝1；在CP测试完成后，划片槽模块0中的POLY已经被划断，缓冲模块输入则表现为下拉模块输入的弱低压(逻辑“弱0”)，被缓冲模块缓冲后输出的使能信号EN0＝0。
本实施例中的对称保护模块如图3所示，包括采样模块、主芯片模块、划片槽模块1、下拉模块1、同或模块和检测模块，其中所述采样模块分别与所述主芯片模块和所述划片槽模块1相连，所述同或模块的输入端分别与所述主芯片模块和所述划片槽模块1的输出端相连，同时所述同或模块与所述下拉模块的输出端和所述检测模块的输入端相连。
所述采样模块接收随机数RN作为输入，同时用于生成所述主芯片模块和所述划片槽模块1共用的控制/数据信号，所述主芯片模块用于所述划片槽模块1在所述主芯片中的对称拷贝，所述划片槽模块1用于所述主芯片模块在所述划片槽中的对称拷贝，所述下拉模块1用于下拉至内核弱低压，所述同或模块用于对所述主芯片模块的输出信号和所述划片槽模块1的输出信号进行同或逻辑并将结果输出给所述检测模块，所述检测模块用于检测所述同或模块的输出状态并进行判断，根据判断结果输出使能信号EN1。
在进行工作时，对称保护模块的输入为随机数RN，为增加芯片的安全性，该RN可以是由真随机数发生器产生的随机数。RN经过采样模块后生成控制/数据信号分别输出到逻辑和布线完全相同的主芯片模块和划片槽模块1中，同或模块采用的是2输入同或门，一端连接到主芯片模块的输出，另一端连接到划片槽模块1的输出，该同或模块同时连接到下拉模块1的输出端。在CP测试完成前，划片槽模块1未被划掉，此时主芯片模块的输出和划片槽模块1的输出完全相同，同或模块输出定值高压(逻辑“1”)，检测模块使得EN1＝1；在CP测试完成后，划片槽模块1被划掉，主芯片模块的输出为通过采样模块采样后输出的随机数RN，划片槽模块1的输出为下拉模块1产生的弱低压(逻辑“弱0”)，此时同或门的输出有时为逻辑“1”，有时为逻辑“0”，而非恒定的逻辑“1”，此情况被检测模块检测后使得输出使能信号EN1＝0。变为逻辑“1”和“0”的快慢就要结合设计而言了，具体要根据输入的随机数RN的频率，如果RN的频率高则时“0”时“1”这种变化就快，否则变化就慢。
本实施例中，软保护模块的结构如图4所示，主要包括解密模块和比较模块，所述解密模块用于对输入的特定存储数据MO进行解密，所述比较模块用于对解密模块输出和特定常数进行比对，根据比较结果输出使能信号EN2。
需要说明的是，本实施例中的特定常数可以是8位或32位的固定值，如8’b00111001和32’b01010101101010100101010110101010，也可以是其他位数的其他固定值。
在进行工作时，软保护模块的输入为存储器的输出MO，该值是经过算法加密并且在CP测试前写入到存储器中。在进行测试时，MO经过与加密算法对应的解密模块进行解密过程后，再与比较模块进行对比。在CP测试完成前，由于MO存储的值是固定的预设值，因此比较MO值与预设值相等，则输出使能信号EN2＝1；在CP测试完成后，MO存储的值已经被更改为非预设值，MO值与预设值比较后不相等，则输出使能信号EN2＝0。
对于分布保护模块而言，如图5所示，包括多个与门，所述与门用于对接收到的使能信号EN0、EN1和EN2进行分布保护策略的与逻辑，并且根据与逻辑结果产生各个测试子模式进入的使能信号TMENn，n＝0,1,2…。
作为一个优选方式，本实施例中的分布保护模块采用一个3输入与门和多个2输入与门，3输入与门的输入是EN0、EN1和EN2，2输入与门的输入可以EN0、EN1和EN2中的任意两个，具体包括但不限于下列测试模式进入的使能信号：
所述分布保护模块中的3输入与门以EN0,EN1和EN2为输入，输出TMEN0＝EN0&EN1&EN2，用以判断是否可以进入Flash测试模式；
所述分布保护模块中的一个2输入与门以EN0和EN1为输入，输出TMEN1＝EN0&EN1，用以判断是否可以进入DFT测试模式；
所述分布保护模块中的一个2输入与门以EN0和EN2为输入，输出TMEN2＝EN0&EN2，用以判断是否可以进入功能测试模式；
也可以根据实际需要采用输入与门输出逻辑，用以判断是否产生进入“RAMBIST测试模式”“BGR测试模式”“VR测试模式”“POR测试模式”“OSC测试模式”等功能测试子模块的使能信号。
当EN0、EN1和EN2中任意一个使能信号输出逻辑为“0”,则由该使能信号为输入的输入与门输出逻辑均为0。为了使得安全芯片更加安全，因此本实施例中提供的保护装置包括了三个模块，相当于是三重保险，即使攻击者把划断的简单保护模块中的“划片槽模块0”又重新连接上了，还有另外的对称保护模块和软保护模块能够持续保护芯片；攻击者需要同时破解/再连接/再复原“划片槽模块0”、“划片槽模块1”和“软保护预设存储值”才能够重新进入测试模式，显然难度远大于特定的某一种测试模式保护，极大的提高了攻击者进入测试模式的难度，提高了芯片的安全性能。
实施例2
本实施例提供了一种用于安全芯片测试模式的保护方法，采用实施例1中所述的用于安全芯怕片测试模式的保护装置，包括以下步骤：
S1，所述简单保护模块、所述对称保护模块和所述软保护模块分别生成使能信号EN0、EN1和EN2，并将生成的使能信号发送给所述分布保护模块；
S11，判断所述简单保护模块、所述对称保护模块中的划片槽模块0和划片槽模块1是否被划断，若被划断，那么输出的使能信号EN0＝1且EN1＝1,否则EN0＝0且EN1＝0；
S12，判断芯片存储器中存入的值是否等于预设值，若存入的值等于预设值，那么所述软保护模块输出使能信号EN2＝1，否则EN2＝0；
S13，将生成的使能信号全部传输给所述分布保护模块。
S2，所述分布保护模块根据特定的分布保护策略产生用于测试各子模块的进入使能信号TMENn，n＝0,1,2…；
A.所述分布保护模块中的3输入与门以EN0,EN1和EN2为输入，输出TMEN0＝EN0&EN1&EN2，用以判断是否可以进入Flash测试模式；
B.所述分布保护模块中的一个2输入与门以EN0和EN1为输入，输出TMEN1＝EN0&EN1，用以判断是否可以进入DFT测试模式；
C.所述分布保护模块中的一个2输入与门以EN0和EN2为输入，输出TMEN2＝EN0&EN2，用以判断是否可以进入功能测试模式。
当EN0、EN1和EN2中任意一个使能信号输出逻辑为“0”,则由该使能信号为输入的输入与门输出逻辑均为0。
S3.根据生成的使能信号判断能否进入测试子模式,当TMENn输出逻辑为“0”时，禁止进入该测试子模式；当TMENn输出逻辑为“1”时，则允许进入该测试子模式。
实际上，在CP测试完成后，EN0、EN1和EN2这三个使能信号都应该为逻辑“0”，使得TMENn均为0即不可进入任何测试子模式，并且在不破坏芯片的情况下，不易逆向追踪三个使能信号的分布布线，所以分布保护模块更加提升了芯片的安全性。
通过采用本发明公开的上述技术方案，得到了如下有益的效果：
本发明公开了一种用于安全芯片测试模式的保护装置及方法，该装置包括简单保护模块、对称保护模块、软保护模块和分布保护模块，其中简单保护模块用于生成测试模式进入的使能信号EN0，对称保护模块用于生成测试模式进入的使能信号EN1，软保护模块用于生成测试模式进入的使能信号EN2，分布保护模块用于使用EN0、EN1和EN2根据分布保护策略对测试模式的进入过程进行分布式保护。本发明中提供的装置可以在芯片已经完成CP测试后有效防御攻击者重新进入测试模式，同时在不破坏芯片的情况下，不能逆向追踪三个使能信号的分布布线结构，从而进一步提高芯片的安全性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视本发明的保护范围。
Claims (4)
1.一种用于安全芯片测试模式的保护装置，其特征在于，所述保护装置包括简单保护模块、对称保护模块、软保护模块和分布保护模块，所述简单保护模块、所述对称保护模块和所述软保护模块分别与所述分布保护模块相连，其中所述简单保护模块用于生成测试模式进入的使能信号EN0；所述对称保护模块用于接收随机数RN并且基于RN生成测试模式进入的使能信号EN1；所述软保护模块用于接收存储器的输出MO并且基于MO生成测试模式进入的使能信号EN2；所述分布保护模块用于接收使能信号EN0、EN1和EN2,同时根据特定的分布保护策略基于所述使能信号EN0、EN1和EN2产生进入各个测试模式的使能信号TMENn,从而对安全芯片测试模式进行分布式保护；
所述简单保护模块包括上拉模块、划片槽模块0、下拉模块0和缓冲模块，所述上拉模块、所述下拉模块0和所述划片槽模块0分别与所述缓冲模块相连，同时所述上拉模块用于上拉至内核高压，所述划片槽模块0用于划片槽中走线，所述下拉模块0用于下拉至内核弱低压，所述缓冲模块用于增强所述下拉模块0输出和所述划片槽模块0输出的驱动能力，输出使能信号EN0；
所述对称保护模块包括采样模块、主芯片模块、划片槽模块1、下拉模块1、同或模块和检测模块，所述采样模块分别与所述主芯片模块和所述划片槽模块1相连，所述同或模块的输入端分别与所述主芯片模块和所述划片槽模块1的输出端相连，同时所述同或模块分别与所述下拉模块的输出端和所述检测模块的输入端相连；
所述采样模块接收随机数RN作为输入，同时用于生成所述主芯片模块和所述划片槽模块1共用的控制/数据信号，所述主芯片模块用于所述划片槽模块1在主芯片中的对称拷贝，所述划片槽模块1用于所述主芯片模块在划片槽中的对称拷贝，所述下拉模块1用于下拉至内核弱低压，所述同或模块用于对所述主芯片模块的输出信号和所述划片槽模块1的输出信号进行同或逻辑并将结果输出给所述检测模块，所述检测模块用于检测所述同或模块的输出状态并进行判断，根据判断结果输出使能信号EN1；
所述软保护模块包括解密模块和比较模块，所述解密模块用于对输入的特定存储数据MO进行解密，所述比较模块用于对解密模块输出和特定常数进行比对，根据比较结果输出使能信号EN2；
所述分布保护模块包括多个与门，所述与门用于对接收到的使能信号EN0、EN1和EN2进行分布保护策略的与逻辑，并且根据与逻辑结果产生进入各个测试子模式的使能信号TMENn，n＝0,1,2…；
所述多个与门包括一个3输入与门和多个2输入与门，所述3输入与门用于接收EN0、EN1和EN2三个输入使能信号，所述2输入与门用于接收EN0、EN1和EN2中任意两个输入使能信号。
2.一种用于安全芯片测试模式的保护方法，其特征在于，采用权利要求1所述的用于安全芯片测试模式的保护装置实现，包括以下步骤：
S1，所述简单保护模块、所述对称保护模块和所述软保护模块分别生成使能信号EN0、EN1和EN2，并将生成的使能信号发送给所述分布保护模块；步骤S1中具体包括：
S11，判断所述简单保护模块、所述对称保护模块中的划片槽模块0和划片槽模块1是否被划断，若被划断，那么输出的使能信号EN0＝1且EN1＝1,否则EN0＝0且EN1＝0；
S12，判断芯片存储器中存入的值是否等于预设值，若存入的值等于预设值，那么所述软保护模块输出使能信号EN2＝1，否则EN2＝0；
S13，将生成的使能信号全部传输给所述分布保护模块；
S2，所述分布保护模块根据特定的分布保护策略产生用于各子模块测试的进入使能信号TMENn，n＝0,1,2…；
S3，根据生成的使能信号TMENn判断能否进入各测试子模式。
3.根据权利要求2所述的用于安全芯片测试模式的保护方法，其特征在于，步骤S2中的所述分布保护策略具体包括：
A.所述分布保护模块中的3输入与门以EN0,EN1和EN2为输入，输出TMEN0＝EN0&EN1&EN2，用以判断是否可以进入Flash测试模式；
B.所述分布保护模块中的一个2输入与门以EN0和EN1为输入，输出TMEN1＝EN0&EN1，用以判断是否可以进入DFT测试模式；
C.所述分布保护模块中的一个2输入与门以EN0和EN2为输入，输出TMEN2＝EN0&EN2，用以判断是否可以进入功能测试模式。
4.根据权利要求3所述的用于安全芯片测试模式的保护方法，其特征在于，当EN0、EN1和EN2中任意一个使能信号输出逻辑为“0”,则由该使能信号为输入的输入与门输出逻辑均为0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011636797.6A CN112749419B (zh) | 2020-12-31 | 2020-12-31 | 一种用于安全芯片测试模式的保护装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011636797.6A CN112749419B (zh) | 2020-12-31 | 2020-12-31 | 一种用于安全芯片测试模式的保护装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112749419A CN112749419A (zh) | 2021-05-04 |
| CN112749419B true CN112749419B (zh) | 2023-11-21 |
Family
ID=75651078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011636797.6A Active CN112749419B (zh) | 2020-12-31 | 2020-12-31 | 一种用于安全芯片测试模式的保护装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112749419B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112699420B (zh) * | 2020-12-31 | 2024-05-31 | 广州万协通信息技术有限公司 | 一种用于安全芯片的有源屏蔽保护装置及方法 |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08272769A (ja) * | 1995-03-31 | 1996-10-18 | Nkk Corp | 論理集積回路チップ |
| US5619462A (en) * | 1995-07-31 | 1997-04-08 | Sgs-Thomson Microelectronics, Inc. | Fault detection for entire wafer stress test |
| JPH10334000A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | 内部バステスト容易回路およびバス構成回路の制御方法 |
| CN1979686A (zh) * | 2005-12-06 | 2007-06-13 | 上海华虹Nec电子有限公司 | 内嵌非易失存储器的系统集成芯片的安全测试方法 |
| CN201054140Y (zh) * | 2007-04-27 | 2008-04-30 | 北京华大恒泰科技有限责任公司 | 信息安全控制芯片 |
| KR20100138032A (ko) * | 2009-06-24 | 2010-12-31 | 주식회사 하이닉스반도체 | Ｒｆｉｄ 장치 및 그 테스트 방법 |
| CN102868209A (zh) * | 2012-09-14 | 2013-01-09 | 北京万协通信息技术有限公司 | Nfc-sd安全芯片的双电源结构及sd安全芯片 |
| CN103227167A (zh) * | 2013-04-08 | 2013-07-31 | 北京昆腾微电子有限公司 | 芯片及其测试模式保护电路和方法 |
| CN103530575A (zh) * | 2012-07-04 | 2014-01-22 | 北京中电华大电子设计有限责任公司 | 一种芯片测试模式的防护方法 |
| CN105045695A (zh) * | 2015-08-17 | 2015-11-11 | 大唐微电子技术有限公司 | 一种芯片进入测试模式的保护方法和系统 |
| CN105242191A (zh) * | 2015-09-01 | 2016-01-13 | 北京华大信安科技有限公司 | 一种防止soc芯片测试模式反向激活的方法及装置 |
| CN105389224A (zh) * | 2014-09-04 | 2016-03-09 | 国家电网公司 | 一种安全类芯片的测试防护方法和装置 |
| CN106326781A (zh) * | 2016-08-22 | 2017-01-11 | 大唐微电子技术有限公司 | 一种保护芯片测试模式的方法和装置 |
| CN206353192U (zh) * | 2016-12-01 | 2017-07-25 | 北京同方微电子有限公司 | 一种用于芯片测试的安全电路 |
| CN107154843A (zh) * | 2017-05-18 | 2017-09-12 | 北京万协通信息技术有限公司 | 一种抗功耗攻击的sm4算法的硬件实现系统 |
| CN107861047A (zh) * | 2017-11-01 | 2018-03-30 | 北京智芯微电子科技有限公司 | 安全测试模式的检测系统及检测方法 |
| CN107966644A (zh) * | 2017-10-23 | 2018-04-27 | 北京中电华大电子设计有限责任公司 | 一种随机密钥的测试模式保护方法及电路 |
| CN110457172A (zh) * | 2019-08-12 | 2019-11-15 | 兆讯恒达微电子技术(北京)有限公司 | 一种用于流片过程中的检测方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101904142B1 (ko) * | 2012-05-25 | 2018-10-05 | 에스케이하이닉스 주식회사 | 테스트 모드 신호 생성 회로 |
-
2020
- 2020-12-31 CN CN202011636797.6A patent/CN112749419B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08272769A (ja) * | 1995-03-31 | 1996-10-18 | Nkk Corp | 論理集積回路チップ |
| US5619462A (en) * | 1995-07-31 | 1997-04-08 | Sgs-Thomson Microelectronics, Inc. | Fault detection for entire wafer stress test |
| JPH10334000A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | 内部バステスト容易回路およびバス構成回路の制御方法 |
| CN1979686A (zh) * | 2005-12-06 | 2007-06-13 | 上海华虹Nec电子有限公司 | 内嵌非易失存储器的系统集成芯片的安全测试方法 |
| CN201054140Y (zh) * | 2007-04-27 | 2008-04-30 | 北京华大恒泰科技有限责任公司 | 信息安全控制芯片 |
| KR20100138032A (ko) * | 2009-06-24 | 2010-12-31 | 주식회사 하이닉스반도체 | Ｒｆｉｄ 장치 및 그 테스트 방법 |
| CN103530575A (zh) * | 2012-07-04 | 2014-01-22 | 北京中电华大电子设计有限责任公司 | 一种芯片测试模式的防护方法 |
| CN102868209A (zh) * | 2012-09-14 | 2013-01-09 | 北京万协通信息技术有限公司 | Nfc-sd安全芯片的双电源结构及sd安全芯片 |
| CN103227167A (zh) * | 2013-04-08 | 2013-07-31 | 北京昆腾微电子有限公司 | 芯片及其测试模式保护电路和方法 |
| CN105389224A (zh) * | 2014-09-04 | 2016-03-09 | 国家电网公司 | 一种安全类芯片的测试防护方法和装置 |
| CN105045695A (zh) * | 2015-08-17 | 2015-11-11 | 大唐微电子技术有限公司 | 一种芯片进入测试模式的保护方法和系统 |
| CN105242191A (zh) * | 2015-09-01 | 2016-01-13 | 北京华大信安科技有限公司 | 一种防止soc芯片测试模式反向激活的方法及装置 |
| CN106326781A (zh) * | 2016-08-22 | 2017-01-11 | 大唐微电子技术有限公司 | 一种保护芯片测试模式的方法和装置 |
| CN206353192U (zh) * | 2016-12-01 | 2017-07-25 | 北京同方微电子有限公司 | 一种用于芯片测试的安全电路 |
| CN107154843A (zh) * | 2017-05-18 | 2017-09-12 | 北京万协通信息技术有限公司 | 一种抗功耗攻击的sm4算法的硬件实现系统 |
| CN107966644A (zh) * | 2017-10-23 | 2018-04-27 | 北京中电华大电子设计有限责任公司 | 一种随机密钥的测试模式保护方法及电路 |
| CN107861047A (zh) * | 2017-11-01 | 2018-03-30 | 北京智芯微电子科技有限公司 | 安全测试模式的检测系统及检测方法 |
| CN110457172A (zh) * | 2019-08-12 | 2019-11-15 | 兆讯恒达微电子技术(北京)有限公司 | 一种用于流片过程中的检测方法 |
Non-Patent Citations (5)
| Title |
|---|
| "Establishment of Avalanche Photodiode Chip Auto Test System";Yang Hongwei等;Semiconductor Technology;第40卷(第6期);473-7 * |
| 基于FIB技术攻击芯片主动屏蔽层;王敏;刘莹;邵瑾;胡晓波;刘亮;赵东艳;张海峰;尹国龙;;电子技术应用(第07期);28-31 * |
| 基于电力线通信芯片可测性设计的研究实现;潘照华;万培元;林平分;;半导体技术(第07期);554-557 * |
| 潘照华 ; 万培元 ; 林平分 ; .基于电力线通信芯片可测性设计的研究实现.半导体技术.2011,(第07期),554-557. * |
| 王敏 ; 刘莹 ; 邵瑾 ; 胡晓波 ; 刘亮 ; 赵东艳 ; 张海峰 ; 尹国龙 ; .基于FIB技术攻击芯片主动屏蔽层.电子技术应用.2017,(第07期),28-31. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112749419A (zh) | 2021-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10284368B2 (en) | Secure key storage | |
| EP1721231B1 (en) | Method and apparatus for protecting an integrated circuit using an intrusion detection by Monte Carlo analysis | |
| EP3506548A1 (en) | Quantitative digital sensor | |
| US20180018147A1 (en) | Random number expanding device, random number expanding method, and non-transitory computer readable recording medium storing random number expanding program | |
| US11387196B2 (en) | On-chip security circuit for detecting and protecting against invasive attacks | |
| US9590804B2 (en) | Identification information generation device and identification information generation method | |
| US9235460B2 (en) | Methods and apparatus for automatic fault detection | |
| US9633196B2 (en) | Electronic system, electronic apparatus and access authentication method thereof | |
| US8955160B2 (en) | Method for detecting abnormalities in a cryptographic circuit protected by differential logic, and circuit for implementing said method | |
| CN112749419B (zh) | 一种用于安全芯片测试模式的保护装置及方法 | |
| US11486911B2 (en) | Voltage-variation detection under clock fluctuations | |
| US11255906B2 (en) | Test device and method with built-in self-test logic | |
| CN1996830A (zh) | 具有高级加密标准核的集成电路及验证该标准核的外包 | |
| CN104375079A (zh) | 芯片 | |
| US20160124826A1 (en) | Semiconductor device and method for testing reliability of semiconductor device | |
| WO2018132234A1 (en) | Lightweight mitigation against first-order probing side-channel attacks on block ciphers | |
| CN106571914A (zh) | 一种基于otp器件的密钥管理装置 | |
| EP3044721B1 (en) | Automatic pairing of io devices with hardware secure elements | |
| CN106484945A (zh) | 用于分析逻辑电路的方法 | |
| US20230188336A1 (en) | Automatic Key Rolling for Link Encryption | |
| US9195857B2 (en) | Computational system | |
| US20080226289A1 (en) | Optical device testing | |
| CN114816867A (zh) | 一种基于fpga的故障注入密码靶实现系统及方法 | |
| CN118555150B (zh) | 一种厂测脚本的安全传输方法、系统、设备及介质 | |
| CN112685754B (zh) | 一种调试接口的解锁电路及解锁方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |