CN110071094A - 一种芯片上的熔丝装置 - Google Patents
一种芯片上的熔丝装置 Download PDFInfo
- Publication number
- CN110071094A CN110071094A CN201910421082.XA CN201910421082A CN110071094A CN 110071094 A CN110071094 A CN 110071094A CN 201910421082 A CN201910421082 A CN 201910421082A CN 110071094 A CN110071094 A CN 110071094A
- Authority
- CN
- China
- Prior art keywords
- circuit
- code
- chip
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出一种芯片上的熔丝装置，包含：代码存储电路；代码读取电路；代码比较电路；金属层选择电路；测试使能输出电路。测试使能信号的特点是当所述金属层选择电路的输出为1时，测试使能信号即为1；当所述金属层选择电路的输出为0时，测试使能信号的值即为所述代码比较电路的输出值。当测试使能信号值为1时，芯片可以进入测试模式，当测试使能值为0时，芯片不能进入测试模式。使用本装置可代替需要放置在芯片切割道中的传统熔丝电路，可以有效缩小芯片切割道的宽度，提升一片晶圆上的芯片产量，也可以在通过生产测试的芯片在使用中出现问题时，经过一次简单的聚焦离子束分析(FIB)即可重新进入测试模式，方便对问题进行定位。
Description
技术领域
本发明属于集成电路技术领域。
背景技术
一般地说，一片集成电路晶圆上会有若干颗芯片。晶圆生产出来以后，首先应该让每颗芯片进入测试模式，以便对芯片进行生产测试，生产测试通过后，对晶圆进行划片，将通过生产测试的芯片摘下并封装。
为了能够让每颗芯片在晶圆生产出来以后顺利进行生产测试，在设计芯片时都会使用熔丝。通常情况下，当熔丝为连接状态时，此时测试使能信号值为1，芯片可以进入测试模式进行生产测试；当熔丝为断开状态时，此时测试使能信号值为0，芯片则无法进入测试模式。具体到半导体生产测试流程，当晶圆刚生产出来时，每颗芯片的熔丝都保持连接状态，此时芯片可以进入测试模式进行生产测试。生产测试通过后对晶圆进行划片，划片的过程会将熔丝切断，熔丝切断后的芯片则无法再进入测试模式。
上述熔丝的方案需要将每颗芯片的熔丝放入芯片外围的切割道内，这样切割道的尺寸就不能太小，否则会影响熔丝的工作，从而影响芯片的生产测试流程。随着芯片特征尺寸越来越小，芯片的面积也会越来越小，这意味着在一片同样面积的晶圆上可以生产更多的芯片。但切割道宽度由于需要放置熔丝，宽度不能随着芯片面积的缩小而缩小，这就会对一片晶圆上的芯片产量造成影响。尤其对于激光划片的方案，切割道内不能放置熔丝，如果采用传统的熔丝方案，会限制很多芯片的划片方案选择，影响芯片的整体成本和面积。
上述熔丝方案的另一个缺点是熔丝一旦被切断，芯片就不能再进入测试模式。当通过生产测试的芯片在使用中出现问题时，芯片不能进入测试模式，对问题的定位会比较困难。
发明内容
为了解决上述两个问题，本发明提出一种芯片上的熔丝装置。本装置避免使用需要放置在切割道内的熔丝，可以有效缩小芯片切割道的宽度。同时本装置还包含了一种可进入测试模式的电路，当通过生产测试的芯片在使用中出现问题时，本装置可以使已经通过生产测试的芯片经过一次简单的聚焦离子束分析(FIB)即可重新进入测试模式，方便对问题进行定位。使用本装置可以替代原有熔丝装置，缩小芯片切割道宽度的同时，能够提供芯片再次进入测试模式的方式。
一种芯片上的熔丝装置，包括测试代码存储电路，测试代码读取电路，测试代码比较电路，金属层选择电路和测试使能输出电路。
所述测试代码存储电路，用来存储芯片的测试代码，其输出连接测试代码读取电路。
所述测试代码读取电路，作用是在芯片上电后自动读取测试代码存储电路中存储的测试代码，并将读出的测试代码送至测试代码比较电路。所述测试代码读取电路的输入连接测试代码存储电路，输出连接测试代码比较电路。
所述测试代码比较电路，作用是接收测试代码读取电路的输出数据，输出数据为从测试代码存储电路中读取的测试代码，将收到的数据和芯片预设的特定测试代码值进行比较，并将比较结果送至测试使能输出电路。所述测试代码比较电路的输入连接测试代码读取电路，输出连接测试使能输出电路。
所述金属层选择电路，出厂时输出值默认为0，可以通过聚焦离子束分析(FIB)将输出值改为1。金属层选择电路的输出连接测试使能输出电路。
所述测试使能输出电路，作用是将金属层选择电路的输出和测试代码比较电路的输出做运算。当金属层选择电路的输出为1时，无论测试代码比较电路的输出是什么，测试使能输出电路的输出值都为1；当金属层选择电路的输出为0时，测试使能输出电路的输出值就是测试代码比较电路的输出值。所述测试使能输出电路的输入分别连接金属层选择电路和测试代码比较电路，输出为测试使能输出电路输出，送给芯片后续功能模块判断芯片能否进入测试模式。
附图说明
图1为本发明提出的一种熔丝装置的结构图。
具体实施方式
以下根据图1，具体说明本装置的较佳实施例。
如图1所示，本发明提出的一种熔丝装置，其特征在于包含金属层选择电路，代码存储电路，代码读取电路，代码比较电路，测试使能输出电路。
所述代码存储电路，其中存放芯片的特定代码。所述代码存储电路的输出连接代码读取电路，作为代码读取电路的输入信号。
所述代码读取电路，芯片上电后会自动从代码存储电路中读取存储的特定代码，并将读取出的代码送至代码比较电路。所述代码读取电路的输出连接代码比较电路，作为代码比较电路的输入信号。
所述代码比较电路，作用为接收代码读取电路输出的特定代码，并将读出的代码和芯片的特定测试代码进行比较。当接收到的代码读取电路输出的代码不等于芯片特定的测试代码时，代码比较电路输出为1；当接收到的代码读取电路输出的代码等于芯片特定的测试代码时，代码比较电路输出为0。所述代码比较电路的输出连接测试使能输出电路，作为测试使能输出电路的输入信号。
所述金属层选择电路，其输出值在出厂时默认值为0，但可通过聚焦离子束分析(FIB)将其输出值改为1。其输出连接测试使能输出电路，作为测试使能输出电路的输入信号。
所述测试使能输出电路，将收到的金属层选择电路和代码比较电路的输出做逻辑或运算，运算后的值即为芯片的测试使能信号值。测试使能信号的特点是当金属层选择电路的输出为1时，测试使能信号即为1；当金属层选择电路的输出为0时，测试使能信号的值即为代码比较电路的值。当测试使能信号值为1时，芯片可以进入测试模式，当测试使能值为0时，芯片不能进入测试模式。
本实施例中，金属层选择电路的值为出厂时的默认值0，假定芯片的特定的测试代码为16比特十六进制数7878。代码存储电路中存储的值为出厂时的随机值，假定随机值为FFFF。当芯片刚出厂时，芯片需要进入测试模式进行生产测试。此时代码读取电路将代码存储电路中存储的值FFFF读出，并送至代码比较电路。由于代码读取电路输入的值为FFFF，而芯片的特定测试代码为7878，所以代码比较电路的输出为1。由于金属层选择电路的输出为0，代码比较电路的输出为1，所以测试使能信号的值为1，表示芯片可以进入测试模式。
本实施例中，当生产测试结束后，对于通过生产测试的芯片，可以在退出测试模式前将其代码存储电路的值写为7878。当芯片再次上电后，代码读取电路读出的值则变为7878，代码比较电路通过比较，发现代码读取电路送来的值等于芯片的特定测试代码7878，则代码比较电路输出值变为0。那么测试使能输出电路的输出信号会变为0，此时芯片则不能再进入测试模式。
本实施例中，当通过生产测试的芯片在使用中出现了问题，需要再次进入测试模式定位问题。可以通过聚焦离子束分析(FIB)将金属层选择电路的输出值从默认值为0改为1，由于代码存储电路存储的值还是7878，所以代码比较电路的输出值为0。所以测试使能输出电路的测试使能值变为1，此时芯片可以再次进入测试模式。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本发明的范例，但应当认识到上述的描述不应被认为是对本发明的限制。
Claims (6)
1.一种芯片上的熔丝装置，其特征在于，包含：代码存储电路；代码读取电路，其与所述的代码存储电路连接；代码比较电路，其与所述的代码读取电路连接；金属层选择电路；测试使能输出电路，其与所述的金属层选择电路和所述的代码比较电路连接。
2.如权利要求1所述的一种熔丝装置，其特征在于，所述的代码存储电路，用来存储芯片的特定代码。对此电路存储值的修改只能在测试模式中进行。芯片刚出厂时，存储的值为随机值，芯片完成生产测试后，在退出测试模式前，可以将此电路存储的值修改为特定的存储代码。
3.如权利要求1所述的一种熔丝装置，其特征在于，所述的代码读取电路，用来在芯片上电时自动读取所述的代码存储电路中存储的特定代码。
4.如权利要求1所述的一种熔丝装置，其特征在于，所述的代码比较电路，在此电路中，接收所述代码读取电路输出的特定代码，并将其和芯片预设的特定测试代码进行比较。当接收到的所述代码读取电路输出的特定代码不等于芯片特定的测试代码时，所述的代码比较电路输出为1；当接收到的所述代码读取电路输出的特定代码等于芯片特定的测试代码时，所述的代码比较电路输出为0。
5.如权利要求1所述的一种熔丝装置，其特征在于，所述的金属层选择电路，其输出值在出厂时使用默认值0，但可通过聚焦离子束分析(FIB)将其输出值改为1。
6.如权利要求1所述的一种熔丝装置，其特征在于，所述的测试使能输出电路，在此电路中，将接收到的所述金属层选择电路和所述代码比较电路的输出做逻辑运算，运算后的值即为芯片的测试使能信号值。测试使能信号的特点是当所述金属层选择电路的输出为1时，测试使能信号即为1；当所述金属层选择电路的输出为0时，测试使能信号的值即为所述代码比较电路的输出值。当测试使能信号值为1时，芯片可以进入测试模式，当测试使能值为0时，芯片不能进入测试模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910421082.XA CN110071094B (zh) | 2019-05-21 | 2019-05-21 | 一种芯片上的熔丝装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910421082.XA CN110071094B (zh) | 2019-05-21 | 2019-05-21 | 一种芯片上的熔丝装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110071094A true CN110071094A (zh) | 2019-07-30 |
| CN110071094B CN110071094B (zh) | 2023-07-28 |
Family
ID=67371079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910421082.XA Active CN110071094B (zh) | 2019-05-21 | 2019-05-21 | 一种芯片上的熔丝装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110071094B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364448A (zh) * | 2007-08-08 | 2009-02-11 | 爱特梅尔公司 | 存储器中的冗余方案 |
| CN105242191A (zh) * | 2015-09-01 | 2016-01-13 | 北京华大信安科技有限公司 | 一种防止soc芯片测试模式反向激活的方法及装置 |
| CN106067324A (zh) * | 2016-07-18 | 2016-11-02 | 英特格灵芯片(天津)有限公司 | 一种用于校准模拟集成电路的方法及装置 |
-
2019
- 2019-05-21 CN CN201910421082.XA patent/CN110071094B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364448A (zh) * | 2007-08-08 | 2009-02-11 | 爱特梅尔公司 | 存储器中的冗余方案 |
| CN105242191A (zh) * | 2015-09-01 | 2016-01-13 | 北京华大信安科技有限公司 | 一种防止soc芯片测试模式反向激活的方法及装置 |
| CN106067324A (zh) * | 2016-07-18 | 2016-11-02 | 英特格灵芯片(天津)有限公司 | 一种用于校准模拟集成电路的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110071094B (zh) | 2023-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6845477B2 (en) | Semiconductor test device for conducting an operation test in parallel on many chips in a wafer test and semiconductor test method | |
| CN100419916C (zh) | 有多余备份功能的电保险丝单元及其多余备份的方法 | |
| US20070239308A1 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| US7551506B2 (en) | Semiconductor apparatus, semiconductor storage apparatus, control signal generation method, and replacing method | |
| US10916489B1 (en) | Memory core chip having TSVS | |
| US6812557B2 (en) | Stacked type semiconductor device | |
| KR100897285B1 (ko) | 멀티칩 및 그것의 리페어 방법 | |
| US4583179A (en) | Semiconductor integrated circuit | |
| CN205861854U (zh) | 一种电源管理芯片的修调测试电路以及电源管理芯片 | |
| CN108878306B (zh) | 一种多工位集成电路熔丝修调测试系统及其修调方法 | |
| US6228666B1 (en) | Method of testing integrated circuit including a DRAM | |
| US7222274B2 (en) | Testing and repair methodology for memories having redundancy | |
| CN106093755A (zh) | 一种电源管理芯片的修调测试电路以及电源管理芯片 | |
| CN110071094A (zh) | 一种芯片上的熔丝装置 | |
| CN106771950B (zh) | 一种用于晶圆的测试系统及其测试方法 | |
| US20090049348A1 (en) | Semiconductor storage device | |
| CN102314930B (zh) | 包括半导体器件和控制器的系统及其操作方法 | |
| KR20120126653A (ko) | 반도체 장치 및 그를 포함하는 반도체 패키지 시스템 | |
| TWI820734B (zh) | 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 | |
| JP2006196159A (ja) | 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ | |
| JPH08213464A (ja) | 識別機能付半導体集積回路 | |
| US20110085396A1 (en) | Repair fuse device | |
| CN208655575U (zh) | 一种多工位集成电路熔丝修调测试系统 | |
| CN213042667U (zh) | 一种芯片熔丝装置 | |
| US5717696A (en) | Circuit for testing a semiconductor chip having embedded arrays intermixed with logic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |