TWI820734B - 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 - Google Patents

具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 Download PDF

Info

Publication number
TWI820734B
TWI820734B TW111120485A TW111120485A TWI820734B TW I820734 B TWI820734 B TW I820734B TW 111120485 A TW111120485 A TW 111120485A TW 111120485 A TW111120485 A TW 111120485A TW I820734 B TWI820734 B TW I820734B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
fuses
identification
grooves
fuse
Prior art date
Application number
TW111120485A
Other languages
English (en)
Other versions
TW202315036A (zh
Inventor
文良 陳
Original Assignee
愛普科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛普科技股份有限公司 filed Critical 愛普科技股份有限公司
Publication of TW202315036A publication Critical patent/TW202315036A/zh
Application granted granted Critical
Publication of TWI820734B publication Critical patent/TWI820734B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Adornments (AREA)
  • General Factory Administration (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種具有辨識結構的半導體裝置。該半導體裝置具有基板及位於基板上方的金屬化結構。金屬化結構包含具有複數個金屬層的互連區域，及隔離於該互連區域外的辨識區域。辨識區域具有與金屬層其中之一者位於同一水平的辨識結構。辨識結構具有至少一暴露凹槽及至少一暴露熔絲。本發明還提供了一種具有辨識結構的半導體裝置的製造方法，及一種追溯半導體裝置的生產資訊的方法。

Description

具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
本發明所揭示內容是關於一種半導體裝置、其製造方法及追溯其生產資訊的方法，特別是形成於本發明的半導體裝置的辨識結構可被視覺辨識，而鑒於被動元件不能透過電子辨識，因此本發明所揭示的辨識結構可被應用於辨識被動元件。
半導體積體電路(IC)的生產資訊可以是表示生產歷史的辨識編號，或是製造商給予的IC晶片編號等。在一些例示中，於半導體IC開始正常操作前，半導體IC的生產資訊會寫入其內建的記憶體或是外部記憶體當中。經由這種配置，處理器可在開始正常操作後立即讀取記憶體當中所儲存的生產資訊，從而讓處理器可以適當地控制半導體IC。
在其他例示中，半導體IC的生產歷史、製造商的編號等生產資訊是被儲存於半導體IC中的生產資訊參考暫存器當中。此儲存的生產資訊可被外部處理器所讀取，並用於各種目的。
本發明在一種例示性的態樣中，提出一種半導體裝置。所 述半導體裝置包含一基板及一金屬化結構位於基板上方。金屬化結構包括具有複數個金屬層的一互連區域及隔離於互連區域外的一辨識區域。辨識區域具有與金屬層其中之一者位於同一水平的一辨識結構。辨識結構具有至少一暴露凹槽及至少一暴露熔絲。
本發明在另一種例示性的態樣中，提出一種製造具有一辨識結構的半導體裝置的方法，上述方法包括以下操作。接收一基板。形成一金屬化結構於基板上，其中金屬化結構包含一辨識區域，辨識區域包含排列為至少一排的複數個凹槽，且每一凹槽係被一熔絲所填充。自凹槽移除一部分數量的熔絲，以形成一辨識結構。
本發明在又一種例示性的態樣中，提供一種追溯如請求項1的半導體裝置的一生產資訊的方法，上述方法包括以下操作。辨識至少一暴露凹槽及至少一暴露熔絲的分布以取得一分布資訊。經由使用分布資訊而取得半導體裝置的生產資訊。
10:半導體裝置
100:基板
102:金屬化結構
104:介電層
106:第一金屬層
108:辨識結構
110:凹槽
112:熔絲
112A:殘留金屬
114:辨識區域
116:開口窗
118:互連區域
120:第二金屬層
122:第三金屬層
124:薄介電層
126:層間介電(ILD)層
AB:線段
CD:線段
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本發明所揭示內容的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小一些特徵的尺寸。
圖1A繪示根據本發明所揭示內容的一些實施例的半導體裝置的上視圖。
圖1B繪示根據本發明所揭示內容的一些實施例的半導體裝置的剖視圖。
圖2繪示根據本發明所揭示內容的一些實施例的以二進位 制表示的生產資訊的轉換列表。
圖3A繪示根據本發明所揭示內容的一些實施例的辨識結構的上視圖。
圖3B繪示根據本發明所揭示內容的一些實施例的辨識結構的剖視圖。
圖4繪示根據本發明所揭示內容的一些實施例的相鄰的凹槽及填充有熔絲的凹槽的上視圖。
圖5A至圖5D繪示根據本發明所揭示內容的一些實施例，形成具有辨識結構的半導體裝置的剖視圖。
圖6A至圖6C繪示根據本發明所揭示內容的一些實施例，形成具有辨識結構的半導體裝置的剖視圖。
圖7A及圖7B繪示根據本發明所揭示內容的一些實施例，形成具有辨識結構的半導體裝置的剖視圖。
本申請主張在先申請之美國專利臨時申請案No.63/209,934的優先權，申請日為2021年6月11日，在此將其全文引入作為參照。
以下揭露內容提供用於實施本發明之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本發明。當然，此等僅為實例且不旨在限制。舉例而言，在下列描述中，第一構件形成於第二構件上方或第一構件形成於第二構件之上，可包含該第一構件及該第二構件直接接觸之實施例，且亦可包含額外構件形成在該第一構件與該第二構件之間之實施例，使該第一構件及該第二構件可不直接接觸之實施例。 另外，本發明所揭示內容可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不代表所論述之各項實施例及/或組態之間的關係。
此外，為便於描述，可在本文中使用諸如「在...下面」、「在...下方」、「下」、「在...上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。該裝置可以有其他定向(旋轉90度或按其他定向)，同樣可以相應地用來解釋本文中使用之空間相對描述詞。
如本文中所使用諸如「第一」、「第二」、和「第三」等用語說明各種元件、部件、區域、層、和/或區段，這些元件、部件、區域、層、和/或區段不應受到這些用語限制。這些用語可能僅係用於區別一個元件、部件、區域、層、或區段與另一個。當文中使用「第一」、「第二」、和「第三」等用語時，並非意味著順序或次序，除非由該上下文明確所指出。
若半導體裝置為主動元件，則半導體裝置的識別可以透過形成於半導體裝置中的電子辨識來達成。主動元件是包含類比電子濾波器的設備，能夠放大訊號或是產生功率增益。典型的主動元件可為震盪器、電晶體或是積體電路。由於主動元件具有可被編程以被讀取諸如生產資訊等元件資訊的邏輯電路(例如，暫存器電路)，因此可透過電性方法來存取主動元件。
相較於主動元件，上述電子辨識並不能被實現於被動元件，因為被動元件不能將淨能量引入電路。被動元件包括諸如電阻、電 容、電感、變壓器等雙端元件。這些被動元件除了與之連接的AC電路之外，也無須仰賴電源。因此，即便是被動元件可增加電壓或電流，但其並不能放大訊號(增加訊號的功率)。
因此，本發明提供一種非電子辨識的方法來識別半導體裝置，特別是識別過去無法被識別的被動元件。在本發明的一些實施例中，非電子識別的方法是一種視覺辨識方法，且經由利用內嵌於半導體裝置中的結構特徵，半導體裝置的生產資訊可以被正確的紀錄並且經由視覺辨識方法而被讀取。據此，半導體裝置的追溯工作，例如故障分析追溯，即可被追溯至製造階段，進而揭露其失效的原因。這對於產品製造的研發與對品質控制的優化有很大的幫助。
在本發明一些實施例中，公開了一種具有辨識結構或辨識標籤的半導體裝置。參考圖1A及圖1B，半導體裝置10可包含一基板100及位於基板100上方的一金屬化結構102。基板100可為包含諸如矽、鍺、鑽石等半導體材料之一半導體基板。在一些替代的實施例中，也可以使用諸如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化砷化鎵、磷化鎵銦或其組合等化合物材料。在其他實施例中，基板100是由玻璃製成。在半導體裝置為被動元件的實施例中，基板100當中可以不具有電性結構。
金屬化結構102是形成於基板100的一頂面的上方。在一些實施例中，金屬化結構102及基板100間具有一介電層104。介電層104可為一中段製程(MOL/MEOL)結構的一部分，即在形成金屬化結構102的第一金屬層(M1)前所形成的部分。金屬化結構102包括一互連區域118及隔離於互連區域118外的一辨識區域114。金屬化結構102的互連區域 118可包含至少一金屬層，舉例而言，互連區域118當中可具有堆疊的複數個金屬層與複數個第二介電層，且該等金屬層可經由複數個導電通孔而為電性連接。在一些實施例中，金屬化結構102可為一後段製程(BEOL)結構的一部分。在一些實施例中，被動元件的一些結構可形成於MEOL結構當中。
參考圖1B，其為沿著圖1A當中所標示的線段AB的半導體裝置的剖視圖，在一些實施例中，金屬化結構102包含一第一金屬層106及與第一金屬層106位於同一水平的一辨識結構108。第一金屬層106是由諸如鋁或銅等導電材料所製成。第一金屬層106是電路結構的一部分，因此第一金屬層106是與一導電通孔(未示於圖中)於第一金屬層106的金屬結構的一頂面相接觸。相較之下，在辨識區域114當中，其中的辨識結構108是用以配置為實現識別的目的，因此辨識結構108是電性隔離於第一金屬層106外而與之斷接。在一些實施例中，辨識結構108是完全斷接於半導體裝置中的任何導電結構。
辨識結構108可包含至少一暴露凹槽及至少一暴露熔絲供視覺辨識。在一些實施例中，如在圖1A中所展示的，辨識結構108可包含於上視角度排列為至少一排的複數個凹槽110，以及分布於多個凹槽110中的複數個熔絲112。此些熔絲112是分布於至少一部分數量的凹槽110中。換句話說，在本發明一些實施例中，辨識結構108是由空的凹槽110及填充有熔絲112的凹槽110所組成的一個陣列，或是經配置為一排或是多排的排列結果。填充於凹槽110中的熔絲112可為導電金屬線或導線，其懸置在周圍的介電材料中，且於上視角度下，每一凹槽110的輪廓是實質上對應於熔絲112的輪廓。每一熔絲112為電性斷接於第一金屬層106。 另外，在一些實施例中，熔絲112可被雷射光束或是雷射能量所熔斷，並且覆蓋於熔絲112上的一部份介電材料(若有)也因此被汽化，從而形成(暴露的)凹槽110。此凹槽通常可基於電性目的而被用於作為高電阻的切口，而在本發明中，此些凹槽110是被用於與未被雷射所熔斷的熔絲112相比較，以用於視覺辨識之目的。凹槽110的形成及凹槽110及熔絲112的分布的細節將在後面的段落中討論。
由於熔絲112可與金屬層同時形成，熔絲112的材料是相同於金屬層的材料(如鋁或銅)。當中沒有熔絲112的凹槽110可被配置為表示一「第一代碼」或「第一數字」，而具有熔絲112於其當中的凹槽110則可被配置為表示一「第二代碼」或「第二數字」，這意味著本發明一些實施例當中的辨識結構108是一個二進位制的表示系統。
由於本發明一些實施例中的辨識結構108是電性隔離且斷接於第一金屬層106，因此辨識結構108的功能必須是以視覺方式而非電性方式來實現。根據示意圖，即如圖1A所示，不具有熔絲112的凹槽110與具有熔絲112的凹槽110，兩者的亮度在視覺上是可被區分的。舉例而言，在凹槽110被熔絲112所填充的情況下，該凹槽110(具熔絲112)是亮的(在圖式中以斜線標記)，其可明顯地比沒有被熔絲112填充的凹槽110來得明亮。同時，沒有被熔絲112填充的多個凹槽110可被歸類為暗的，因此，這些凹槽110可以根據是否有填充例如熔絲112等金屬材料，而被分為屬於亮的或暗的。
透過使用這些明暗圖案，辨識結構108得以用二進位的表示方式紀錄生產資訊。在一些實施例中，熔絲112可被排列或是被編程以表示半導體裝置的生產資訊。舉例而言，當中不具有熔絲112的凹槽110 (即熔絲112沒有被排列為佔據凹槽110)可被配置以作為數字「1」，而當中具有熔絲112的凹槽110(即熔絲112被排列為佔據凹槽110)則可被配置以作為數字「0」。據此，凹槽110具有與不具有熔絲112之間的差異(即明暗對比)，可因此被用作二進位制的數字，且進一步被轉譯為可以具有相同長度之位元串所表示的不同的字母、數字或是其他字符。
在一些實施例中，辨識結構108可包含排列為一或多排的數十個凹槽110。舉例來說，辨識結構108可包含40個凹槽110用於說明半導體裝置的生產資訊。這些凹槽110可被物理性地經排列而為具有多排的一陣列。凹槽110的物理排列是為了配合半導體裝置的結構，也就是說，辨識區域114通常是位於半導體裝置的一周邊區域，且金屬化結構102在辨識區域114內的介電層可包含一矩形開口窗以暴露出辨識結構108。此矩形開口窗可具有約數十微米長、數十微米寬的截面積，例如約70微米*約20微米。
在一些實施例中，諸如半導體晶粒等半導體裝置，其生產資訊可對應於半導體晶粒在其自晶圓切割出來之前的所在位置的資訊。如果半導體晶粒在測試中失敗或是客戶有所反饋，則此資訊在追溯晶圓的製造狀況上就很有幫助。在這些實施例中，辨識結構108可提供生產序號，特別是關於晶圓的批次號碼及半導體晶粒在晶圓上的座標等生產資訊。
參考圖2，在如上述關於辨識結構108提供生產資訊的實施例中，晶圓的批次號碼(即批次ID)可包含晶圓的批次編號及晶圓在該批次當中的編號，而半導體晶粒的座標則可包含X座標及Y座標。在如圖2所示的範例中，批次編號可為一個三位元的資訊，其需要10個凹槽110及一些必須的熔絲112以用二進位制紀錄該資訊。由於每一個批次的晶圓通常 包含25片晶圓，晶圓的編號可因此為一個兩位元的資訊，其需要5個凹槽110及一些必須的熔絲112以用二進位制紀錄該資訊。每個X座標及Y座標則可分別為一個三位元的資訊，因此總共需要20個凹槽110及一些必須的熔絲112以用二進位制紀錄該資訊。據此，為了要記錄半導體裝置的生產資訊，在上述範例中，總共需要35個凹槽110及一些必須的熔絲112。在一些實施例中，總共有40個或更多的凹槽110及一些必須的熔絲112被使用到，因為有5個或更多的額外的凹槽110能被準備為保留位元。保留位元可以用於紀錄測試的結果，例如，可以是關於半導體晶粒經測試是好晶粒或是壞晶粒的一個簡單結果。在一些實施例中，凹槽110的數量可介於約20至約50間。一般而言，越多的資訊要被記錄於辨識結構108，就會有越多的凹槽110需要被形成於矩形開口窗的範圍內，這也意味著辨識結構108在金屬化結構102當中所需要佔據更多的面積。
在一些實施例中，辨識結構108可被單獨用於紀錄半導體裝置的生產序號。在其他實施例中，辨識結構108可進一步用於紀錄半導體裝置的測試結果，這也意味著辨識結構108需要在測試之後才能形成，以提供每一半導體裝置更具體的性能資訊。舉例而言，諸如記憶體晶粒等半導體裝置可經測試並依據其性能而將之區分為不同的等級。這些分級後的半導體裝置可以基於不同用途而被運用於不同的電子產品上，例如是供應給一般性用途或是出自於超頻的目的。透過利用辨識結構108，半導體裝置的測試結果(例如晶粒分級)可以容易地被視覺識別。
又在一些實施例中，生產資訊可以是非常詳細的。例如，可以根據辨識結構108而直接追溯半導體裝置製造過程中所使用的晶圓製造機台、生產日期、測試日期、及半導體裝置在晶圓中的坐標等。
辨識結構108可在故障分析追溯中提供顯著的好處。故障分析可包含諸如晶圓的故障位置、晶圓圖樣相關、晶圓允收測試等。例如，在一些半導體產業的應用場景中，一晶圓可被上游製造商出售給一下游製造商，而此晶圓已經測試，並且可能有幾個不良晶粒被標記給下游製造商。如果半導體晶粒為被動元件，傳統上，這些晶粒自晶圓切割下來後就無法被追溯，且因此下游製造商可能會誤用不良晶粒至其產品中，而此時已無法判斷產品中有不良晶粒的情況的發生，是肇因於下游製造商的誤用，還是出自於下游製造商在裝運過程所導致的損壞。然而，根據每一晶粒上所形成的辨識結構108，即便是這些晶粒為無法被電子識別的被動元件，這些晶粒仍然可以被視覺識別。因此，此時已有可能去判斷製造過程是否存在特定的問題(例如出自於晶圓製造機台的不良參數)、上游製造商所執行的良品測試是否正確、及下游製造商是否有正確地挑選出自晶圓切割下來的良品晶粒。
此外，如前所述，由於電子(辨識)方式沒辦法被實現在被動元件，因此被動元件適合使用視覺辨識方式。不過，視覺辨識方式亦可作為一種產品追溯的替代方案而被應用於主動元件。舉例而言，考慮到主動元件的暫存器電路可能出現故障而無法被正確讀取，則上述視覺辨識方法就可以作為產品追溯的備用選項。
在一些實施例中，辨識結構108是與金屬化結構102的第一金屬層106位於相同的水平位置。複數個金屬層的其中之一者(例如第一金屬層106)的厚度是與熔絲112的厚度相同，且每一熔絲112的厚度是與用於熔斷熔絲112的一雷射光束的光斑尺寸的直徑實質相同。因此，在寫入生產資訊的過程中，熔絲112可選擇性地透過雷射而自凹槽110中被移 除。在一些實施例中，辨識結構108是與金屬化結構102當中最薄的金屬層位於相同的水平位置。辨識結構108在垂直方向上的位置是與其製造程序相關，這將會在後面的段落中做說明。
為了在視覺上區分具有熔絲112與不具有熔絲112的凹槽110，一部分數量的熔絲112會透過雷射而自多個凹槽110當中被移除。在一些實施例中，熔絲112可能不會自凹槽110當中被完全移除。舉例而言，如圖3A及圖3B所示，其中圖3B是沿著圖3A當中所標示的線段CD的辨識裝置的剖視圖，在熔絲112透過雷射而清除(可稱之為透過雷射而熔斷、修整或切割)後，一些殘留物可能仍留存在凹槽110當中，因而凹槽110的一角落部分可能會被一殘留金屬112A所覆蓋。換句話說，熔絲112可能僅被部分清除而非完全清除。在部分清除的情況中，被雷射所切割過的熔絲112可於其頂面存在一實質上為凹陷的輪廓。意即，這些凹槽110可以不被熔絲112所填充，但這些凹槽110的每一者的底部則是被頂面具有凹陷輪廓的金屬所覆蓋。即便這些凹槽110並非完全沒有損壞的熔絲或是金屬顆粒位於其中，不過這些殘留的金屬在視覺上並不會如同完整的熔絲112一樣明亮，因此具有完整的熔絲112的凹槽110及不具有完整的熔絲112的凹槽110，兩者仍然是可以經由顯微鏡或是肉眼而於視覺上被區分。
參考圖4，在一些實施例中，每個凹槽110及位於其中的熔絲112可於上視角度具有矩形的一輪廓。在一些實施例中，相鄰的凹槽110間具有間距為約2.7x(x為一定值)，而每一凹槽110的寬度則約為0.8x。在一些實施例中，每一凹槽110的長度約為1.8x。間距和長寬比並沒有嚴格的限制，但每個凹槽110和位於其中的熔絲112應在視覺上可以 被區分，且熔絲112可以被雷射所切割。同樣地，凹槽110和位於其中的熔絲112的輪廓並不限於上述範例中的矩形，其他形狀的輪廓仍不脫離本發明的範圍。
在一些實施例中，辨識結構108是在半導體製造流程的當中的晶圓產出(wafer out)的階段完成的。詳細而言，辨識結構108的形成可以分為兩個階段，其中第一階段為形成凹槽110及填充熔絲112於每一凹槽當中。因此，每個凹槽110當中是填充有金屬(即熔絲112)，且排列整齊的凹槽110的每一處都在視覺上屬於完全明亮。部分的熔絲112將會在透過一雷射編程程序，而被熔斷、被修整或是被切割，以形成(空的)凹槽110，藉此將凹槽110和剩餘的熔絲112編程為一資訊結構。
製造如圖1B所示的具有辨識結構108的半導體裝置的過程可參考圖5A至5D。如圖5A所示，在一些實施例中，首先是接收一基板100，其中基板100通常為用於形成複數個半導體裝置於其上的一半導體晶圓，且辨識結構108是在晶圓的層級就形成，而非在晶圓切割操作後形成。在一些實施例中，在基板100上方形成金屬化結構102前，可於基板100上方先形成一介電層104，且因此後續形成的金屬化結構102是形成於介電層104上方。
接著，參考圖5B，金屬化結構102可被形成於基板100上方。金屬化結構102包含一辨識區域114，此係保留給形成辨識結構108，而一或多個金屬層則形成於金屬化結構102的一互連區域118當中。一或多個層間介電層(interlayer dielectric，ILD)126可被用於覆蓋及/或環繞金屬化結構102當中的金屬層。在一些實施例中，其中一個金屬層的圖案(例如第一金屬層106)及熔絲112可以同時形成，其中該金屬層是為 電性連接而形成，而熔絲112則是完全隔離於任何導電結構外。環繞於每一熔絲112的材料(例如介電材料)的輪廓可被視為凹槽110，此等凹槽110在此階段還沒有被暴露出。在一些實施例中，第一金屬層106是金屬化結構102當中最薄的金屬層。熔絲112在垂直位置的選擇是與切割熔絲112的雷射參數有關。意即，在一些實施例中，熔絲112是與金屬化結構102當中最薄的金屬層位於相同水平，這通常是第一金屬層(M1)，因為這種清除操作，或稱為修整操作或切割操作，是比較容易被實施於金屬化結構102當中的第一金屬層。
在熔絲112較為厚的情況下，舉例而言，當熔絲112是與第二金屬層或其他更上層的金屬層等這些較第一金屬層為厚的層為同時形成時，熔絲112的厚度可能導致其較難以被清除。金屬層的厚度是實質上相同於與其位於同一水平的熔絲112的厚度。另一方面，一旦雷射的功率被增強以清除這些較厚的熔絲112，不僅是增強後的雷射可能會損壞周邊結構，而且被清除的熔絲112所產生的更多碎屑也可能濺射到周邊的區域而造成汙染。如前所述，在一些實施例中，被動元件的一些結構可以形成於MEOL結構當中，而若這些被動元件結構是形成於辨識結構108下方，則增強的雷射可能損壞這些被動元件。因此，當前實務的較佳選項是使熔絲112的厚度是薄如同第一金屬層，但本發明的範圍並不受這些實際操作的經驗所侷限。
參考圖5C及5D，在一些實施例中，一部分數量的熔絲112會自多個凹槽110當中被移除。在移除這些部分數量的熔絲112前，由於熔絲112是被一厚的介電材料(例如數個ILD層126)所覆蓋，因此可於辨識區域114當中的ILD層126形成一開口窗116，用以預先暴露熔絲112。 在一些實施例中，開口窗116的形成可以透過光罩及蝕刻操作來實現。熔絲112的移除可稱為清除、修整或是切割，其係基於半導體裝置的製造商所提供的一雷射檔案來執行。雷射檔案為一個指引，其指出哪些熔絲112應從凹槽110內被移除，借以編程凹槽110的陣列為視覺化的標籤。一般而言，移除步驟可以本於雷射修復的技術來執行。雷射修復已廣泛的應用於諸如記憶體製造等半導體產業當中，此技術可使用雷射光束來切割電路熔絲，以對電路進行解碼(decode)，藉此將有缺陷的記憶體單元替換為使用備用電路，以達成提高製造良率的目標。在本發明中，由於所要切割的目標幾乎相同，因此兩者在技術上應為相容，從而使用這些已經過良好調整的雷射參數來切割凹槽110當中的熔絲112就相當容易。然而，不同半導體裝置中的金屬化結構102的金屬層的厚度，會因為不同的設計規則而有顯著的差異，因此用以自多個凹槽110當中移除一部分數量的熔絲112所需要的雷射功率及其他對應的參數，仍然應依據具體情況而為重新調整。
半導體裝置的製造商所提供的雷射檔案可包含半導體裝置的生產資訊。由於每一半導體裝置(例如半導體晶粒)都應曾經位於特定晶圓上的特定座標位置，因此每一半導體裝置應該具有彼此不同的一個唯一的辨識結構。換句話說，本發明中的辨識結構108是為每一個半導體裝置所定製的，因此這種辨識結構108並不是那種通常經圖案化形成於半導體裝置角落處的製造商商標。
雷射檔案是用於提供生產資訊。如前所述，生產資訊可包含能用以追溯製造過程的資訊，包含製造半導體裝置的製造過程中所曾經使用過的晶圓製造機台、生產日期、測試日期、半導體裝置在晶圓上的座 標等。除此之外，如果半導體裝置被測試過，雷射檔案可進一步包含測試結果以添加更多資訊至辨識結構108當中。
透過自多個凹槽110當中清除一部分數量的熔絲112，辨識結構108當中由凹槽110組成的排列可因此包含複數個暗單元(即沒有熔絲112位於其中的凹槽110)與複數個亮單元(即有熔絲112位於其中的凹槽110)，且這些視覺上可被區分的單元能被用於表示二進制當中的數字0和1(或1和0)。
參考圖6A至圖6C，在一些實施例中，辨識結構108是與金屬化結構102中的一個位於第一金屬層上方的金屬層為同一水平位置。換句話說，在一些實施例中，辨識結構108不是與金屬化結構102當中最薄的金屬層於同一高度形成。不過，無論用以作為辨識結構108的熔絲112是與圖5B所示的第一金屬層(M1)106位於同一高度、是與圖6A所示的第二金屬層(M2)120或第三金屬層(M3)122位於同一高度，如圖6B所示，在移除一部分數量的熔絲112前，開口窗116都可以被形成於辨識區域114當中的ILD層126，以提供足夠的深度來暴露這些用於辨識結構108的熔絲112。
參考圖7A及7B，在一些實施例中，辨識結構108上的介電材料在形成開口窗116的過程中不會被完全移除。意即，一個薄介電層124可被保留於辨識結構108的熔絲112上方。薄介電層124的厚度是小於金屬化結構102的互連區域118當中的每一其他介電層(即ILD層126)。透過使用雷射移除一部分數量的熔絲112，薄介電層124可因此包含複數個開口暴露未被熔絲112填充的凹槽110。另一方面，每一個熔絲112的頂面則是與薄介電層124相接觸。
在一些實施例中，薄介電層124的材料包含氧化鋁(AlOx)，此材料有利於在切割熔絲112的過程中聚焦雷射能量。除此之外，保留於熔絲112上並與熔絲112相接觸的薄介電層124可用於防止辨識結構108中的熔絲112被氧化。儘管這些熔絲112是被配置用於視覺辨識而非電性連接目的，然而，與不具有熔絲112位於其中的凹槽110相比較，未氧化的金屬可以提供一個更佳的明暗對比。
在從多個凹槽110當中移除一部分數量的熔絲112後，具有半導體裝置的晶圓可接著依據典型的製造工藝流程進行後續的製造操作，例如設置凸塊(bumping)、封裝(packaging)、切割(dicing)、測試(測試操作可先於使用雷射移除部分熔絲的操作)、運輸等。在一些實施例中，用於暴露辨識結構108的開口窗116會於封裝操作中，被造模材料(molding material)所覆蓋或至少部分地被環繞包覆。據此，一旦半導體裝置被送回製造商，則在使用辨識結構108追溯半導體裝置的生產資訊前，製造商可在對辨識結構108做辨識前，先移除辨識結構108上的造模材料。接著，製造商可辨識多個熔絲112於辨識結構108當中的分布，以取得一分布資訊，然後透過使用此分布資訊取得半導體裝置的生產資訊。在本發明一些實施例中，半導體裝置的生產資訊可因此經由辨識結構中的至少一暴露的凹槽及至少一暴露的熔絲間的明暗對比而取得，例如，經由辨識結構108當中的多個凹槽110及多個熔絲112間的明暗對比而取得生產資訊。
詳細而言，上述辨識結構108可使半導體裝置(特別是被動元件)因此具有獨特的ID而具備可追溯性。從而，當從客戶端收到反饋的情況下，可以根據辨識結構108來追溯半導體裝置的生產資訊。一般而 言，一旦收到有問題的半導體裝置，就可以透過顯微鏡或是肉眼而對辨識結構108執行目視檢查。辨識結構108當中的亮、暗單元的混合可以容易地、快速地且準確地被解碼為生產資訊以識別生產參數。從而半導體裝置的製造商可執行故障測試操作，從而提升並優化產品品質及良率。
簡言之，根據上述實施例，本發明揭露一種用以識別半導體裝置的辨識結構，可經由該辨識結構而以視覺方法識別半導體裝置。特別是本發明所揭露的辨識結構可克服被動元件缺乏暫存器電路而無法被追溯生產資訊的問題。透過利用熔絲、凹槽及雷射修復技術，辨識結構可以與一般的BEOL結構同步地形成，且易於依據每一半導體裝置所特有的製造資訊進行編程。如此一來，每一個半導體裝置的故障分析都可以追溯到非常詳細的生產資訊，從而完整且全面地提升半導體裝置的售後服務和技術支援。
上文的敘述簡要地提出了本申請一些實施例之特徵，而使本申請所屬技術領域具有通常知識者能夠更全面地理解本申請內容的多種態樣。本申請所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本申請內容作為基礎，來設計或更動其他製程與結構，以實現與此處之實施方式相同的目的和/或達到相同的優點。本申請所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本申請內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本申請內容之精神與範圍。
10:半導體裝置
108:辨識結構
110:凹槽
112:熔絲
114:辨識區域
118:互連區域
122:第三金屬層
AB:線段

Claims (20)

  1. 一種半導體裝置，包含： 一基板；及 一金屬化結構，位於該基板上方，該金屬化結構包含： 一互連區域，其具有複數個金屬層；及 一辨識區域，其隔離於該互連區域外，其中該辨識區域具有與該等金屬層其中之一者位於同一水平的一辨識結構，其中該辨識結構具有至少一暴露凹槽及至少一暴露熔絲。
  2. 如請求項1所述的半導體裝置，其中，該至少一暴露凹槽係包含於上視角度排列為至少一排的複數個凹槽；及該至少一暴露熔絲係包含分布於一部分數量的該等凹槽中的複數個熔絲，其中該等熔絲的一分布係經一雷射光束配置而表示該半導體裝置的一生產資訊，且每一該等熔絲係電性斷接於該等金屬層。
  3. 如請求項1所述的半導體裝置，其中該半導體裝置係一被動元件。
  4. 如請求項2所述的半導體裝置，其中該生產資訊係對應於一晶圓的一批次號碼、該晶圓的編號、該半導體裝置於該晶圓的一座標、一生產日期、一製造機台編號、一測試日期或一測試結果。
  5. 如請求項2所述的半導體裝置，其中該等金屬層其中之一者的一厚度係相同於每一該等熔絲的一厚度，且每一該等熔絲的一寬度係實質相同於用以熔斷熔絲的該雷射光束的一光點尺寸的一直徑。
  6. 如請求項1所述的半導體裝置，其中該金屬化結構進一步包含一介電層，該介電層具有一開口窗暴露該辨識結構。
  7. 如請求項2所述的半導體裝置，其中該金屬化結構進一步包含覆蓋該辨識結構的一薄介電層，其中該薄介電層的一厚度係小於該金屬化結構的該互連區域的每一複數個介電層的一厚度。
  8. 如請求項7所述的半導體裝置，其中該薄介電層包含複數個開口暴露未被該等熔絲填充的該等凹槽。
  9. 如請求項7所述的半導體裝置，其中每一該等熔絲的一頂面係與該薄介電層相接觸。
  10. 如請求項2所述的半導體裝置，其中一部分數量的該等凹槽係未被該等熔絲完全填充。
  11. 如請求項2所述的半導體裝置，其中該等凹槽的數量係介於約20至約50間。
  12. 一種製造具有一辨識結構的半導體裝置的方法，該方法包含： 接收一基板； 形成一金屬化結構於該基板上，其中該金屬化結構包含一辨識區域，該辨識區域包含排列為至少一排的複數個凹槽，且每一該等凹槽係被一熔絲所填充；及 自該等凹槽移除一部分數量的該等熔絲，以形成該辨識結構。
  13. 如請求項12所述的方法，其中自該等凹槽移除該部分數量的該等熔絲，以形成該辨識結構的步驟包含： 使用雷射光束以移除該部分數量的該等熔絲。
  14. 如請求項12所述的方法，其中該等熔絲係與該金屬化結構中的一金屬層同時形成。
  15. 如請求項14所述的方法，其中該金屬層係該金屬化結構中的一第一金屬層(M1)。
  16. 如請求項12所述的方法，其中形成該金屬化結構於該基板的步驟包含： 自該等凹槽移除該部分數量的該等熔絲前，形成一金屬層於該基板上且同時填充該等熔絲於該等凹槽中。
  17. 如請求項16所述的方法，進一步包含： 形成至少一介電層於該辨識結構上；及 形成一開口窗於該介電層以暴露該等凹槽。
  18. 如請求項12所述的方法，進一步包含： 形成至少一介電層於該辨識結構上；及 在該辨識區域當中薄化該介電層以形成一薄介電層於該辨識結構上，其中該薄介電層的一厚度係小於該金屬化結構的一互連區域的每一複數個介電層的一厚度。
  19. 一種追溯如請求項1的該半導體裝置的一生產資訊的方法，該方法包含： 辨識該至少一暴露凹槽及該至少一暴露熔絲的該分布以取得一分布資訊；及 經由使用該分布資訊而取得該半導體裝置的該生產資訊。
  20. 如請求項19所述的方法，其中辨識該等熔絲的分布係透過該辨識結構中的該至少一凹槽及該至少一熔絲間的一明暗對比。
TW111120485A 2021-06-11 2022-06-01 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 TWI820734B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163209934P 2021-06-11 2021-06-11
US63/209,934 2021-06-11
US17/748,081 US20220399271A1 (en) 2021-06-11 2022-05-19 Semiconductor device with identification structure, method for manufacturing and tracing production information thereof
US17/748,081 2022-05-19

Publications (2)

Publication Number Publication Date
TW202315036A TW202315036A (zh) 2023-04-01
TWI820734B true TWI820734B (zh) 2023-11-01

Family

ID=84363938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111120485A TWI820734B (zh) 2021-06-11 2022-06-01 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法

Country Status (3)

Country Link
US (1) US20220399271A1 (zh)
CN (1) CN115472596A (zh)
TW (1) TWI820734B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230388208A1 (en) * 2022-05-27 2023-11-30 Microsoft Technology Licensing, Llc Collecting and visualizing health profile data of radio access network components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417215B (en) * 1995-12-29 2001-01-01 Intel Corp An integrated circuit package with internally readable permanent identification of device characteristics
US20050142834A1 (en) * 2003-12-31 2005-06-30 Lee Jun S. Methods of fabricating semiconductor devices
US20060189042A1 (en) * 2005-02-24 2006-08-24 Nec Electronics Corporation Semiconductor chip and method of fabricating the same
TW201308518A (zh) * 2011-06-01 2013-02-16 Freescale Semiconductor Inc 用於改善之閂鎖抗擾性的主動磚式安置
TW202040751A (zh) * 2019-04-16 2020-11-01 崑山科技大學 具有石墨烯層的功率放大器及無線射頻辨識電子主動標籤

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417215B (en) * 1995-12-29 2001-01-01 Intel Corp An integrated circuit package with internally readable permanent identification of device characteristics
US20050142834A1 (en) * 2003-12-31 2005-06-30 Lee Jun S. Methods of fabricating semiconductor devices
US20060189042A1 (en) * 2005-02-24 2006-08-24 Nec Electronics Corporation Semiconductor chip and method of fabricating the same
TW201308518A (zh) * 2011-06-01 2013-02-16 Freescale Semiconductor Inc 用於改善之閂鎖抗擾性的主動磚式安置
TW202040751A (zh) * 2019-04-16 2020-11-01 崑山科技大學 具有石墨烯層的功率放大器及無線射頻辨識電子主動標籤

Also Published As

Publication number Publication date
US20220399271A1 (en) 2022-12-15
TW202315036A (zh) 2023-04-01
CN115472596A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
CN100388417C (zh) 半导体器件的生产管理方法及半导体衬底
KR100934918B1 (ko) 식별 코드를 갖는 반도체 칩, 그 칩의 제조 방법, 및반도체 칩 관리 시스템
US6941536B2 (en) Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
CN100463103C (zh) 半导体器件生产系统和半导体器件生产方法
US6788993B2 (en) Sorting a group of integrated circuit devices for those devices requiring special testing
TWI820734B (zh) 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
TWI326893B (en) Method and systems for repairing an integrated circuit device
JPH07335510A (ja) 半導体装置およびその識別子付与方法およびその不良解析方法
US6950355B2 (en) System and method to screen defect related reliability failures in CMOS SRAMS
US10935590B2 (en) Electrically-verifiable fuses and method of fuse verification
JPH07235617A (ja) 半導体装置
CN102928764A (zh) 定位半导体芯片长距离金属线间缺陷的方法
JPH08213464A (ja) 識別機能付半導体集積回路
JP2677500B2 (ja) リダンダンシ回路を備えた半導体装置のウェーハ検査方法
JP2007042882A (ja) 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
KR20070051038A (ko) 식별 마크를 갖는 반도체 소자
JP2008053474A (ja) ウェハ及びそれを用いた半導体装置の製造方法
JP3719823B2 (ja) 半導体装置の試験方法
JP2000021694A (ja) 半導体装置
CN116110489A (zh) 一种三维芯片的测试方法、三维芯片及相关设备
KR20110076244A (ko) 반도체 소자의 퓨즈 및 그 제조 방법
KR101051173B1 (ko) 반도체 소자의 퓨즈 레이아웃
KR20050101024A (ko) 퓨즈 패턴을 갖는 반도체 장치
JP2009021398A (ja) 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法