JP2009021398A - 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 - Google Patents
半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 Download PDFInfo
- Publication number
- JP2009021398A JP2009021398A JP2007182889A JP2007182889A JP2009021398A JP 2009021398 A JP2009021398 A JP 2009021398A JP 2007182889 A JP2007182889 A JP 2007182889A JP 2007182889 A JP2007182889 A JP 2007182889A JP 2009021398 A JP2009021398 A JP 2009021398A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bus
- information
- storage unit
- information storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】半導体チップをパッケージングして半導体素子を形成した後、初期不良の発生を抑制するため、不良半導体素子を選別し取り除くためのバーンインテストが行われる場合がある。この場合、バーンインテストにより発生する良品半導体素子に対しても生じる特性変動情報を、半導体素子中に位置する半導体チップに記憶させるべく追記することは困難である。
【解決手段】電気的に書き込み可能な情報記憶部9と、情報記憶部9からの読み出し信号、又は情報記憶部9への書き込み信号を伝達する第1のバス11と、他のブロックからの信号を伝達する第2のバス14と、第1のバス11と、第2のバス14と、のいずれか一方を選択信号に応じて選択し、データバス12と接続させる切り替え回路10と、を含む。半導体チップ2をモールドした後でも情報の書き込みが可能となり、履歴調査を行うための情報を逐次書き込むことが可能となる。
【選択図】図1
【解決手段】電気的に書き込み可能な情報記憶部9と、情報記憶部9からの読み出し信号、又は情報記憶部9への書き込み信号を伝達する第1のバス11と、他のブロックからの信号を伝達する第2のバス14と、第1のバス11と、第2のバス14と、のいずれか一方を選択信号に応じて選択し、データバス12と接続させる切り替え回路10と、を含む。半導体チップ2をモールドした後でも情報の書き込みが可能となり、履歴調査を行うための情報を逐次書き込むことが可能となる。
【選択図】図1
Description
本発明は、半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法に関する。
ウェハ上に形成される半導体チップ内部でのパターンの微細化に伴い、配線間のショートなど、意図せぬ要因により不良品半導体チップが生じる場合がある。そこで、不良品半導体チップを選別して取り除くために、ウェハをチップ状に分離する前に、ウェハ段階でプローブテストを行い、不良品半導体チップを選別して取り除く処理が行われる。
ここで、半導体チップにウェハ内での位置情報を含むプロセス情報の追跡を可能とするため、半導体チップ内に複数のフューズを配置する構成が知られている。
そして、ウェハを半導体チップに分割する前に、複数備えられたフューズの断接状態をレーザ光により制御し、ウェハ内での位置に対する良品分布を追跡する技術が一般に知られている。
さらに、特許文献1に示すように、フューズの断接情報を電気的に、外部端子を通じて外部に出力する出力回路とを備えることで、パッケージング後においても電気的にプロセス情報を読み出し可能とする技術が知られている。この技術を適用することで、パッケージング後でも半導体素子のプロセス情報を得ることを可能としている。
上記した半導体チップを選別した後、さらに初期不良半導体チップを取り除き、良品半導体チップを選別するためのバーンインテストを行う場合がある。このとき、バーンインテスト前後で、良品半導体チップの特性についても、良品範囲内で変動する場合がある。このような特性変動情報などを半導体チップに記憶させるためにはメモリ量を増加させる必要があり、素子寸法が大きいフューズを用いた場合、半導体チップ面積が増大し集積度が低下するという課題がある。また、フューズへの信号書き込みには電気的な信号書き込みに比べ書き込み時間が長くかかるため、スループットが低下するという課題がある。
また、半導体チップをパッケージに納めた後では、新たにプロセス・デバイス情報を追記することが困難であるため、半導体素子の履歴追跡が十分に行えなくなるという課題がある。この課題は、特に半導体チップをパッケージに納めた後でバーンインテストを行う場合に重要な課題となる。
また、ゲートアレイの一部など、レーザ光を用いてのフューズの溶断構造を含まない半導体素子を製造する場合、半導体素子に位置情報を記憶させるために、新たに複数のフューズを半導体素子に配置する必要が生じ、工程数が増加する。そのため、歩留まりや信頼性の低下を引き起こすおそれがある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例にかかる半導体チップは、プロセス・デバイス情報を含む情報を記憶する、電気的に書き込み可能な不揮発性メモリブロックを含む情報記憶部と、前記情報記憶部からの読み出し信号、又は前記情報記憶部への書き込み信号を伝達する第1のバスと、他のブロックからの信号を伝達する第2のバスと、前記第1のバスと、前記第2のバスと、のいずれか一方を選択信号に応じて選択し、データバスと接続させる切り替え回路と、を含むことを特徴とする。
これによれば、この半導体チップは電気的に書き込み可能な不揮発性メモリブロックを含む情報記憶部を有しているため、製造情報を書き込むための情報量を、従来技術で用いられるフューズの切断により行われる製造情報の記憶手段と比べ、同一面積の記憶領域を割り当てた場合、記憶容量をより大きくとることができる。そのため、より詳細に製造情報を記憶し得る半導体チップを提供することが可能となる。また、半導体チップとして、救済用のフューズを必要としない構成を有するものを用いる場合、フューズの製造工程を省略することが可能となり、製造工程の短縮およびそれに伴う信頼性の向上、製造コストの低減を実現することが可能となる。
また、情報記憶部の出力と、他のブロックからの信号、即ち通常動作を行う出力とを切り替え回路を用いて外部と接続させる機構を有しているため、半導体チップの端子数を増加させることなく情報記憶部へのプロセス・デバイス情報の書き込みや、読み出しを行うことが可能となる。さらには、半導体チップをパッケージに納めた後でもプロセス・デバイス情報の書き込みや、読み出しが行えるため、パッケージに納めた後に生じる特性変動についても追記することが可能となる。
[適用例2]本適用例にかかる半導体チップへのプロセス・デバイス情報書き込み方法は、プロセス・デバイス情報を含む情報を記憶する、電気的に書き込み可能な不揮発性メモリブロックを含む情報記憶部と、前記情報記憶部からの読み出し信号、又は前記情報記憶部への書き込み信号を伝達する第1のバスと、他のブロックからの信号を伝達する第2のバスと、前記第1のバスと、前記第2のバスと、のいずれか一方を選択信号に応じて選択し、データバスと接続させる切り替え回路と、を含む半導体チップへのプロセス・デバイス情報書き込み方法であって、前記データバスから前記第1のバスを介して行われる前記情報記憶部への書き込み工程は、ウェハ状態での位置情報を含めて、前記ウェハ状態でプローブに電位を印加する工程を含むことを特徴とする。
これによれば、半導体チップのプロセス・デバイス特性に対して大きな影響を持つウェハ状態での半導体チップの位置情報が保存された状態でプロセス・デバイス情報を書き込むことができる。また、プローブに電位を印加してプロセス・デバイス情報を書き込む場合、レーザ光を用いてフューズを溶断する書き込み方法と比べ、極めて敏速にプロセス・デバイス情報を書き込むことが可能となる。
以下、ウェハ段階で半導体チップの選別を行い、半導体チップをパッケージングして半導体素子に加工した後、バーンインテストにより再度選別を行う例について説明する。
図1(a)は、ウェハ1に配置される半導体チップ2の分布を示す平面図である。図1(a)に示すように半導体チップ2はウェハ1内に通常、複数個形成される。ここで、半導体チップ2中に記載されているアドレス番号113〜115、122〜126、131〜137、141〜147、151〜157、162〜166、173〜175は半導体チップ2のウェハ1内に位置する半導体チップ2のアドレスを意味している。
図1(b)は半導体チップ2(ここでは一例としてアドレス146半導体チップ2とする)の拡大図である。
図2は、複数のプローブ4を備え、ウェハ1に配置される半導体チップ2を一括、または数回の走査で測定を行う、プローブカード3と、ステージ5と、制御ユニット7と、プローブカード3とステージ5とを動かす駆動ユニット(図示せず)を備えるプローブ測定装置18の模式斜視図である。
測定に際しては、まずウェハ1をステージ5に搭載し、プローブカード3のプローブ4をウェハ1内に位置する各々の半導体チップ2に配置されるパッド6(図1(b)参照)と図示せぬ駆動機構により位置合わせをする。そして、プローブ4とパッド6とを導通させることで制御ユニット7からの信号を各々の半導体チップ2に伝え、当該信号に対する応答を受け、良/不良の判定を行う。
良品と判断された半導体チップ2には図1(b)に示すように、半導体チップ2の制御端子8(6)に書き込み信号を与え、切り替え回路10を書き込み状態に制御し、第1のバス11とデータバス12とを接続させ、ウェハ1内での配置を含むプロセス情報を不揮発性メモリブロックを含む情報記憶部9に書き込む。プロセス情報としては、例えばウェハ番号やロットナンバーを挙げることができる。また、テスト回路に流れる電流値などをデバイス情報として書き込むことも好ましい。
このように、プローブ4(図2参照)を介してプロセス・デバイス情報を情報記憶部9に書き込むことで、レーザ光を用いてフューズを溶断する書き込み方法と比べ、極めて敏速にプロセス・デバイス情報を書き込むことが可能となる。また、フューズを用いる方法と比べ、同一面積でより大きな情報を記憶できるため、多量のデータを記憶することが可能となり、より詳しく履歴追跡を行うことが可能となる。
次に、図3(a),(b)に示すように、ウェハ1(図1(a)参照)を分割し、例えばガラスエポキシ樹脂基板15上に半導体チップ2を固定する。そして金ワイヤ16を用いてボンディングする。そして、ボンディング後エポキシ樹脂17などを用いて半導体チップ2を被覆し、半導体素子13を形成する。半導体素子13には、半導体チップ2と電気的に接続されている、はんだボール20が形成される。図3(a)は、半導体チップ2を樹脂封入した半導体素子13の部分開口図、(b)は、半導体チップ2(図3(a)参照)に電力や信号を伝達するためのはんだボール20を含む半導体素子13の斜視図である。
続けて、バーンインテストを行う。そして、バーンインテスト終了後、半導体素子13の選別を行う。この際、半導体素子13の外に取り出されている制御端子8に読み出し信号を与え、図1(b)に示す切り替え回路10を読み出し状態に制御し、第1のバス11とデータバス12とを接続させ、バーンインテスト前のデバイス情報を情報記憶部9から読み出し、その結果とバーンインテスト後の結果とを比較する。
例えば、テスト回路に流れる電流値が規格内に収まっている場合でも、例えばバーンインテスト前の電流値が下限値ぎりぎりであり、バーンインテスト後の電流値が上限値ぎりぎりである場合には、半導体素子13の信頼性は低いものと判断される。
このように、図1(b)に示されるよう、電気的に書き込み可能な情報記憶部9を形成しておくことで、図3(b)に示される半導体素子13の特性の履歴を容易に調べることが可能となる。また新たな情報が得られるたびに情報を追記できることから、半導体素子13を形成した後の試験結果を新たな情報として記憶させることが可能となる。
例えば、上記した情報が埋め込まれた半導体素子13が顧客の受入段階、組立・調整段階、フィールド稼働段階で不具合が生じる場合がある。このような場合、その原因の追究と必要な是正措置について速やかに実施する必要がある。このとき、半導体素子13の履歴を詳細に把握できていることで、より速やかに原因の追求が可能となり、必要な是正措置を速やかに実施することができる。
また、図1(b)に示されるように、データバス12に伝えられる信号は、制御端子8に加えられる信号に対応して、情報記憶部9と接続される第1のバス11と、通常動作を行う第2のバス14と、に切り替えることが可能となる。そのため、半導体素子13(図3(b)参照)に配置される端子数を増加させることなく通常動作と、プロセス・デバイス情報を扱う動作と、を切り分けて行うことが可能となる。
(変形例)
上記した実施形態では、バーンインテスト前に、図1(a)に示すウェハ1をダイシングし、パッケージに収めて、図3(a)に示す半導体素子13を形成し、その後バーンインテストを行う実施形態について説明している。この実施形態に代えて、図1(a)に示すウェハ1をダイシングせずにバーンインテストを行い、図2に示すバーンインテストを終えたウェハ1aの特性を勘案して、良/不良の判定を行っても良い。
上記した実施形態では、バーンインテスト前に、図1(a)に示すウェハ1をダイシングし、パッケージに収めて、図3(a)に示す半導体素子13を形成し、その後バーンインテストを行う実施形態について説明している。この実施形態に代えて、図1(a)に示すウェハ1をダイシングせずにバーンインテストを行い、図2に示すバーンインテストを終えたウェハ1aの特性を勘案して、良/不良の判定を行っても良い。
この場合、図2に示すプローブ測定装置18を用いてウェハ1の測定を行うと同時にプロセス・デバイス情報を書き込むことができるため、フューズを溶断して情報を書き込む方法と比べて高速でプロセス・デバイス情報を書き込むことができる。さらに、図1(b)に示す情報記憶部9は不揮発性メモリブロックを含んでいるため、高い集積度を保つことが可能となる。
また、本実施形態では、BGA型のパッケージに実装する例について記載したが、これは例えば、LCDモジュール上にCOG実装して組み込む形態をとることができる。この場合には、特に図1(a)に示すウェハ1の状態でバーンインテストを行うことが有効であり、上述した効果を得ることが可能となる。さらに、この場合には、図1(b)に示す半導体チップ2の情報記憶部9をユーザに開放し、LCDパネルの製造情報書き込みに用いることで、LCDパネルの製造工程に対応するプロセス・デバイス情報を追記することが可能となり、特に不良解析で効果的な情報を得ることが可能となる。
また、試験項目としてバーンインテストに代えて低温動作、高温動作、高温高湿度動作などの試験項目を用いても良い。さらには、ESD(静電気破壊)試験結果前後の特性変化を扱うことも好適である。特に、実験用のロットで重要な検査項目となるESD試験は、パッケージ形状に強い相関を持つため、パッケージに収めた状態で測定することが好ましい。本実施形態では、ウェハ1のダイシング前に半導体チップ2にプロセス・デバイス情報が書き込まれている。そのため半導体チップ2をパッケージングした後においても、半導体チップ2のアドレスを読み出すことができる。そして、ESD試験後の特性を書き込むことで、半導体チップ2のアドレス、ESD試験前の特性、ESD試験後の特性が書き込まれた半導体素子13を提供することができる。
1…ウェハ、1a…ウェハ、2…半導体チップ、3…プローブカード、4…プローブ、5…ステージ、6…パッド、7…制御ユニット、8…制御端子、9…情報記憶部、10…切り替え回路、11…第1のバス、12…データバス、13…半導体素子、14…第2のバス、15…ガラスエポキシ樹脂基板、16…金ワイヤ、17…エポキシ樹脂、18…プローブ測定装置、20…はんだボール。
Claims (2)
- プロセス・デバイス情報を含む情報を記憶する、電気的に書き込み可能な不揮発性メモリブロックを含む情報記憶部と、
前記情報記憶部からの読み出し信号、又は前記情報記憶部への書き込み信号を伝達する第1のバスと、
他のブロックからの信号を伝達する第2のバスと、
前記第1のバスと、前記第2のバスと、のいずれか一方を選択信号に応じて選択し、データバスと接続させる切り替え回路と、を含むことを特徴とする半導体チップ。 - プロセス・デバイス情報を含む情報を記憶する、電気的に書き込み可能な不揮発性メモリブロックを含む情報記憶部と、
前記情報記憶部からの読み出し信号、又は前記情報記憶部への書き込み信号を伝達する第1のバスと、
他のブロックからの信号を伝達する第2のバスと、
前記第1のバスと、前記第2のバスと、のいずれか一方を選択信号に応じて選択し、データバスと接続させる切り替え回路と、を含む半導体チップへのプロセス・デバイス情報書き込み方法であって、
前記データバスから前記第1のバスを介して行われる前記情報記憶部への書き込み工程は、ウェハ状態での位置情報を含めて、前記ウェハ状態でプローブに電位を印加する工程を含むことを特徴とする半導体チップへのプロセス・デバイス情報書き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007182889A JP2009021398A (ja) | 2007-07-12 | 2007-07-12 | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007182889A JP2009021398A (ja) | 2007-07-12 | 2007-07-12 | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009021398A true JP2009021398A (ja) | 2009-01-29 |
Family
ID=40360788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007182889A Withdrawn JP2009021398A (ja) | 2007-07-12 | 2007-07-12 | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009021398A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010223960A (ja) * | 2009-03-20 | 2010-10-07 | Shanghai Xinhao (Bravechips) Micro Electronics Co Ltd | 集積回路の並行検査の方法、装置及びシステム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6053043A (ja) * | 1983-09-02 | 1985-03-26 | Toshiba Corp | 半導体集積回路装置 |
JPH0697240A (ja) * | 1992-07-09 | 1994-04-08 | Advanced Micro Devices Inc | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 |
JP2000208567A (ja) * | 1999-01-18 | 2000-07-28 | Nec Corp | 半導体集積回路及びそのテスト方法 |
JP2004040103A (ja) * | 2002-07-02 | 2004-02-05 | Agilent Technol Inc | FeRAMを用いた永久的チップID |
-
2007
- 2007-07-12 JP JP2007182889A patent/JP2009021398A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6053043A (ja) * | 1983-09-02 | 1985-03-26 | Toshiba Corp | 半導体集積回路装置 |
JPH0697240A (ja) * | 1992-07-09 | 1994-04-08 | Advanced Micro Devices Inc | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 |
JP2000208567A (ja) * | 1999-01-18 | 2000-07-28 | Nec Corp | 半導体集積回路及びそのテスト方法 |
JP2004040103A (ja) * | 2002-07-02 | 2004-02-05 | Agilent Technol Inc | FeRAMを用いた永久的チップID |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010223960A (ja) * | 2009-03-20 | 2010-10-07 | Shanghai Xinhao (Bravechips) Micro Electronics Co Ltd | 集積回路の並行検査の方法、装置及びシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5506499A (en) | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad | |
US6365421B2 (en) | Method and apparatus for storage of test results within an integrated circuit | |
US7404117B2 (en) | Component testing and recovery | |
US20070113126A1 (en) | Testing and Recovery in a Multilayer Device | |
JP3353602B2 (ja) | 半導体装置の試験方法 | |
US20080073789A1 (en) | Method Of Identifying And/Or Programming An Integrated Circuit | |
JP4103010B2 (ja) | 半導体ウエハ | |
US6812557B2 (en) | Stacked type semiconductor device | |
JP2008277417A (ja) | 半導体装置及びその試験方法 | |
CN102110659B (zh) | 半导体装置及其探针测试方法 | |
US6586823B2 (en) | Semiconductor device that can have a defective bit found during or after packaging process repaired | |
US20030037277A1 (en) | Semiconductor device | |
JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
US7969169B2 (en) | Semiconductor integrated circuit wafer, semiconductor integrated circuit chip, and method of testing semiconductor integrated circuit wafer | |
US8586983B2 (en) | Semiconductor chip embedded with a test circuit | |
JP2000049250A (ja) | 半導体装置 | |
JP2009021398A (ja) | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 | |
WO2014045993A1 (ja) | 半導体装置、半導体ウェハ、および半導体ウェハの試験方法 | |
US20110244605A1 (en) | Method of fabricating semiconductor device | |
KR20050087301A (ko) | 소켓 관리 시스템과, 그를 포함하는 테스트 시스템 | |
US10483213B2 (en) | Die identification by optically reading selectively blowable fuse elements | |
JPH0580824B2 (ja) | ||
TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
JP2006302993A (ja) | プローブカード接続良否判定方法およびその装置 | |
JP3914110B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100707 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121116 |