JPH0697240A - ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 - Google Patents

ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置

Info

Publication number
JPH0697240A
JPH0697240A JP5152295A JP15229593A JPH0697240A JP H0697240 A JPH0697240 A JP H0697240A JP 5152295 A JP5152295 A JP 5152295A JP 15229593 A JP15229593 A JP 15229593A JP H0697240 A JPH0697240 A JP H0697240A
Authority
JP
Japan
Prior art keywords
die
specific information
integrated circuit
test mode
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5152295A
Other languages
English (en)
Other versions
JP3659981B2 (ja
Inventor
Clark W Jernigan
クラーク・ダブリュ・ジャーニガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0697240A publication Critical patent/JPH0697240A/ja
Application granted granted Critical
Publication of JP3659981B2 publication Critical patent/JP3659981B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【目的】 ダイの製造の履歴を辿るのに使用され得て、
かつ識別手段を与えるダイ上の記憶手段を提供する。 【構成】 半導体チップ上に製造される識別セクション
（１６）は、その特定の半導体チップを特徴付けるダイ
特定情報の保存に用いられるためのメモリを含む。チッ
プは、ダイ特定情報のメモリへのプログラムに用いられ
るためのプログラム可能な回路（２２）をも含み得る。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【０００２】
【発明の分野】この発明は一般に、半導体チップに関連
する情報を保存するためのシステムに関し、より特定的
には、半導体チップの製造の履歴に関する情報を保存す
るためのシステムに関する。
【０００３】
【先行技術の履歴】以下ダイと称す半導体チップは、半
導体材料の一般に直径が５ないし６インチのウェハ上に
バッチ形式で製造され、ウェハの各々はダイの二次元の
アレイを含む。これらのウェハは、製造ロットと呼ばれ
るグループで処理される。所与のロットにおけるウェハ
は連続して番号を付され、このウェハのナンバーは独自
の製造ロットナンバーとともに、ウェハ上のダイのアレ
イの外側の領域に刻まれる。したがって、最初の製造プ
ロセスの間、ダイの各々はその製造ロットナンバー、ウ
ェハナンバー、および以下ダイ位置ナンバーと称すダイ
のアレイ内のその場所等の、あるダイ特定情報によって
独自に識別され得る。
【０００４】ダイの独自の識別は、通常の製品ダイの解
析（たとえば顧客によって返却されたダイの解析）およ
び非製品または開発ダイの解析（たとえばダイの特性、
信頼性テスト）において重要な役割を果す。エンジニア
は、ダイの電気的な特性に対する処理変数の影響を解析
することによってダイを特徴付ける必要が頻繁にある。
そうするために、エンジニアは典型的には製造中にロッ
トをウェハのグループに分け、その特定の処理変数で処
理されるべきグループの各々は異なる値に設定される。
ダイが処理され、個々にパッケージされた後、ダイの各
々の電気的なパラメータがテストされ、そのテスト結果
がそのウェハナンバーおよびダイ位置ナンバーとともに
セーブされる。このデータで、エンジニアはウェハのグ
ループの性能を互いに比較することができ、したがって
ダイの性能への処理変数の影響を定めることができる。
この情報によりまた、エンジニアは製造中でのダイのウ
ェハ上のその位置に対応した電気的な性能を解析するこ
とができる。
【０００５】ダイの独自の識別は、ダイの信頼性テスト
においても同様の目的を果たす。その信頼性をテストす
るために、ダイは長時間、極端な温度または湿度といっ
た状況下に置かれ得て、電気的にテストされ得る。ダイ
の各々の独自の識別により、エンジニアはテスト結果を
解析し、ダイの信頼性を処理パラメータの関数として、
またそのウェハ上の位置の関数として製造中に定めるこ
とができる。
【０００６】製造ロットナンバーは、顧客によって返却
された欠陥のあるダイの解析においても重要な役割を果
たす。特定のロットからのダイが、長期間にわたって多
数の異なる顧客に売られているかもしれない。特定の製
造ロットからの欠陥のあるダイが顧客によって返却され
ると、エンジニアは典型的には返却されたダイを解析
し、機能不動作の原因を定める。エンジニアが、ダイが
どの製造ロットから来ているかわかれば、将来顧客がそ
の同じロットからのものを返却した場合に繰返し解析す
ることを避けられ得る。
【０００７】現在当業者は、ダイの独自の識別をその耐
用期間中ずっと保持することは時間がかかり、高価でエ
ラーしやすいプロセスであると見ている。通常の製造中
に、ウェハナンバーおよびダイ位置ナンバーはウェハが
個々のダイに切断された後、失われる。新しい組立てロ
ットナンバーがロットに割当てられ、ダイが組立てられ
るパッケージの各々の上に符号化される。製造ロットナ
ンバーは、その組立てロットの紙の記録においてしか保
持されない。したがって、顧客から返却されたダイに直
面したエンジニアは、製造ロットナンバーを求めて組立
てロットの記録を探さなくてはならない。これらの記録
はしばしば置き忘れられたり、不完全であったり、一定
期間を過ぎると処分されたりする。これらの記録からの
情報なくして、エンジニアはダイがどの製造ロットから
来たか定めることはできない。
【０００８】ダイの特性または信頼性テスト等の目的の
ためにダイの各々の独自の識別を保持するために、ウェ
ハは、典型的にはダイがそれに組立てられる個々のパッ
ケージの各々の上に情報を手書きすることによってダイ
の各々の識別を保持するように特殊な命令を持って非製
品組立エリアへと送られる。このプロセスは自動化され
ておらず、ダイが混同され間違って識別される可能性が
高い。ダイが正しく識別されることを確実にする方法は
ないので、ダイの特性または信頼性テストにおける信頼
度は大きく減少する。
【０００９】前述より、ダイの各々の独自の識別が正し
く記録され、ダイの耐用期間中保持されることを確実に
することがかなり所望され得ることがわかるであろう。
またこれまでこれを達成するシステムまたは方法が開発
されなかったことは先行技術の欠点および欠陥であるこ
とがわかるであろう。
【００１０】
【発明の概要】先行技術の欠点および欠陥を克服するた
めに、この発明はダイ特定情報によって特徴付けられる
ダイを有するデバイスを提供し、そのダイは集積回路お
よび識別セクションを含む。識別セクションは、情報を
記憶するためのメモリセクションおよびダイ特定情報を
メモリセクションにプログラムするための手段を含む。
この発明のある局面において、メモリセクションは不揮
発性メモリを含んでもよい。付加的に、不揮発性メモリ
はヒューズプログラム可能であってもよい。
【００１１】ある実施例において、プログラミングは集
積回路をテストモードへと強いることによって可能にさ
れる。さらに、プログラミングのための手段は、集積回
路がテストモードにないときに他の機能を果たすデバイ
スピンをさらに含み得る。
【００１２】この発明の教示に従って、ダイの識別セク
ションはさらに記憶手段からダイ特定情報を読出すため
の手段を含み得て、この読出手段は記憶手段に電気的に
接続されることができる。実施例において、読出は集積
回路をテストモードへと強いることによって可能にされ
得る。加えて、読出のための手段は、集積回路がテスト
モードにないときに他の機能を果たすデバイスピンをさ
らに含む。
【００１３】ある実施例において、ダイ特定情報は、特
定のダイに関連する製造ロットナンバー、ウェハナンバ
ー、およびダイ位置ナンバーを含み得る。
【００１４】この発明は、情報を記憶するための手段を
ダイに提供し、製造上の情報を記憶手段にプログラムす
ることによって、ダイ特定情報を保存する方法をも提供
する。この発明の方法のある実施例において、記憶手段
は、ある実施例ではヒューズプログラム可能であり得る
不揮発性メモリを含んでもよい。
【００１５】この発明のある教示に従って、製造上の情
報は集積回路をテストモードへと強いることによって記
憶手段にプログラムされ得る。さらに、ダイ特定情報
は、集積回路がテストモードにないときに他の機能を実
行するデバイスピンを介してプログラムされ得る。
【００１６】ある実施例において、ダイ特定情報を保存
するための方法は、情報を記憶する手段からダイ特定情
報を電気的に読出すステップをさらに含み得る。さら
に、ダイ特定情報は集積回路をテストモードへと強いる
ことによって電気的に読出され得る。さらに、ダイ特定
情報は、集積回路がテストモードにないときに他の機能
を実行し得るデバイスピンを介して読出され得る。
【００１７】この発明のある教示において、前記ダイ特
定情報をプログラムするステップは、ウェハソートテス
トの間に達成され、自動化されたテストプログラムによ
って実行され得る。
【００１８】この発明は、ダイ特定情報によって特徴付
けられるダイに対して集積回路の工学解析を行なう方法
も提供する。この方法は、ダイ特定情報をダイ上に記憶
するステップと、ダイ特定情報をダイから読出すステッ
プと、ダイ特定情報を集積回路に関連するデータに結び
付けるステップと、ダイ特定情報に従ってデータをソー
トするステップとを含む。
【００１９】さらに、この発明は、ダイ上の集積回路の
製造の履歴を辿る方法を提供する。この方法は、ダイ上
にメモリを製造するステップと、製造の履歴に関連する
情報をメモリセクションに記憶するステップと、その情
報をメモリセクションから検索するステップとを含む。
【００２０】したがってこの発明の目的は、ダイ上にダ
イの製造の履歴を簡単にかつ正確に辿るために用いられ
得る記憶手段を提供することである。
【００２１】この発明の別の目的は、安価で信頼できる
識別手段を与える記憶手段をダイ上に提供することであ
る。
【００２２】この発明の他の目的、利点および新しい特
色は、添付の図面に関連して考慮されると、以下の発明
の詳細な説明から明らかになるであろう。
【００２３】
【詳細な説明】示される要素は必ずしも一定の割合で示
されない図面を参照すると、図１（Ａ）において、ダイ
のアレイを有する単一のウェハが示され、これは包括的
に参照番号１０によって示され、このアレイは包括的に
参照番号１２によって示される。アレイ１２は複数個の
ダイ１４から成る。図１（Ｂ）からわかるであろうよう
に、個々のダイ１４の各々はこの発明の教示に従った識
別セクション１６および集積回路１８を有する。識別回
路１６は、ダイ１４上の、既存のレイアウトに簡単に挿
入できるほど小さいが、デバイス全体の歩留りが悪影響
されないような点にまで設計上の規則を強いるような、
さほど小さくない領域を占めるように設計される。図１
（Ｂ）に示されるこの発明の実施例において、識別セク
ション１６は３つのセクション、すなわちメモリセクシ
ョン２０、プログラム回路２２、および出力回路２４を
含む。
【００２４】メモリセクション２０は、ダイ１４を特徴
付けるダイ特定情報を記憶するために用いられる。メモ
リセクション２０は、好ましい実施例においては特に、
ダイの耐用期間中ダイ特定情報を保存するために、不揮
発性であってもよい。好ましい実施例において、不揮発
性のメモリセクション２０はヒューズプログラム可能で
あり得て、ダイ１４が機能しなくなってさえもヒューズ
を目視的に（visually）デコードすることによってダイ
特定情報の検索を可能にする。
【００２５】プログラム回路２２は、ダイ１４上に製造
され、従来の手段によってメモリセクション２０に電気
的に接続される。図１（Ｂ）に示される実施例において
は、プログラム回路２２は、外部電気信号への電気的な
接続を可能にするダイパッド２３に電気的に接続され
る。ダイパッド２３によって、ユーザはプログラム回路
２２にダイ特定情報をメモリセクション２０にプログラ
ムするように命令することが可能になる。ダイパッド２
３は、集積回路１８の通常の動作においては他の機能を
果たしてもよく、集積回路１８をテストモードへと強い
ることによってメモリセクション２０にプログラムする
ように用いられるために変換されてもよい。ダイパッド
２３のこのような二重の動作は、ある応用においては、
デバイスピンの数を減じるために用いられ得るので、当
業者には貴重であることがわかる。
【００２６】出力回路２４は、ダイ１４上に製造され、
メモリセクション２０に電気的に接続される。出力回路
２４はさらに、ダイパッド２５に電気的に接続され、出
力回路２４を介してメモリセクション２０に記憶された
情報への外部アクセスを可能にする。デバイスパッド２
５は、集積回路１８の通常の動作中に他の機能を果たし
てもよく、集積回路１８をテストモードへと強いること
によってメモリセクション２０から情報を読出すように
使用するために変換されてもよい。ダイパッド２３と同
様、ダイパッド２５の二重の動作は、デバイスピンの数
を減じるためにこれが用いられ得ることから当業者には
貴重であるとわかる。
【００２７】前述に基づいて、当業者は、本質的にこの
発明がダイ特定情報が記憶され得るダイ上のメモリセク
ションを含むことが認められるはずである。この発明の
実施例においてメモリセクションと関連するのはメモリ
へと情報を移す手段およびその情報を抽出する手段であ
り得る。これら後者２つの手段は、上述のプログラム回
路２２および出力回路２４であってもよい。
【００２８】ダイ特定情報を、ダイ１４上に位置される
識別セクション１６に保存することの重要性は、図２に
示されるダイ特定情報を保存する先行技術の方法の使用
と、図３に示されるダイ特定情報を保存するこの発明に
教示される方法の使用と比較することによってわかるで
あろう。図２におけるフローチャートは、ダイ１４の標
準的な製品および非製品のフローの両方の典型的なステ
ップを示す。ダイは単一のウェハ１０上にバッチ形式で
製造され、ウェハ１０の各々はダイの二次元のアレイ１
２を有する（ステップ３０）。上述の発明の背景の部分
で述べたように、ダイ１４の各々はその製造ロットナン
バー、ウェハナンバー、およびダイ位置ナンバーによっ
て独自に識別され得る。製造が一旦完了すると、ダイ１
４の各々は、ウェハフォーマットにまだある間にウェハ
ソートステップ３２で電気的にテストされる。ウェハソ
ートステップ３２の後、ダイ１４は（矢印３４によって
示される）標準的な製品フローに入って最終的には顧客
に分配されるか、または通常は工学解析のための（矢印
３６によって示される）非製品フローへと入る。
【００２９】標準的な製品フロー３４において、ウェハ
１０は製品組立（ステップ３８）に送られ、そこでウェ
ハ１０は刻まれ、ダイ１４は互いに分離される。標準的
な製品プロセスにおいてはこの時点で、ウェハナンバー
およびダイ位置ナンバーは失われて回復できない。ダイ
１４は独自の組立ロットナンバーを割当てられ、製造ロ
ットナンバーはその組立ロットのための製造の記録に保
存される。組立ロットナンバーは、ダイ１４がそれに組
立てられるパッケージの上に記される日付コードに符号
化される。製品組立ステップ３８に続くテストステップ
４０で、パッケージされたダイ１４の各々は電気的にテ
ストされ、テストに合格したユニットが分配業者へと転
送され（ステップ４２）、顧客に出荷される（ステップ
４４）。顧客がパッケージされたダイに欠陥があると定
めると、顧客はその製造業者にダイを返却し（ステップ
４６に示される）、故障解析（ステップ４８に示され
る）を行なうのが通例である。故障解析はしばしば、ダ
イが誤処理されたかどうかを定めることに係わり得る。
ダイが誤処理されたかどうかを定めるために、当業者は
ダイ１４が源を発する製造ロットを知ることが好都合で
あることを見出す。製造ロットナンバーは典型的には、
デバイスのパッケージ上に示される組立ロットの製造の
記録においてのみ見出され得る。包装されたダイは、顧
客に出荷される前に長期にわたって分配業者の所に留ま
っていたことがあり得るので、ダイ１４が欠陥があると
して返却されるときには、製造の記録はしばしば失われ
ているかまたは取除かれている。その結果、製造業者は
ダイ１４が誤処理されたか否かを定めるためにダイ１４
の製造ロットに辿ることができない。
【００３０】非製品フロールート３６において、ダイ１
４は典型的にはエンジニアによって、デバイスの特徴ま
たは信頼性テスト等の工学解析のために用いられる。先
の発明の背景の部分で述べたように、この工学解析はし
ばしば、製造ロットをグループに分割することに係わ
り、グループの各々は処理変数の異なるセッティングに
従って製造される。このような状況において、ダイ１４
の各々の識別は特定のダイ１４を特定の処理変数のセッ
ティングに相関するための不可欠な機能を果たす。図２
に戻って非製品フロールート３６を参照すると、ウェハ
ソートステップ３２の後、ウェハ１０はローカルアセン
ブリ（ステップ５０）に送られ、ここで作業者はしばし
ば、ダイ１４がそれに組立てられるパッケージの各々の
上に情報を手書することによって製造ロットナンバー、
ウェハナンバー、およびダイ位置ナンバー等のダイ特定
情報を保存するように指示される。当業者（つまり、ダ
イを工学解析のために用いたいエンジニア）は、このス
テップを高価で過度にエラーしやすいと見ている。ま
た、ローカルアセンブリステップ５０の後、何らかの特
定のパッケージ上に記されたダイ特定情報を確証する利
用可能な手段がない。パッケージされたダイがテスト
（ステップ５２）のためにエンジニアに返却されると、
ダイの各々のダイ特定情報はマニュアルでパッケージか
ら読出され、そのダイのテスト結果とともに記録され
る。テストデータは次に、製造ロットナンバー、ウェハ
ナンバーまたはダイ位置ナンバーに従ってソートされ、
ダイの電気的な性能の、それぞれロットによる、ウェハ
による、または位置によるばらつきを解析する。この解
析は図２に示されるステップ５４で行なわれる。テスト
結果が予測したものから逸脱していれば、当業者は典型
的にはダイの識別のエラーを疑い、新しい製造ロットで
の実験を繰返す（ステップ５６）。
【００３１】集積回路の製品および非製品フローにおけ
るこの発明の教示に従った識別セクション１６の使用
は、図３のフローチャートに示される。ダイ１４の各々
はプログラム可能な識別回路（たとえば図１（Ｂ）に示
される回路１６）を含むように製造される。この製造ス
テップは、図３においてステップ６０に示される。ウェ
ハソートステップ６２で、ウェハ１０上のダイ１４の各
々は、ダイ１４の電気的な特性をテストする一連のルー
チンを実行する自動テストマシンに電気的に接続され得
る。テストマシンは、特定のダイに固有の製造ロットナ
ンバー、ウェハナンバーおよびダイ位置ナンバーをその
ダイ１４の識別セクション１６にプログラムし得る。そ
うするためには、テストマシンはダイ１４をテストモー
ドへと強い、情報がメモリセクション２０に記憶される
ように、プログラム回路２２に接続されるダイパッド２
３に電気信号を与える。ダイ１４上の過剰なパッドの必
要性を除去するために、ダイの通常の動作の間他の機能
を果たす既存のパッドは、ダイがテストモードにあると
き識別セクション１６にアクセスする際に使用するため
に変換され得る。ダイ特定情報のプログラミングの後は
いつでも、この情報はダイ１４からダイ１４をテストモ
ードへと強い、識別セクション１６に記憶された情報を
読出すことによって電子的に、またはパッケージされた
ダイのカバーを取り識別セクション１６のヒューズを目
視的に調べることによって検索できる。他の検索手段も
また用いられ得る。
【００３２】（図３において矢印６４によって示され
る）標準的な製品フローにおいて、ダイは次に製品組立
ステップ６８に入る。ダイ特定情報がダイ１４の各々の
識別セクション１６にプログラムされるため、この情報
は、ウェハ１０が刻まれ、ダイ１４が互いに分離される
製品組立ステップ６８で失われない。製品組立ステップ
６８に続き、パッケージされたダイは電子的にテストさ
れ（ステップ７０）、テストに合格したダイは分配ステ
ップへと進み（ステップ７２に示される）、最終的に顧
客に出荷される（ステップ７４）。顧客が包装されたダ
イを故障解析（ステップ７８）のために製造業者に返却
すると（ステップ７６）、ダイが機能しているか否かに
かかわらず、製造業者はそのダイ１４の識別セクション
１６に保存されたダイ特定情報を読出すことによって、
ダイを製造ロットにたどる。
【００３３】（図３において矢印６６で示される）非製
品フローにおいて、ダイ１４はウェハソートテスト（ス
テップ６２）の後、ローカルアセンブリ（ステップ８
０）に送られる。ダイ特定情報が、ダイ１４の各々の上
の識別セクション１６に保存されるため、このステップ
８０で、マニュアルでダイ特定情報を辿ったりダイがそ
れに組立てられるパッケージの各々の上に情報を手書す
る必要はない。後に続くテストステップ８２において、
ダイ特定情報はダイ１４から電子的に読出され得て、こ
の情報はそのダイに対応するテストデータとともに記憶
される（ステップ８４）。データは次に、ダイの電気的
な性能における、ロットによる、ウェハによる、または
位置によるばらつきを定めるために解析され得る。ダイ
特定情報を保存するために識別セクション１６を使用す
ることによって、エンジニアはダイが正しく識別される
ことを確信することができる。結果が予測した通りでな
ければ、エンジニアは包装されたダイから情報を電子的
に読出すことによってダイ特定情報を確証し得る（ステ
ップ８６）。したがって、この発明の教示に従ったプロ
グラム可能な識別回路の使用によって、エンジニアは少
なくとも組立ステップ８０で正しいダイの識別を保持す
る際のエラーの可能性を除去することができるかもしれ
ない。
【００３４】上述に基づいて、この発明が、ダイ特定情
報を保存するために用いられ得る、ダイ特定情報によっ
て特徴付けられるダイ上の識別セクションを提供するこ
とが明らかなはずである。識別セクションはメモリセク
ションを含み、ある実施例においては、情報をメモリセ
クションに入力する手段を含み得て、さらに情報をメモ
リセクションから読出す手段をも含み得る。情報をメモ
リセクションに入力する手段は、図１（Ｂ）に示される
プログラム回路２２であり得る。情報をメモリセクショ
ンから読出す手段は、図１（Ｂ）にも示される出力回路
２４であり得る。
【００３５】次に図４を参照して、ダイ特定情報を保存
するために識別セクション１６を用いることによって、
ダイの電気的な性能に関するデータを解析する有利な方
法を与えることがわかるであろう。（図４においてステ
ップ９０で示される）製造の間、ダイ１４の各々はプロ
グラム可能な識別セクション１６が設けられている。
（製造ロットナンバー、ウェハナンバー、およびダイ位
置ナンバーを含み得る）ダイ特定情報は、ウェハソート
テストステップ９２においてまだウェハフォーマットに
ある間にダイの各々にプログラムされる。デバイステス
トステップ９４で、自動テストマシンはデバイスに一連
の電気的なテストを行なう。これらのテストの結果は、
ディスク、テープまたは他の記憶手段上のファイルに記
憶される（ステップ９６）。テストステップ９４におい
て、自動テスタはダイをテストモードへと強い得て、そ
れによってメモリセクション２０からダイ特定情報にア
クセスし得る。このダイ特定情報は次に、ディスク、テ
ープ、または他の記憶手段に記憶され、その特定のダイ
のテスト結果に結び付けられる（ステップ９６）。結び
付けることは、データとの何らかの有用な関連がなされ
ることを意味する。ステップ９８で、記憶されたテスト
データおよび記憶されたダイ特定データの両方が、デー
タ処理のためのポストプロセッサへと読出される。テス
トデータは、製造ロットナンバー、ウェハナンバー、ま
たはダイ位置ナンバー、またはそのいずれかの組合せに
従ってソートされ得る。ソートされたテストデータは次
に、ダイの電気的な性能におけるロットによる、ウェハ
による、またはダイの位置によるばらつきを検出するた
めに解析され得る。
【００３６】上述の説明は、この発明のある特定の実施
例のみを示す。しかしながら、当業者は、多くの変形お
よび変更が、この発明の精神および範囲から実質的に逸
脱することなく成され得ることを認めるであろう。たと
えば、ダイ特定情報は、マスクの修正、テストプログラ
ムの修正、およびあるテストの結果等の、しかしこれに
制限されない、他の情報をも含み得る。したがって、前
掲の特許請求の範囲内で、この発明は上述に特定したの
と他の方法で実施され得る。
【図面の簡単な説明】
【図１】（Ａ）は、ダイのアレイを含む単一のウェハの
上面図であり、（Ｂ）は、図１（Ａ）に示されるダイの
１つの拡大図であり、この発明の教示に従った識別部分
を含むダイを示す図である。
【図２】ダイ特定情報の保存を与えることを含む、ダイ
を扱う先行技術の方法のステップを示すフローチャート
の図である。
【図３】この発明の教示を組入れる、ダイを扱う方法に
おいて取り得るステップを示すフローチャートの図であ
る。
【図４】この発明の教示に従った、半導体装置の電気的
な性能に関連するデータを解析する方法を示すフローチ
ャートの図である。
【符号の説明】
１４ ダイ １６ 識別セクション １８ 集積回路 ２０ メモリセクション

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 ダイ特定情報によって特徴付けられるダ
    イ上の集積回路を含む装置であって、前記ダイは識別セ
    クションを含み、前記識別セクションは、 前記ダイ特定情報を記憶するためのメモリセクション
    と、 前記ダイ特定情報を前記メモリセクションにプログラム
    する手段とを含む、装置。
  2. 【請求項２】 前記メモリセクションが不揮発性メモリ
    を含む、請求項１に記載の装置。
  3. 【請求項３】 前記不揮発性メモリがヒューズプログラ
    ム可能なメモリを含む、請求項２に記載の装置。
  4. 【請求項４】 前記集積回路がテストモードへと強いら
    れ得て、前記プログラム手段が前記集積回路を前記テス
    トモードへと強いることによって能動化される、請求項
    １に記載の装置。
  5. 【請求項５】 前記プログラム手段がデバイスピンを含
    み、そのデバイスピンは、前記集積回路が前記テストモ
    ードにないとき他の機能を果たす、請求項４に記載の装
    置。
  6. 【請求項６】 前記ダイ特定情報を前記メモリセクショ
    ンから読出す手段をさらに含む、請求項１に記載の装
    置。
  7. 【請求項７】 前記集積回路がテストモードへと強いら
    れ得て、前記ダイ特定情報を読出すための前記手段が、
    前記集積回路を前記テストモードへと強いることによっ
    て能動化される、請求項６に記載の装置。
  8. 【請求項８】 前記読出手段がデバイスピンを含み、そ
    のデバイスピンは、前記集積回路が前記テストモードに
    ないとき他の機能を果たす、請求項７に記載の装置。
  9. 【請求項９】 前記ダイ特定情報が製造ロットナンバー
    を含み、前記製造ロッドナンバーは、そこから前記集積
    回路が源を発する製造ロットを識別する、請求項１に記
    載の装置。
  10. 【請求項１０】 前記ダイ特定情報がウェハナンバーを
    含み、前記ウェハナンバーはそこから前記集積回路が源
    を発するウェハを識別する、請求項１に記載の装置。
  11. 【請求項１１】 前記ダイ特定情報がダイ位置ナンバー
    を含む、請求項１に記載の装置。
  12. 【請求項１２】 ダイ特定情報によって特徴付けられ、
    かつ集積回路および識別セクションを含むダイであっ
    て、前記識別セクションは、 前記ダイ特定情報を記憶するためのメモリセクション
    と、 前記ダイ特定情報を前記メモリセクションにプログラム
    する手段とを含む、ダイ。
  13. 【請求項１３】 ダイを特徴付けるダイ特定情報を保存
    するための方法であって、前記ダイは集積回路を含み、
    前記方法は、 情報を記憶するための手段を前記ダイに与えるステップ
    と、 前記ダイ特定情報を前記情報を記憶するための手段にプ
    ログラムするステップとを含む、方法。
  14. 【請求項１４】 前記情報を記憶するための手段を前記
    ダイに与えるステップが、メモリセクションを前記ダイ
    に与えるステップを含む、請求項１３に記載の方法。
  15. 【請求項１５】 メモリセクションを前記ダイに与える
    前記ステップが、不揮発性メモリを前記ダイに与えるス
    テップを含む、請求項１４に記載の方法。
  16. 【請求項１６】 前記不揮発性メモリを前記ダイに与え
    る前記ステップが、ヒューズプログラム可能なメモリを
    前記ダイに与えるステップを含む、請求項１５に記載の
    方法。
  17. 【請求項１７】 前記集積回路がテストモードへと強い
    られ得て、前記ダイ特定情報をプログラムする前記ステ
    ップが、前記集積回路を前記テストモードへと強いるス
    テップを含む、請求項１３に記載の方法。
  18. 【請求項１８】 前記ダイ特定情報をプログラムする前
    記ステップが、デバイスピンを介してプログラムするス
    テップを含み、そのデバイスピンは、前記集積回路が前
    記テストモードにないとき他の機能を果たす、請求項１
    ７に記載の方法。
  19. 【請求項１９】 前記ダイ特定情報を前記情報を記憶す
    るための手段から読出すステップをさらに含む、請求項
    １３に記載の方法。
  20. 【請求項２０】 前記集積回路はテストモードへと強い
    られ得て、前記ダイ特定情報を読出す前記ステップが、
    前記集積回路を前記テストモードへと強いるステップを
    含む、請求項１９に記載の方法。
  21. 【請求項２１】 前記ダイ特定情報を読出す前記ステッ
    プが、デバイスピンを介して読出すステップを含み、そ
    のデバイスピンは、前記集積回路が前記テストモードに
    ないとき他の機能を果たす、請求項２０に記載の方法。
  22. 【請求項２２】 前記ダイはウェハ上で源を発し、前記
    ウェハはソートテスティングを施され、前記ダイ特定情
    報をプログラムする前記ステップが、ウェハソートテス
    ティングの間に行なわれる、請求項１３に記載の方法。
  23. 【請求項２３】 前記ウェハソートテスティングが、自
    動テストプログラムによって行なわれ、前記ダイ特定情
    報の前記プログラムが、前記自動テストプログラムによ
    って行なわれる、請求項２２に記載の方法。
  24. 【請求項２４】 ダイ上の集積回路の工学解析を行なう
    方法であって、前記ダイはダイ特定情報によって特徴付
    けられ、前記集積回路はそれに関連するデータを有し、
    前記方法は、 前記ダイ特定情報を前記ダイ上に記憶するステップと、 前記ダイ特定情報を前記ダイから読出すステップと、 前記ダイ特定情報を、前記集積回路に関連する前記デー
    タに結び付けるステップと、 前記データを前記ダイ特定情報に従ってソートするステ
    ップとを含む、方法。
  25. 【請求項２５】 ダイ上の集積回路の製造の履歴を辿る
    方法であって、前記製造の履歴はダイ特定情報によって
    表わされ、前記方法は、 メモリセクションを前記ダイ上に製造するステップと、 前記ダイ特定情報を前記メモリセクションに記憶するス
    テップと、 前記ダイ特定情報を前記メモリセクションから検索する
    ステップとを含む、方法。
JP15229593A 1992-07-09 1993-06-23 ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 Expired - Fee Related JP3659981B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US91113892A 1992-07-09 1992-07-09
US911138 1992-07-09

Publications (2)

Publication Number Publication Date
JPH0697240A true JPH0697240A (ja) 1994-04-08
JP3659981B2 JP3659981B2 (ja) 2005-06-15

Family

ID=25429793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15229593A Expired - Fee Related JP3659981B2 (ja) 1992-07-09 1993-06-23 ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置

Country Status (4)

Country Link
US (1) US5642307A (ja)
EP (1) EP0578410B1 (ja)
JP (1) JP3659981B2 (ja)
DE (1) DE69320433T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009008151A1 (ja) * 2007-07-09 2009-01-15 Panasonic Corporation 半導体装置及び半導体装置の特性の調整方法
JP2009021398A (ja) * 2007-07-12 2009-01-29 Seiko Epson Corp 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742526A (en) * 1996-01-03 1998-04-21 Micron Technology, Inc. Apparatus and method for identifying an integrated device
SG54995A1 (en) * 1996-01-31 1998-12-21 Texas Instr Singapore Pet Ltd Method and apparatus for aligning the position of die on a wafer table
KR0182926B1 (ko) * 1996-06-29 1999-05-15 김광호 바-코드 시스템을 이용한 품질관리시스템 및 품질관리방법
US6078845A (en) * 1996-11-25 2000-06-20 Schlumberger Technologies, Inc. Apparatus for carrying semiconductor devices
IT1290156B1 (it) * 1996-12-18 1998-10-19 Texas Instruments Italia Spa Chip di memoria contenente un registro di memoria non volatile per la memorizzazione permanente di informazioni relative alla qualita' del
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5959912A (en) * 1997-04-30 1999-09-28 Texas Instruments Incorporated ROM embedded mask release number for built-in self-test
US5984190A (en) * 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
FR2764392B1 (fr) * 1997-06-04 1999-08-13 Sgs Thomson Microelectronics Procede d'identification d'un circuit integre et dispositif associe
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US5835430A (en) * 1997-07-25 1998-11-10 Rockwell International Corporation Method of providing redundancy in electrically alterable memories
US6446017B1 (en) 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
US6018686A (en) * 1997-10-31 2000-01-25 Cypress Semiconductor Corp. Electrically imprinting a semiconductor die with identifying information
US6154872A (en) * 1997-11-20 2000-11-28 Cypress Semiconductor Corporation Method, circuit and apparatus for preserving and/or correcting product engineering information
US6001662A (en) * 1997-12-02 1999-12-14 International Business Machines Corporation Method and system for providing a reusable configurable self-test controller for manufactured integrated circuits
US6148279A (en) * 1997-12-04 2000-11-14 Cypress Semiconductor Corporation Apparatus for recording and/or reading program history
US6052319A (en) * 1997-12-04 2000-04-18 Cypress Semiconductor Corp. Apparatus and method for controlling experimental inventory
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6181615B1 (en) 1998-03-30 2001-01-30 Cypress Semiconductor Corporation Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested
US6209110B1 (en) 1998-03-30 2001-03-27 Cypress Semiconductor Corporation Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested
US6047579A (en) * 1998-04-17 2000-04-11 The Minster Machine Company RF tag attached to die assembly for use in press machine
US6268228B1 (en) 1999-01-27 2001-07-31 International Business Machines Corporation Electrical mask identification of memory modules
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US6253076B1 (en) 1999-02-25 2001-06-26 Ericsson Inc. Manufacturing method for wireless communications devices employing potentially different versions of integrated circuits
DE60029290T2 (de) 1999-04-27 2007-07-12 Seiko Epson Corp. Integrierte schaltung
JP2001208795A (ja) * 2000-01-28 2001-08-03 Ando Electric Co Ltd キャリア識別システム、キャリア識別方法および記憶媒体
JP2001230164A (ja) * 2000-02-18 2001-08-24 Mitsubishi Electric Corp 半導体装置の製造履歴情報搭載方法およびその方法により製造された半導体装置
AU2001272081A1 (en) * 2000-02-28 2001-09-03 Ericsson Inc. Integrated circuit package with device specific data storage
US6492706B1 (en) 2000-12-13 2002-12-10 Cypress Semiconductor Corp. Programmable pin flag
US20020082746A1 (en) * 2000-12-27 2002-06-27 Honeywell International Inc. Replaceable media with programmable device
KR100393214B1 (ko) * 2001-02-07 2003-07-31 삼성전자주식회사 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치
DE10115280C2 (de) * 2001-03-28 2003-12-24 Infineon Technologies Ag Verfahren zum Klassifizieren von Bauelementen
JP3959264B2 (ja) * 2001-09-29 2007-08-15 株式会社東芝 積層型半導体装置
DE10219346B4 (de) * 2002-04-30 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zum Abbilden und Zuordnen von Eigenschaften von einer Mehrzahl auf einem Wafer angeordneter Funktionschips und Wafer mit einer Mehrzahl von Funktionschips und Referenzchips
US7046536B2 (en) * 2002-05-29 2006-05-16 Micron Technology, Inc. Programable identification circuitry
US7131033B1 (en) * 2002-06-21 2006-10-31 Cypress Semiconductor Corp. Substrate configurable JTAG ID scheme
AT412453B (de) * 2002-07-01 2005-03-25 Trumpf Maschinen Austria Gmbh Fertigungseinrichtung, insbesondere abkantpresse, mit elektronischer werkzeugerfassung
US6802447B2 (en) * 2002-08-26 2004-10-12 Icid, Llc Method of authenticating an object or entity using a random binary ID code subject to bit drift
DE10241141B4 (de) * 2002-09-05 2015-07-16 Infineon Technologies Ag Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen
JP3736525B2 (ja) * 2002-12-25 2006-01-18 ソニー株式会社 半導体集積回路装置および回路基板
US6988314B2 (en) * 2003-02-03 2006-01-24 Honda Giken Kogyo Kabushiki Kaisha Assembly, tolerance matching and post-manufacturing quality assurance method
US6880140B2 (en) * 2003-06-04 2005-04-12 Lsi Logic Corporation Method to selectively identify reliability risk die based on characteristics of local regions on the wafer
US7415317B2 (en) * 2004-02-25 2008-08-19 Micron Technology, Inc. Method and system for correlating and combining production and non-production data for analysis
US7395130B2 (en) * 2004-02-27 2008-07-01 Micron Technology, Inc. Method and system for aggregating and combining manufacturing data for analysis
US7818640B1 (en) 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
US20080121709A1 (en) * 2004-12-13 2008-05-29 Tokyo Electron Limited Semiconductor Chip With Identification Codes, Manufacturing Method Of The Chip And Semiconductor Chip Management System
US7531907B2 (en) * 2005-04-29 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. System and method for forming serial numbers on HDD wafers
US7883019B2 (en) * 2005-09-02 2011-02-08 Hynix Semiconductor Inc. Integrated circuit with embedded FeRAM-based RFID
US7787034B2 (en) * 2006-04-27 2010-08-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Identification of integrated circuits using pixel or memory cell characteristics
US8482307B2 (en) 2009-06-05 2013-07-09 Hubbell Incorporated Method and apparatus for the prevention of untested or improperly tested printed circuit boards from being used in a fire pump control system
EP2625708A4 (en) 2010-10-04 2014-10-08 Sandisk Semiconductor Shanghai Co Ltd TRACEABILITY OF SINGLE COMPONENTS AND TRACEABILITY OF SEMICONDUCTOR ELEMENTS
KR20120105828A (ko) * 2011-03-16 2012-09-26 삼성전자주식회사 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법
TWI467574B (zh) * 2011-11-01 2015-01-01 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與其資料傳輸方法
JP5337273B2 (ja) * 2012-04-18 2013-11-06 力晶科技股▲ふん▼有限公司 半導体記憶装置とそのｉｄコード及び上位アドレスの書き込み方法、並びにテスタ装置、テスタ装置のためのテスト方法
IN2014DN07350A (ja) * 2012-08-08 2015-04-24 Varonis Sys Ltd
US9214211B2 (en) * 2014-05-15 2015-12-15 Winbond Electronics Corporation Methods of and apparatus for determining unique die identifiers for multiple memory die within a common package
US10483213B2 (en) * 2017-09-13 2019-11-19 Stmicroelectronics S.R.L. Die identification by optically reading selectively blowable fuse elements

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055802A (en) * 1976-08-12 1977-10-25 Bell Telephone Laboratories, Incorporated Electrical identification of multiply configurable circuit array
GB1584343A (en) * 1977-06-07 1981-02-11 Tokyo Shibaura Electric Co Apparatus for marking identification symbols on wafer
US4150331A (en) * 1977-07-29 1979-04-17 Burroughs Corporation Signature encoding for integrated circuits
EP0057645A1 (en) * 1981-02-04 1982-08-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Electrically coded identification of integrated circuit devices
US4419747A (en) * 1981-09-14 1983-12-06 Seeq Technology, Inc. Method and device for providing process and test information in semiconductors
US4451903A (en) * 1981-09-14 1984-05-29 Seeq Technology, Inc. Method and device for encoding product and programming information in semiconductors
JPS59150464A (ja) * 1983-02-15 1984-08-28 Toshiba Corp 半導体装置
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
ATE82646T1 (de) * 1988-07-20 1992-12-15 Siemens Ag Verfahren zum unterscheidbarmachen von elektronischen schaltungen mit nichtfluechtigem speicher.
US5031152A (en) * 1989-09-29 1991-07-09 Sgs-Thomson Microelectronics, Inc. Test circuit for non-volatile storage cell
US5079725A (en) * 1989-11-17 1992-01-07 Ibm Corporation Chip identification method for use with scan design systems and scan testing techniques
US5056061A (en) * 1989-12-20 1991-10-08 N. A. Philips Corporation Circuit for encoding identification information on circuit dice using fet capacitors
US5254482A (en) * 1990-04-16 1993-10-19 National Semiconductor Corporation Ferroelectric capacitor test structure for chip die
KR920007535B1 (ko) * 1990-05-23 1992-09-05 삼성전자 주식회사 식별회로를 구비한 반도체 집적회로 칩

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009008151A1 (ja) * 2007-07-09 2009-01-15 Panasonic Corporation 半導体装置及び半導体装置の特性の調整方法
JP2009021398A (ja) * 2007-07-12 2009-01-29 Seiko Epson Corp 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法

Also Published As

Publication number Publication date
DE69320433T2 (de) 1999-03-25
DE69320433D1 (de) 1998-09-24
US5642307A (en) 1997-06-24
EP0578410A3 (en) 1995-01-18
JP3659981B2 (ja) 2005-06-15
EP0578410B1 (en) 1998-08-19
EP0578410A2 (en) 1994-01-12

Similar Documents

Publication Publication Date Title
JP3659981B2 (ja) ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
US7117063B2 (en) Sorting a group of integrated circuit devices for those devices requiring special testing
US4985988A (en) Method for assembling, testing, and packaging integrated circuits
US6154714A (en) Method for using wafer navigation to reduce testing times of integrated circuit wafers
CN107808831A (zh) 全程可溯源半导体测试数据记录方法
US6018686A (en) Electrically imprinting a semiconductor die with identifying information
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US7474979B1 (en) Integrated circuit device test system and method
US5550838A (en) Method for testing characteristics of a semiconductor memory device in a series of steps
US9305664B2 (en) Memory repair categorization tracking
JPH0658925B2 (ja) 集積回路試験装置
US6209110B1 (en) Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested
US6181615B1 (en) Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested
JP2000243794A (ja) 半導体ウエハの解析方法
US5901154A (en) Method for producing test program for semiconductor device
CN113157666A (zh) 一种建立晶圆良率问题数据库的方法和装置
CN112557881A (zh) 管控集成电路测试质量的方法
US6778933B2 (en) Processing semiconductor devices having some defective input-output pins
JP3805188B2 (ja) 複合メモリモジュールおよびその選別方法
JP3973753B2 (ja) 半導体不良解析方法および装置並びに半導体不良解析プログラムを記録した記録媒体
JPH10223657A (ja) 半導体装置の組立方法
KR20060100852A (ko) 스마트 카드 칩을 위한 테스트 장치 및 그 방법
JPS58178530A (ja) 半導体集積回路装置の製造方法
CN116244303A (zh) 多管芯芯片管理方法、装置、计算机设备和存储介质
JPS60247939A (ja) 集積回路製造工程の自動化方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees