CN112557881A - 管控集成电路测试质量的方法 - Google Patents
管控集成电路测试质量的方法 Download PDFInfo
- Publication number
- CN112557881A CN112557881A CN202011531800.8A CN202011531800A CN112557881A CN 112557881 A CN112557881 A CN 112557881A CN 202011531800 A CN202011531800 A CN 202011531800A CN 112557881 A CN112557881 A CN 112557881A
- Authority
- CN
- China
- Prior art keywords
- test
- integrated circuit
- data
- subinterval
- quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 224
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000000638 solvent extraction Methods 0.000 claims abstract description 4
- 238000004806 packaging method and process Methods 0.000 description 8
- 238000007689 inspection Methods 0.000 description 6
- 238000013102 re-test Methods 0.000 description 5
- 238000012216 screening Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种管控集成电路测试质量的方法，包括：对所述集成电路的寄存器进行划区；将所述集成电路的测试状态以及测试结果写进寄存器相应的区间内；读取所述寄存器内的数据，以判断所述集成电路的信息，并对所述集成电路进行管控。本发明可以读取所述寄存器内的数据以判断当前集成电路的信息，以对所述集成电路进行管控。可以查看到集成电路的测试状态和测试结果，以在测试过程中发生风险和意外时，可以追溯到具体的集成电路。
Description
技术领域
本发明涉及电路测试领域，尤其是涉及一种管控集成电路测试质量的方法。
背景技术
现在半导体生产和测试的全部流程由晶圆制造，晶圆测试，芯片封装和封装后测试组成，芯片封装后测试(即FT测试)是对封装后电路的性能筛选，封装后的三温测试是比较常见的流程。由于FT测试流程比较多，而且一些电路封装后外观上没有编号，测试过程中如果出现测错测漏的情况，追溯到电路个体的测试信息是很难的。
例如，目前集成电路的FT测试，根据电路的具体性能要求需要进行多温度多流程的测试，为了保证测试结果的准确可靠，在测试过程中会保存所有电路的测试数据，每个流程结束，会核对数据情况，再进行下一个流程的测试。但是电路测试过程中存在一定几率的风险和意外，现有技术的管控集成电路测试质量的方法只能尽量规避测试过程中的风险，尤其是对没有编码的电路，在测试过程和测试状态的追溯检查中更加困难。
发明内容
本发明的目的在于提供一种管控集成电路测试质量的方法，可以查看到集成电路的测试状态和测试结果，以在测试过程中发生风险和意外时，可以追溯到具体的集成电路。
为了达到上述目的，本发明提供了一种管控集成电路测试质量的方法，用于在封装后的测试中对集成电路的测试质量进行管控，包括：
对所述集成电路的寄存器进行划区；
将所述集成电路的测试状态以及测试结果写进寄存器相应的区间内；
读取所述寄存器内的数据，以判断所述集成电路的信息，并对所述集成电路进行管控。
可选的，在所述的管控集成电路测试质量的方法中，将所述寄存器划分为第一区和第二区，所述第一区用于存放测试状态，所述第二区用于存放测试结果。
可选的，在所述的管控集成电路测试质量的方法中，所述集成电路经过多次测试，按照测试顺序，每次测试状态的数据依次放入所述第一区，每次测试结果的数据依次所述第二区。
可选的，在所述的管控集成电路测试质量的方法中，所述集成电路经过三次测试，按照测试顺序，每次测试状态的数据依次放入所述第一区，每次测试结果的数据依次所述第二区。
可选的，在所述的管控集成电路测试质量的方法中，所述第一区至少包括三个子区间，每个子区间存放一次测试状态的数据；所述第二区至少包括三个子区间，每个子区间存放一个测试结果的数据。
可选的，在所述的管控集成电路测试质量的方法中，所述第一区包括第一子区间、第二子区间和第三子区间，所述第一区间存放第一次测试状态的数据，所述第二子区间存放第二次测试状态的数据，第三子区间存放第三次测试状态的数据；所述第二区包括第四子区间、第五子区间和第六子区间，所述第四子区间用于存放第一次测试结果的数据，所述第五子区间用于存放第二次测试结果的数据，所述第六子区间用于存放第三次测试结果的数据。
可选的，在所述的管控集成电路测试质量的方法中，所述测试状态的数据和测试结果的数据的初始值均为1。
可选的，在所述的管控集成电路测试质量的方法中，所述集成电路如果已经过测试，则测试状态的数据变为0，如果没有测试，则测试状态的数据为1。
可选的，在所述的管控集成电路测试质量的方法中，所述集成电路如果测试成功，则测试结果的数据变为0，如果测试失败，则测试结果的数据为1。
可选的，在所述的管控集成电路测试质量的方法中，所述测试状态的数据和测试结果的数据以十六进制的格式存入所述子区间中。
在本发明提供的管控集成电路测试质量的方法中，对所述集成电路的寄存器进行划区；将所述集成电路的测试状态以及测试结果写进寄存器相应的区间内；本发明可以读取所述寄存器内的数据以判断当前集成电路的信息，以对所述集成电路进行管控。可以查看到集成电路的测试状态和测试结果，以在测试过程中发生风险和意外时，可以追溯到具体的集成电路。
附图说明
图1是本发明实施例的管控集成电路测试质量的方法的流程图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1，本发明提供了一种管控集成电路测试质量的方法，用于在封装后测试时对集成电路的测试质量进行管控，包括：
S11：对所述集成电路的寄存器进行划区；
S12：将所述集成电路的测试状态以及测试结果写进寄存器相应的区间内；
S13：读取所述寄存器内的数据，以判断所述集成电路的信息，并对所述集成电路进行管控。
进一步的，将所述寄存器划分为第一区和第二区，所述第一区用于存放测试状态，所述第二区用于存放测试结果。其中，所述集成电路经过多次测试，按照测试顺序，每次测试状态的数据依次放入所述第一区，每次测试结果的数据依次所述第二区。
进一步的，所述第一区至少包括三个子区间，每个子区间存放一个测试状态的数据；所述第二区至少包括三个子区间，每个子区间存放一个测试结果的数据。所述集成电路经过三次测试，按照测试顺序，每次测试状态的数据依次放入所述第一区，每次测试结果的数据依次所述第二区。所述第一区包括第一子区间、第二子区间和第三子区间，所述第一子区间存放第一次测试状态的数据，所述第二子区间存放第二次测试状态的数据，第三子区间存放第三次测试状态的数据；所述第二区包括第四子区间、第五子区间和第六子区间，所述第四子区间用于存放第一次测试结果的数据，所述第五子区间用于存放第二次测试结果的数据，所述第六子区间用于存放第三次测试结果的数据。具体的，本发明实施例的第一次测试是常温测试，第二次测试是低温测试，第三次测试是高温测试，这是现有技术常用的三温测试，在本发明的其他实施例中，也可以是其他功能的测试。而常温测试、低温测试、高温测试就是电子行业中常用的三温测试，每一个测试的温度区间由发明人决定，但是很明显的可以知道高温测试的温度大于常温测试的温度再大于低温测试的温度。例如，将寄存器的固定位置1A、2A和3A分别设为第一子区间、第二子区间和第三子区间，将寄存器的固定位置4A、5A和6A分别设为第四子区间、第五子区间和第六子区间。
进一步的，所述测试状态的数据和测试结果的数据的初始值为1。在本发明的其他实施例中，也可以设定为0。由于测试状态只有已测试和没测试两个状态，所以这里采用0或1这种二进制计算的方式来记录测试状态的数据；而测试结果只有测试成功和测试失败两个结果，所以这里采用0或1这种二进制计算的方式来记录测试结果的数据。其中，所述集成电路经过了测试，则测试状态的数据变为0，如果没有测试，则测试状态的数据为1。述集成电路测试成功，则测试结果的数据变为0，如果测试失败，则测试结果的数据为1。
进一步的，测试状态的数据和测试结果的数据以十六进制的格式存入所述子区间中。虽然本发明实施例以二进制格式的方式来表示测试状态的数据和测试结果的数据，但是在存入寄存器中时，可以将其转换成十六进制的格式存放，以节省存放空间。而在从寄存器内读出测试状态的数据和测试结果的数据，读出的数据的格式又是二进制的，以方便判断测试状态和测试结果。其中，二进制格式共8位bit0～bit7，采用二进制方式写入信息，初始信息均为1，代表没有测试，当电路检测到使用对应的程序和温度进行了1次此流程的测试，则bit0改为0，随着测试次数增加，bit0～bit7依次从1改为0。寄存器中的固定位置4A、5A和6A分别保存常温测试、低温测试和高温测试中电路每次筛选得到的测试结果，为0表示测试PASS，为1表示测试FAIL。当三温筛选测试结束后可以读出寄存器内的信息，检查测试过程是否按照流程要求进行测试，若符合要求，则放行，如果读出的寄存器内的信息不符合流程要求，则需要hold并进行具体流程异常的分析处理。
接着，举一个例子，以FX25QXXX芯片为例，此芯片要求在封装后进行三温测试，并限制每个流程的复测次数不大于5次。对三温测试合格的集成电路进行质检，集成电路上电后读出寄存器的信息，此时的信息显示为十六进制，具体数据见下表：
把表中十六进制数转换为二进制能比较直观地判断测试状态和测试结果，从左到右依次为bit7～bit0，转换结果如下表，可以从表中依次分析这些数据表示的具体测试信息。
其中，编号一栏是集成电路的编号，这里选取了5个集成电路进行测试，寄存器一栏则是表示寄存器子区间的编号，常温一栏表示常温测试状态和测试结果的数据，低温一栏则表示低温测试状态和测试结果的数据，高温一栏表示高温测试状态和测试结果的数据。从读出的信息可以分析出，1#集成电路三温测试都已经做过，每个流程测试一次测试结果pass，质检合格，2#集成电路低温测试复测过1次，低温测试第一次失效，复测1次后得到pass结果，符合复测要求，且所有测试流程都已覆盖，2#集成电路测试流程正常，质检合格。3#集成电路～5#集成电路质检都不合格，3#集成电路高温测试复测次数超限，从记录可知已经连续复测6次，虽然最后得到pass，这种情况已经超出复测上限，质检不合格，4#集成电路低温测试漏测，没有低温测试筛选的测试记录，5#集成电路低温测试异常，低温测试进行了2次测试，其中第二次测试结果是失效，在没有进行第三次复测的情况下，正常应该记为低温失效，所以5#集成电路质检也是不合格的。
综上，在本发明实施例提供的管控集成电路测试质量的方法中，对所述集成电路的寄存器进行划区；将所述集成电路的测试状态以及测试结果写进寄存器相应的区间内；本发明可以读取所述寄存器内的数据以判断当前集成电路的信息，以对所述集成电路进行管控。可以查看到集成电路的测试状态和测试结果，以在测试过程中发生风险和意外时，可以追溯到具体的集成电路。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种管控集成电路测试质量的方法，用于在封装后的测试中对集成电路的测试质量进行管控，其特征在于，包括：
对所述集成电路的寄存器进行划区；
将所述集成电路的测试状态以及测试结果写进寄存器相应的区间内；
读取所述寄存器内的数据，以判断所述集成电路的信息，并对所述集成电路进行管控。
2.如权利要求1所述的管控集成电路测试质量的方法，其特征在于，将所述寄存器划分为第一区和第二区，所述第一区用于存放测试状态，所述第二区用于存放测试结果。
3.如权利要求2所述的管控集成电路测试质量的方法，其特征在于，所述集成电路经过多次测试，按照测试顺序，每次测试状态的数据依次放入所述第一区，每次测试结果的数据依次所述第二区。
4.如权利要求3所述的管控集成电路测试质量的方法，其特征在于，所述集成电路经过三次测试，按照测试顺序，每次测试状态的数据依次放入所述第一区，每次测试结果的数据依次所述第二区。
5.如权利要求4所述的管控集成电路测试质量的方法，其特征在于，所述第一区至少包括三个子区间，每个子区间存放一次测试状态的数据；所述第二区至少包括三个子区间，每个子区间存放一个测试结果的数据。
6.如权利要求5所述的管控集成电路测试质量的方法，其特征在于，所述第一区包括第一子区间、第二子区间和第三子区间，所述第一区间存放第一次测试状态的数据，所述第二子区间存放第二次测试状态的数据，第三子区间存放第三次测试状态的数据；所述第二区包括第四子区间、第五子区间和第六子区间，所述第四子区间用于存放第一次测试结果的数据，所述第五子区间用于存放第二次测试结果的数据，所述第六子区间用于存放第三次测试结果的数据。
7.如权利要求1所述的管控集成电路测试质量的方法，其特征在于，所述测试状态的数据和测试结果的数据的初始值均为1。
8.如权利要求7所述的管控集成电路测试质量的方法，其特征在于，所述集成电路如果已经过测试，则测试状态的数据变为0，如果没有测试，则测试状态的数据为1。
9.如权利要求7所述的管控集成电路测试质量的方法，其特征在于，所述集成电路如果测试成功，则测试结果的数据变为0，如果测试失败，则测试结果的数据为1。
10.如权利要求7所述的管控集成电路测试质量的方法，其特征在于，所述测试状态的数据和测试结果的数据以十六进制的格式存入所述子区间中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011531800.8A CN112557881A (zh) | 2020-12-22 | 2020-12-22 | 管控集成电路测试质量的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011531800.8A CN112557881A (zh) | 2020-12-22 | 2020-12-22 | 管控集成电路测试质量的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112557881A true CN112557881A (zh) | 2021-03-26 |
Family
ID=75032205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011531800.8A Pending CN112557881A (zh) | 2020-12-22 | 2020-12-22 | 管控集成电路测试质量的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112557881A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI803045B (zh) * | 2021-11-08 | 2023-05-21 | 南亞科技股份有限公司 | 自動測試系統及其操作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07271628A (ja) * | 1994-02-09 | 1995-10-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテスト回路及びテスト方法 |
| JP2004233104A (ja) * | 2003-01-28 | 2004-08-19 | Nec Yamagata Ltd | テスト機能付き集積回路 |
| WO2007013386A1 (ja) * | 2005-07-26 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の検査方法、半導体装置、半導体集積回路、半導体集積回路のテスト方法およびテスト装置 |
| CN101196553A (zh) * | 2006-12-04 | 2008-06-11 | 上海华虹Nec电子有限公司 | 提高soc芯片测试效率的方法 |
| CN104599998A (zh) * | 2015-02-10 | 2015-05-06 | 武汉新芯集成电路制造有限公司 | 一种对失效芯片进行电性失效分析的方法 |
| CN104635138A (zh) * | 2013-11-12 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 带存储单元的集成芯片的复测方法 |
| CN105572565A (zh) * | 2015-12-23 | 2016-05-11 | 中国电子科技集团公司第五十八研究所 | 适用于1553总线协议的内建自测试电路 |
| CN110046284A (zh) * | 2019-04-22 | 2019-07-23 | 武汉耐普登科技有限公司 | 芯片管理方法和系统 |
| CN111190092A (zh) * | 2019-12-27 | 2020-05-22 | 上海华岭集成电路技术股份有限公司 | 一种fpga测试质量控制优化系统 |
| CN111966554A (zh) * | 2020-08-25 | 2020-11-20 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数字货币挖矿机 |
-
2020
- 2020-12-22 CN CN202011531800.8A patent/CN112557881A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07271628A (ja) * | 1994-02-09 | 1995-10-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテスト回路及びテスト方法 |
| JP2004233104A (ja) * | 2003-01-28 | 2004-08-19 | Nec Yamagata Ltd | テスト機能付き集積回路 |
| WO2007013386A1 (ja) * | 2005-07-26 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の検査方法、半導体装置、半導体集積回路、半導体集積回路のテスト方法およびテスト装置 |
| CN101196553A (zh) * | 2006-12-04 | 2008-06-11 | 上海华虹Nec电子有限公司 | 提高soc芯片测试效率的方法 |
| CN104635138A (zh) * | 2013-11-12 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 带存储单元的集成芯片的复测方法 |
| CN104599998A (zh) * | 2015-02-10 | 2015-05-06 | 武汉新芯集成电路制造有限公司 | 一种对失效芯片进行电性失效分析的方法 |
| CN105572565A (zh) * | 2015-12-23 | 2016-05-11 | 中国电子科技集团公司第五十八研究所 | 适用于1553总线协议的内建自测试电路 |
| CN110046284A (zh) * | 2019-04-22 | 2019-07-23 | 武汉耐普登科技有限公司 | 芯片管理方法和系统 |
| CN111190092A (zh) * | 2019-12-27 | 2020-05-22 | 上海华岭集成电路技术股份有限公司 | 一种fpga测试质量控制优化系统 |
| CN111966554A (zh) * | 2020-08-25 | 2020-11-20 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数字货币挖矿机 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI803045B (zh) * | 2021-11-08 | 2023-05-21 | 南亞科技股份有限公司 | 自動測試系統及其操作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107808831B (zh) | 全程可溯源半导体测试数据记录方法 | |
| US7269765B1 (en) | Method and apparatus for storing failing part locations in a module | |
| US5642307A (en) | Die identifier and die indentification method | |
| US7200786B2 (en) | Built-in self-analyzer for embedded memory | |
| US7178072B2 (en) | Methods and apparatus for storing memory test information | |
| US6728916B2 (en) | Hierarchical built-in self-test for system-on-chip design | |
| KR100489979B1 (ko) | 테스트 데이타를 이용한 메모리 리페어 타임 최적화 시스템 | |
| US7856582B2 (en) | Techniques for logic built-in self-test diagnostics of integrated circuit devices | |
| US7596731B1 (en) | Test time reduction algorithm | |
| KR101211042B1 (ko) | 고장 정보 저장장치 및 저장방법 | |
| US7474979B1 (en) | Integrated circuit device test system and method | |
| CN113779919A (zh) | 集成电路版图设计规则文件检查工具及检查方法 | |
| US7243273B2 (en) | Memory testing device and method | |
| CN112557881A (zh) | 管控集成电路测试质量的方法 | |
| US5721741A (en) | Memory test system | |
| CN112579382A (zh) | 一种NVMe固态硬盘坏块解析方法、装置、终端及存储介质 | |
| US6711705B1 (en) | Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method | |
| US20030204783A1 (en) | Repair analyzer of dram in semiconductor integrated circuit using built-in CPU | |
| KR100212599B1 (ko) | 메모리 시험장치 | |
| US7496817B2 (en) | Method for determining integrity of memory | |
| US20110270599A1 (en) | Method for testing integrated circuit and semiconductor memory device | |
| US6778933B2 (en) | Processing semiconductor devices having some defective input-output pins | |
| KR20170060297A (ko) | 반도체 장치 및 그를 포함하는 반도체 시스템 | |
| JPS6141080B2 (zh) | ||
| CN101477834B (zh) | 集成电路数字编码的写入方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |