CN101196553A - 提高soc芯片测试效率的方法 - Google Patents

提高soc芯片测试效率的方法 Download PDF

Info

Publication number
CN101196553A
CN101196553A CNA2006101190348A CN200610119034A CN101196553A CN 101196553 A CN101196553 A CN 101196553A CN A2006101190348 A CNA2006101190348 A CN A2006101190348A CN 200610119034 A CN200610119034 A CN 200610119034A CN 101196553 A CN101196553 A CN 101196553A
Authority
CN
China
Prior art keywords
test
chip
soc
soc chip
test result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101190348A
Other languages
English (en)
Inventor
谢晋春
陈凯华
陈婷
辛吉升
桑浚之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNA2006101190348A priority Critical patent/CN101196553A/zh
Publication of CN101196553A publication Critical patent/CN101196553A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种提高SOC芯片测试效率的方法，对SOC进行量产测试时，把多个项目的测试结果存储在芯片中，在一定的时间内输出最终测试结果。本发明能够直观的显示出测试的结果，节省测试时间。输出的测试结果，不必采用复杂的测试向量进行比对，减少了数据处理的时间，开发的测试程序也不复杂，解决了目前现有技术中对SOC芯片量产测试所存在的问题。

Description

提高SOC芯片测试效率的方法
技术领域
本发明涉及一种半导体器件的测试方法，特别是涉及一种提高SOC芯片测试效率的方法。
背景技术
在SOC(system on a chip系统级芯片)芯片的量产测试中，芯片的测试包括很多个测试项目。在目前现有的测试方法中，每进行一个测试项目都要给芯片印加一个测试向量，然后等待芯片输出测试结果，得到测试结果后再给芯片印加下一个测试向量进行下一个测试项目，如此循环，直到所有测试项目测试完毕。芯片输出测试结果的格式为一串不同的数据(参见图1)。
在量产测试中人们关心的往往是测试效率和最终的测试结果是良品还是残次品。按照目前SOC芯片的测试方法，其缺点是：
每个测试项目的测试均要印加测试向量，等待测试结果，这样使开发测试程序的时间延长，浪费了测试时间，使得测试效率不高。
由于芯片输出测试结果的格式为一串不同的数据，所以针对每个测试项目都要写特定的测试模式(向量)进行比对芯片的输出，这无疑会增加开发测试程序的时间。实际上对量产测试来说，关心的只是最终的测试结果是良品还是残次品，应直观的反映出测试结果。
在多个DUT(Device Under Test被测器件)同测时，特别是针对异步响应芯片或测试项目，对芯片输出结果的比对和判断，数据处理花费的时间较多，而且增加了开发测试程序的复杂度。
发明内容
本发明要解决的技术问题是提供一种提高SOC芯片测试效率的方法，有效节省测试时间，简化开发测试程序。
为解决上述技术问题，本发明的提高SOC芯片测试效率的方法是采用如下技术方案实现的，对SOC进行量产测试时，把多个项目的测试结果存储在芯片中，在一定的时间内输出最终测试结果。
由于采用本发明的方法，改变了现有方法中进行一个测试项目输出一个测试结果，将多个测试项目的测试结果集中在一个设定的时间内一起输出，这对于量产测试，特别是在同测时能有效节省测试时间，提高测试效率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有方法中芯片输出测试结果的格式为一串不同的数据；
图2是采用本发明的方法测试结果合格时输出为一个具有一定宽度的脉冲。
具体实施方式
本发明的提高SOC芯片测试效率的方法，其基本技术构思是在对SOC芯片进行量产测试时，把多个项目的测试结果存储在所述芯片中，在一定的时间内把最终测试结果输出出来。
当测试结果为合格时输出一个具有一定宽度的脉冲，当测试结果为不合格时芯片的I/O口的状态不变，一直保持输出为高电平或低电平。
具体的实现方法是：
把多个测试项目需印加的测试向量(pattern)整合成一个测试向量。
把整合后的测试向量印加(或下载)到SOC芯片上。
SOC芯片运行后，该芯片内部针对每个项目进行自动测试，并将多个项目的测试结果分别存储在SOC芯片中的某些存储区内。
SOC芯片的I/O端口在没有信号输出时的状态为高电平或低电平，等待一段固定的时间T后，SOC芯片的I/O端口输出测试结果，当测试结果为合格时输出为一个具有一定宽度的脉冲(参见图2)，能够直观的显示出测试的结果；之后，SOC芯片的I/O端口输出恢复为原来的高电平或低电平。固定的时间T由SOC内部程序控制，它包含完成所有测试项目的最大时间及一个冗余的时间。有了冗余时间，原来异步响应的芯片经过处理后能够变为同步输出。
芯片输出脉冲的宽度由SOC内部程序控制，其宽度应考虑到同测时，在一定的时间内测试仪均能正确的捕捉到。
本发明输出的测试结果，不必采用复杂的测试向量进行比对，简单明确，一目了然，减少了数据处理的时间，开发的测试程序也不复杂，解决了目前现有技术中对SOC芯片量产测试所存在的问题。

Claims (3)

1.一种提高SOC芯片测试效率的方法，其特征在于：对SOC进行量产测试时，把多个项目的测试结果存储在芯片中，在一定的时间内输出最终测试结果。
2.根据权利要求1所述的提高SOC芯片测试效率的方法，其特征在于：当测试结果为合格时输出一个具有一定宽度的脉冲，当测试结果为不合格时芯片的I/O口的状态不变，一直保持输出为高电平或低电平。
3.根据权利要求1或2所述的提高SOC芯片测试效率的方法，其特征在于：测试时将多个测试项目需印加的测试向量整合成一个测试向量；把整合后的测试向量印加或下载到SOC芯片上；SOC芯片运行后，该芯片内部针对每个项目进行自动测试，并将多个项目的测试结果分别存储在SOC芯片中的某些存储区内。
CNA2006101190348A 2006-12-04 2006-12-04 提高soc芯片测试效率的方法 Pending CN101196553A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101190348A CN101196553A (zh) 2006-12-04 2006-12-04 提高soc芯片测试效率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101190348A CN101196553A (zh) 2006-12-04 2006-12-04 提高soc芯片测试效率的方法

Publications (1)

Publication Number Publication Date
CN101196553A true CN101196553A (zh) 2008-06-11

Family

ID=39547084

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101190348A Pending CN101196553A (zh) 2006-12-04 2006-12-04 提高soc芯片测试效率的方法

Country Status (1)

Country Link
CN (1) CN101196553A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012480A (zh) * 2010-09-21 2011-04-13 上海大学 多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方法
CN102262207A (zh) * 2010-05-27 2011-11-30 上海华虹Nec电子有限公司 一种soc芯片测试结果快速判断方法
CN102928772A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 时序测试系统及其测试方法
CN103064005A (zh) * 2012-12-21 2013-04-24 上海宏力半导体制造有限公司 低功耗芯片的性能测试方法
CN103364711A (zh) * 2013-07-31 2013-10-23 哈尔滨工业大学 温度约束下基于软核的三维SoC测试调度方法
CN104599998A (zh) * 2015-02-10 2015-05-06 武汉新芯集成电路制造有限公司 一种对失效芯片进行电性失效分析的方法
CN105301480A (zh) * 2015-11-19 2016-02-03 四川和芯微电子股份有限公司 Soc芯片的测试方法
CN107907814A (zh) * 2017-09-28 2018-04-13 芯海科技（深圳）股份有限公司 一种提高芯片量产测试效率的方法
WO2018227475A1 (zh) * 2017-06-15 2018-12-20 深圳市汇顶科技股份有限公司 指纹芯片检测方法、装置及系统
CN112557881A (zh) * 2020-12-22 2021-03-26 上海华岭集成电路技术股份有限公司 管控集成电路测试质量的方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262207A (zh) * 2010-05-27 2011-11-30 上海华虹Nec电子有限公司 一种soc芯片测试结果快速判断方法
CN102012480B (zh) * 2010-09-21 2014-04-02 上海大学 多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方法
CN102012480A (zh) * 2010-09-21 2011-04-13 上海大学 多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方法
CN102928772A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 时序测试系统及其测试方法
CN103064005A (zh) * 2012-12-21 2013-04-24 上海宏力半导体制造有限公司 低功耗芯片的性能测试方法
CN103364711B (zh) * 2013-07-31 2015-12-09 哈尔滨工业大学 温度约束下基于软核的三维SoC测试调度方法
CN103364711A (zh) * 2013-07-31 2013-10-23 哈尔滨工业大学 温度约束下基于软核的三维SoC测试调度方法
CN104599998A (zh) * 2015-02-10 2015-05-06 武汉新芯集成电路制造有限公司 一种对失效芯片进行电性失效分析的方法
CN104599998B (zh) * 2015-02-10 2018-08-24 武汉新芯集成电路制造有限公司 一种对失效芯片进行电性失效分析的方法
CN105301480A (zh) * 2015-11-19 2016-02-03 四川和芯微电子股份有限公司 Soc芯片的测试方法
WO2018227475A1 (zh) * 2017-06-15 2018-12-20 深圳市汇顶科技股份有限公司 指纹芯片检测方法、装置及系统
CN107907814A (zh) * 2017-09-28 2018-04-13 芯海科技（深圳）股份有限公司 一种提高芯片量产测试效率的方法
CN112557881A (zh) * 2020-12-22 2021-03-26 上海华岭集成电路技术股份有限公司 管控集成电路测试质量的方法

Similar Documents

Publication Publication Date Title
CN101196553A (zh) 提高soc芯片测试效率的方法
CN100442069C (zh) 同步通讯芯片进行多芯片并行测试的方法
CN105474178B (zh) 基于可编程接口的验证和调试
CN103744009B (zh) 一种串行传输芯片测试方法、系统及集成芯片
US5828825A (en) Method and apparatus for pseudo-direct access to embedded memories of a micro-controller integrated circuit via the IEEE test access port
US6671839B1 (en) Scan test method for providing real time identification of failing test patterns and test bist controller for use therewith
US6760865B2 (en) Multiple level built-in self-test controller and method therefor
US7610528B2 (en) Configuring flash memory
US6347056B1 (en) Recording of result information in a built-in self-test circuit and method therefor
JP4267716B2 (ja) Ｊｔａｇによるｓｄｒａｍ回路テスト方法
KR100858382B1 (ko) 테스터 구축 데이터의 생성방법 및 테스터의 구축방법 및테스트회로
JP4298960B2 (ja) アルゴリズム的にプログラム可能なメモリテスタにおけるトリガ信号生成方法
CN102103535B (zh) 多核处理器、多核处理器的调试系统和调试方法
KR880001169B1 (ko) 디지탈 테스터 국부 메모리 데이타 저장시스템
CN104237766B (zh) 芯片测试方法和装置
US20020069382A1 (en) Semiconductor integrated circuit device and method of testing it
US11073552B2 (en) Design-for-test for asynchronous circuit elements
US20070208967A1 (en) Accessing sequential data in microcontrollers
TWI510797B (zh) 用於核心的全域低功率擷取方案之方法及系統
CN109426594A (zh) 一种芯片调试装置、方法及计算机可读存储介质
CN107340467B (zh) 测试系统
US5673273A (en) Clock controller for embedded test
CN101196556A (zh) 进行并行测试判定的soc及其实现方法
CN1463031A (zh) 一种边界扫描芯片容错测试方法及系统
CN102486939B (zh) 存储器的联合测试行动组测试方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080611