CN104237766B - 芯片测试方法和装置 - Google Patents
芯片测试方法和装置 Download PDFInfo
- Publication number
- CN104237766B CN104237766B CN201310254112.5A CN201310254112A CN104237766B CN 104237766 B CN104237766 B CN 104237766B CN 201310254112 A CN201310254112 A CN 201310254112A CN 104237766 B CN104237766 B CN 104237766B
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- wafer
- interface circuit
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种芯片测试方法和装置，涉及芯片测试领域，其中方法包括：对芯片进行第一晶圆级测试；若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；读取所述第一标识信息，进行第二晶圆级测试，若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二标识信息；读取所述第二标识信息，进行成品级测试，若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；读取所述第三标识信息，进行出库测试。本发明方案解决了现有技术中对带闪存模块的芯片的测试过程中易出现遗漏某道测试而导致芯片质量不高，造成资源浪费的问题。
Description
技术领域
本发明涉及芯片测试技术，尤其涉及一种芯片测试方法和装置。
背景技术
闪存（Flash Memory简称Flash）电路模块，以其较大的存储空间和相对较低的成本等优势，目前已广泛应用于MCU、SOC芯片。
目前，带闪存模块的芯片的生产过程中，需要对芯片进行多道测试，包括芯片封装前进行的晶圆级测试及封装后的测试，测试通过的芯片作为成品准备出库。为提高芯片的质量，在成品出入库时，对芯片进行检验或抽检，判断芯片是否合格。
由于带闪存模块的芯片在生产过程中测试流程比较复杂，容易出现漏检等情况而把不良芯片带到后续生产或测试流程中，造成资源的浪费，且芯片在成品出入库测试时，通常只是通过对芯片进行成品级测试来判断芯片是否合格，测试项数目较低，不易检出不良芯片，从而不能准确检验芯片是否真正合格，难以保证芯片的质量，尤其是对于批量生产测试的芯片，通常采用抽检方式来检验使得该批次的芯片质量更难以保障。
发明内容
本发明提供一种芯片测试方法和装置，以解决现有技术中对带闪存模块的芯片的测试不能保证芯片质量、造成资源浪费的问题。
本发明提供的一种芯片测试方法，包括：
对芯片进行第一晶圆级测试；
若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；
读取所述第一标识信息，进行第二晶圆级测试，若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；
读取所述第二标识信息，进行成品级测试，若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；
读取所述第三标识信息，进行出库测试；
其中，所述第一晶圆级测试包括闪存模块测试；
所述闪存模块测试，包括：
通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令。
本发明提供的一种芯片测试装置，包括：
第一测试模块，用于对芯片进行第一晶圆级测试；
标记模块，用于若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；
第二测试模块，用于读取所述第一标识信息，对所述芯片进行第二晶圆级测试；
所述标记模块还用于若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；
第三测试模块，用于读取所述第二标识信息，进行所述成品级测试；
所述标记模块还用于若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；
第四测试模块，用于读取所述第三标识信息，进行出库测试；
其中，所述第一测试模块具体用于：
通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令。
本发明的方案中，在第一晶圆级测试、第二晶圆级测试及成品级测试通过之后在芯片闪存模块的指定位置做相应的通过标识信息，使得在进行在后的测试之前，通过在芯片闪存模块的指定位置读取在前的测试的测试通过标识信息，可以确定在前的测试通过，从而保证了芯片测试的测试项数，保证了芯片质量，同时后续测试中也可以及时检测出未进行该测试之前需要进行的测试或者之前进行的测试未通过的芯片，使得未进行或未通过之前测试的芯片得到及时的处理，避免了不良芯片直接进入后续生产流程中而造成资源浪费，节约了成本。
附图说明
图1为本发明芯片测试方法实施例一的流程图；
图2为本发明芯片测试方法实施例二中接口电路的时序图；
图3为本发明芯片测试装置实施例一的结构示意图；
图4为本发明芯片测试装置实施例二的结构示意图。
具体实施方式
图1为本发明芯片测试方法实施例一的流程图，参见图1，本实施例的方法可以由测试仪执行，具体包括：
步骤101：对芯片进行第一晶圆级测试；
晶圆级测试为在芯片封装前所做的测试，测试仪可以通过探针与芯片上的管脚接触而实现芯片的电性接触式测试。
步骤102：若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；
本实施例中，若所述第一晶圆级测试通过，则在所述芯片的闪存模块的第一指定位置写入指示第一晶圆级测试通过的第一标识信息，以便进行后续测试之前读取确定第一晶圆级测试通过。第一晶圆级测试不通过时，根据测试结果提示对芯片进行返修或者其他操作。
其中，所述第一晶圆级测试包括闪存模块测试；
所述闪存模块测试，包括：
通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令。
步骤103：读取所述第一标识信息，进行第二晶圆级测试，若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；
本实施例中，在进行第二晶圆级测试之前，通过读取到第一标识信息确定第一晶圆级测试通过，从而实现了尽早发现漏测或未通过第一晶圆级测试的芯片。优选地，在本实施例中，若测试仪未读取到所述第一标识信息，则提示用户第一晶圆级测试未进行或未通过，继续或停止所述第二晶圆级测试。
另外，若所述第二晶圆级测试未通过，测试仪可以根据测试结果提示用户对所述芯片进行返修或做其他处理。
步骤104：读取所述第二标识信息，进行成品级测试，若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；
本实施例中，测试仪对芯片进行成品级测试前，读取闪存模块的第二指定位置的数据，若读取到所述第二标识信息，则确定第二晶圆级测试通过，继续进行所述成品级测试。
优选地，本实施中，所述测试仪在进行所述成品级测试前，若读取不到所述第二标识信息，则测试仪提示用户第二晶圆级测试未进行或未通过，停止或继续进行所述成品级测试。
步骤105：读取所述第三标识信息，进行出库测试；
当测试仪需要对芯片进行出库测试时，在进行出库测试前通过读取芯片闪存模块的第三指定位置的第三标识信息以确定该芯片已通过所述成品级测试。若读取不到所述第三标识，则测试仪提示用户该芯片未通过成品级测试，继续或停止进行所述出库测试。
本实施例中，在第一晶圆级测试、第二晶圆级测试及成品级测试通过之后在芯片闪存模块的指定位置做相应的通过标识信息，使得在进行在后的测试之前，通过在芯片闪存模块的指定位置读取在前的测试的测试通过标识信息，可以确定在前的测试通过，从而保证了芯片测试的测试项数，保证了芯片质量，同时后续测试中也可以及时检测出未进行该测试之前需要进行的测试或者之前进行的测试未通过的芯片，使得未进行或未通过之前测试的芯片得到及时的处理，避免了不良芯片直接进入后续生产流程中而造成资源浪费，节约了成本。
本发明芯片测试方法实施例二提供一种芯片测试方法，在图1所示的方法的基础上，进一步地，本实施例中的所述第一晶圆级测试包括：测试仪通过探针与所述芯片上的管脚接触而进行的电性接触式测试、闪存模块测试等，所述闪存模块测试具体包括：通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令。
所述接口电路采用扩展的串行通信协议，具有SCK时钟信号线、SDA数据输入输出信号线，该接口电路传输的数据中，每帧数据包括一个起始位和一个停止位，起始位和停止位中间为数据位，SCK为高电平时SDA的下降沿为起始位，SCK为高电平时，SDA的上升沿为停止位，接口电路在SCK的上升沿采集测试指令的数据。所述测试指令中的各指令均包含起始位、命令头及停止位，其中命令头指示测试命令的类型，指示测试命令类型为读/写数据测试命令或者是擦除测试命令，命令头和停止位之间还设有数据域，指示读/写/擦除数据的位置信息。
接口电路通过所述SCK时钟信号线和SDA数据输入输出信号线接收测试指令的时序图参见图2，其中Thds为起始位SCK保持时间，Tck为串行数据时钟周期，Tstud为串行数据建立时间，Thdd为串行数据保持时间，Tstup为停止位SCK建立时间。
优选地，在本实施例中，所述接口电路还具有MRST复位信号线，为保证芯片安全，所述接口电路在所述芯片上电复位后为锁定模式，相应地，本实施例的方法中在步骤101之前还包括：向所述接口电路发送解锁命令，以使所述接口电路根据所述解锁命令进行解锁，具体为：MRST信号拉低，通过接口电路的SCK时钟信号线及SDA数据输入输出信号线输入解锁命令。所述解锁命令包含起始位、解锁命令特定字符串及停止位。
本实施例中，通过接口电路对闪存模块进行测试，提高了芯片测试的测试项的项数。
为了进一步保证芯片的安全性，所述接口电路在解锁之后还可以选择将所述接口电路设置为测试模式或正常模式，只有在测试模式下才允许进行各级测试，则相应地，所述接口电路解锁之后还包括：向所述接口电路发送测试模式设置命令，以使所述接口电路根据测试模式设置命令将工作模式设置为测试模式。
优选地，本实施例中，在测试过程中芯片断电后重新上电复位时，所述接口电路也为锁定模式，在继续后续测试之前还包括：向所述接口电路发送解锁命令，以使所述接口电路根据所述解锁命令进行解锁、向所述接口电路发送测试模式设置命令，以使所述接口电路根据测试模式设置命令将工作模式设置为测试模式。本实施例步骤102中的第一晶圆级测试通过是指第一晶圆级测试中包括的各项测试如电性接触式测试和闪存模块测试等均通过，若所述第一晶圆级测试通过，则在所述芯片的闪存模块的第一指定位置写入指示第一晶圆级测试通过的第一标识信息，以在后续所需进行的第二晶圆级测试、成品级测试以及出库测试中的至少一个测试之前根据所述第一晶圆级测试通过的标识信息确定所述第一晶圆级测试通过，以提高后续测试的覆盖率。
若所述第二晶圆级测试通过，则在所述闪存模块的第二指定位置中写入第二晶圆级测试通过的第二标识信息，以在后续所需进行的成品级测试和/或出库测试过程中通过读取所述第二标识信息确定所述第二晶圆级测试通过，进而提高第二晶圆级测试之后的测试的覆盖率。
所述第二晶圆级测试包括闪存模块可靠性测试、第一芯片自测试及通过探针接触芯片管脚而进行的常规电性接触式测试；
所述可靠性测试包括：对所述闪存模块进行写数据操作之后，对所述芯片进行高温烘烤，并在烘烤之后检测写入的数据是否丢失，若未丢失则可靠性测试通过。
所述第一芯片自测试，包括：通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第一测试代码进行第一芯片自测试。所述内核处理单元将运行结果信号通过所述接口电路返回给测试仪。
在本实施例中，所述自测试指令具体可以为：将所述MRST信号拉低或拉高。所述闪存模块中的存储的第一测试代码可以在所述第二晶圆级测试中（例如写数据测试中）或者在第二圆晶级测试之前，通过接口电路烧写到所述闪存模块中的。所述第一芯片自测试利用了芯片自身的闪存模块存储测试代码、内核处理单元对测试代码进行译码并运行，相对于现有方案中通过在芯片上设置额外的电路模块（如扫描链电路模块）来实现芯片自测试，节约了成本。
进一步地，所述进行成品级测试之前，本实施例的方法还包括：对芯片进行封装。所述成品级测试包括芯片封装后的电性接触测试、第二芯片自测试及其他功能性测试，所述第二芯片自测试包括：通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第二自测试代码进行第二芯片自测试。所述第二自测试代码与所述第一自测试的测试代码可以为不同或者相同的测试代码，特别地，在第二自测试代码与第一自测试代码不同时，所述第二自测试代码可以是在所述成品级测试之前（例如在第二晶圆级测试中），通过所述接口电路烧写到所述闪存模块中的。
所述成品级测试还包括：根据闪存模块存储的第一晶圆级测试通过标识信息和/或第二晶圆级测试通过标识信息确定所述第一晶圆级测试和/或第二晶圆级测试通过，从而提高了成品级测试的测试项数目，进一步保证了芯片质量。
特别地，在进行第一晶圆级测试与第二晶圆级测试之间、第二晶圆级测试和成品级测试之间所述芯片需要断电时，则在芯片重新上电之后、进行第二晶圆级和/或成品级测试之前，本实施例的方法还包括：向所述接口电路发送解锁命令，以使所述接口电路根据所述解锁命令进行解锁。
若所述成品级测试通过，则在所述闪存模块的第三指定位置写入成品级测试通过的第三标识信息，以在后续所需进行的出库测试过程中根据所述成品级测试通过的第三标识信息确定所述成品级测试通过。
本实施例中，进行第一晶圆级测试、第二晶圆级测试或成品级测试未通过时，测试仪显示测试结果，提示用户对芯片进行返修或者其他处理。
本实施例中，对芯片进行的测试中，当前测试根据闪存模块存储的测试通过标识信息确定当前测试之前的测试通过，从而保证了当前测试的覆盖率，并且能尽早排查出当前测试之前的测试未测试或者未通过的芯片，避免了将不良芯片带入下一步检测或生产过程中而造成的资源浪费、芯片质量差的问题。
另外，本实施例中的出库测试可以直接根据闪存模块中存储的第一晶圆级测试通过标识信息、第二晶圆级测试通过标识信息及成品级测试通过标识信息来确定芯片质量合格，与现有技术中只通过成品级测试来实现的出库检测相比，测试覆盖率高，更能够保证芯片的质量，且不必重新进行测试，节约了时间，提高了出库测试的效率。
图3为本发明芯片测试装置实施例一的结构示意图，参见图3，本实施例的装置包括：
第一测试模块41，用于对芯片进行第一晶圆级测试；
标记模块42，用于若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；
第二测试模块43，用于读取所述第一标识信息，对所述芯片进行第二晶圆级测试；
所述标记模块42还用于若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；
第三测试模块44，用于读取所述第二标识信息，进行所述成品级测试；
所述标记模块42还用于若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；
第四测试模块45，用于读取所述第三标识信息，进行出库测试；
其中，所述第一测试模块41具体用于：
通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令。
本实施例的装置可以部署在测试芯片的测试仪上，本实施例的装置可以用于执行图1所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
图4为本发明芯片测试装置实施例二的结构示意图，参见图4，本实施例的装置在图3所示装置结构的基础上，还包括：
解锁模块46，用于向所述接口电路发送解锁命令，以使所述接口电路根据所述解锁命令进行解锁。
模式选择模块47，用于向所述接口电路发送测试模式设置命令，以使所述接口电路根据测试模式设置命令将工作模式设置为测试模式。
进一步地，所述第二测试模块43具体用于：
通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第一自测试代码进行第一芯片自测试。
所述第三测试模块44具体用于：
通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第二自测试代码进行第二芯片自测试。
本实施例的装置可以部署在测试芯片的测试仪上，可以用于执行本发明芯片测试方法实施例二的技术方案，其实现原理和技术效果与本发明芯片测试方法实施例二类似，此处不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种芯片测试方法，其特征在于，包括：
对芯片进行第一晶圆级测试；
若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；
读取所述第一标识信息，对所述芯片进行第二晶圆级测试，若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；
读取所述第二标识信息，进行成品级测试，若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；
读取所述第三标识信息，进行出库测试；
其中，所述第一晶圆级测试包括闪存模块测试；
所述闪存模块测试，包括：
通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令；
所述接口电路采用扩展的串行通信协议，具有SCK时钟信号线、SDA数据输入输出信号线，所述接口电路传输的数据中，每帧数据包括一个起始位和一个停止位，所述起始位和所述停止位中间为数据位，所述SCK时钟信号线为高电平时，所述SDA数据输入输出信号线的下降沿为所述起始位，所述SDA数据输入输出信号线的上升沿为所述停止位，所述接口电路在所述SCK时钟信号线的上升沿采集所述测试指令的数据；所述测试指令中的各指令均包含起始位、命令头及停止位，其中所述命令头指示测试命令的类型，所述命令头和停止位之间还设有数据域，所述数据域指示读或写或擦除数据的位置信息。
2.如权利要求1所述的方法，其特征在于，所述第二晶圆级测试包括第一芯片自测试；
所述第一芯片自测试，包括：
通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第一自测试代码进行第一芯片自测试。
3.如权利要求1所述的方法，其特征在于，所述成品级测试包括第二芯片自测试；
所述第二芯片自测试，包括：
通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第二自测试代码进行第二芯片自测试。
4.如权利要求1-3中任一项所述的方法，其特征在于，所述进行第一晶圆级测试、所述进行第二晶圆级测试及所述进行成品级测试中的任一项之前，还包括：
向所述接口电路发送解锁命令，以使所述接口电路根据所述解锁命令进行解锁。
5.如权利要求4所述的方法，其特征在于，所述向所述接口电路发送解锁命令之后，还包括：
向所述接口电路发送测试模式设置命令，以使所述接口电路根据测试模式设置命令将工作模式设置为测试模式。
6.一种芯片测试装置，其特征在于，包括：
第一测试模块，用于对芯片进行第一晶圆级测试；
标记模块，用于若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；
第二测试模块，用于读取所述第一标识信息，对所述芯片进行第二晶圆级测试；
所述标记模块还用于若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；
第三测试模块，用于读取所述第二标识信息，进行成品级测试；
所述标记模块还用于若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；
第四测试模块，用于读取所述第三标识信息，进行出库测试；
其中，所述第一测试模块具体用于：
通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令；
所述接口电路采用扩展的串行通信协议，具有SCK时钟信号线、SDA数据输入输出信号线，所述接口电路传输的数据中，每帧数据包括一个起始位和一个停止位，所述起始位和所述停止位中间为数据位，所述SCK时钟信号线为高电平时，所述SDA数据输入输出信号线的下降沿为所述起始位，所述SDA数据输入输出信号线的上升沿为所述停止位，所述接口电路在所述SCK时钟信号线的上升沿采集所述测试指令的数据；所述测试指令中的各指令均包含起始位、命令头及停止位，其中所述命令头指示测试命令的类型，所述命令头和停止位之间还设有数据域，所述数据域指示读或写或擦除数据的位置信息。
7.如权利要求6所述的装置，其特征在于，所述第二测试模块具体用于：
通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第一自测试代码进行第一芯片自测试。
8.如权利要求6所述的装置，其特征在于，所述第三测试模块具体用于：
通过设置在所述芯片上的接口电路向所述芯片的内核处理单元发送自测试指令，以使所述内核处理单元运行存储在所述闪存模块中的第二自测试代码进行第二芯片自测试。
9.如权利要求6-8中任一项所述的装置，其特征在于，还包括：
解锁模块，用于在所述进行第一晶圆级测试、所述进行第二晶圆级测试及所述进行成品级测试中的任一项之前，向所述接口电路发送解锁命令，以使所述接口电路根据所述解锁命令进行解锁。
10.如权利要求9所述的装置，其特征在于，所述装置还包括：
模式选择模块，用于在所述解锁模块向所述接口电路发送解锁命令之后，向所述接口电路发送测试模式设置命令，以使所述接口电路根据测试模式设置命令将工作模式设置为测试模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310254112.5A CN104237766B (zh) | 2013-06-24 | 2013-06-24 | 芯片测试方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310254112.5A CN104237766B (zh) | 2013-06-24 | 2013-06-24 | 芯片测试方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104237766A CN104237766A (zh) | 2014-12-24 |
| CN104237766B true CN104237766B (zh) | 2017-06-20 |
Family
ID=52226235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310254112.5A Active CN104237766B (zh) | 2013-06-24 | 2013-06-24 | 芯片测试方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104237766B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106443415A (zh) * | 2016-11-03 | 2017-02-22 | 上海华虹集成电路有限责任公司 | 带存储单元的集成芯片复测方法 |
| CN107611050B (zh) * | 2017-09-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
| CN108133732B (zh) * | 2017-12-20 | 2021-05-25 | 北京兆易创新科技股份有限公司 | 闪存芯片的性能测试方法、装置、设备及存储介质 |
| CN108664410B (zh) * | 2018-03-27 | 2022-03-22 | 北京中电华大电子设计有限责任公司 | 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路 |
| CN108872830A (zh) * | 2018-06-07 | 2018-11-23 | 苏州纳芯微电子股份有限公司 | 一种用于传感器调理芯片的单线测试方法 |
| CN110632500A (zh) * | 2019-09-24 | 2019-12-31 | 闻泰科技(无锡)有限公司 | 通过检测装置判断电子设备状况的方法与系统 |
| CN111863649B (zh) * | 2020-06-23 | 2021-02-09 | 深圳米飞泰克科技有限公司 | 芯片的成品测试方法、装置、终端设备和存储介质 |
| CN112612659B (zh) * | 2020-12-15 | 2022-10-14 | 海光信息技术股份有限公司 | 一种芯片测试方法、装置、电子设备及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102540050A (zh) * | 2010-12-20 | 2012-07-04 | 安凯(广州)微电子技术有限公司 | 一种测试芯片的方法及装置 |
| CN103093834A (zh) * | 2013-01-28 | 2013-05-08 | 上海宏力半导体制造有限公司 | 闪存的可靠性测试方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283708A (ja) * | 1992-04-02 | 1993-10-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置，その製造方法および試験方法 |
| JP2003197697A (ja) * | 2001-12-28 | 2003-07-11 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100843887B1 (ko) * | 2006-06-02 | 2008-07-03 | 주식회사 하이닉스반도체 | 집적회로 및 그 정보 기록 방법 |
| US8049526B2 (en) * | 2008-06-05 | 2011-11-01 | International Business Machines Corporation | Enhanced speed sorting of microprocessors at wafer test |
| CN104952487B (zh) * | 2010-01-14 | 2018-03-27 | 旺宏电子股份有限公司 | 一种操作多芯片封装装置的方法 |
| CN102543210B (zh) * | 2012-02-10 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | 闪存错误检查及纠正修复方法 |
-
2013
- 2013-06-24 CN CN201310254112.5A patent/CN104237766B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102540050A (zh) * | 2010-12-20 | 2012-07-04 | 安凯(广州)微电子技术有限公司 | 一种测试芯片的方法及装置 |
| CN103093834A (zh) * | 2013-01-28 | 2013-05-08 | 上海宏力半导体制造有限公司 | 闪存的可靠性测试方法 |
Non-Patent Citations (1)
| Title |
|---|
| "嵌入式闪存测试技术研究";任栋;《中国优秀硕士学位论文全文数据库信息科技辑》;20120115(第01期);第13、19页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104237766A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104237766B (zh) | 芯片测试方法和装置 | |
| CN100442069C (zh) | 同步通讯芯片进行多芯片并行测试的方法 | |
| CN104569794B (zh) | 一种基于边界扫描结构的fpga在线测试仪及测试方法 | |
| CN101515479B (zh) | 一种提高扫描链测试覆盖率的方法和装置 | |
| US9404969B1 (en) | Method and apparatus for efficient hierarchical chip testing and diagnostics with support for partially bad dies | |
| US7571367B2 (en) | Built-in self diagnosis device for a random access memory and method of diagnosing a random access | |
| CN101196553A (zh) | 提高soc芯片测试效率的方法 | |
| CN102305907A (zh) | 多芯片封装结构的测试方法和系统 | |
| CN105760268A (zh) | 一种片上随机存取存储器内建自测试方法和装置 | |
| US20220253375A1 (en) | Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios | |
| CN103675641A (zh) | 芯片故障定位方法、装置及系统 | |
| CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
| CN107515369A (zh) | 一种少管脚测试电路 | |
| JPH10209376A (ja) | 半導体デバイス試験システムおよび方法 | |
| CN1934655B (zh) | 探测半导体存储器中延迟故障的方法及测试电路 | |
| CN106546910A (zh) | 基于位流回读的fpga测试平台 | |
| CN103137211B (zh) | 一种nvm内建自测电路的仿真测试系统 | |
| US10338137B1 (en) | Highly accurate defect identification and prioritization of fault locations | |
| US11408938B2 (en) | Bidirectional scan cells for single-path reversible scan chains | |
| CN105551527B (zh) | Cam的测试电路、测试方法和装置 | |
| KR100672082B1 (ko) | 이종 코아를 가진 시스템 온 칩에서의 연결선 지연 고장점검 테스트 제어기 및 이를 구비한 시스템 온 칩 | |
| US20090210761A1 (en) | AC Scan Diagnostic Method and Apparatus Utilizing Functional Architecture Verification Patterns | |
| US20170010320A1 (en) | Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input | |
| US8656235B2 (en) | Verifying and detecting boundary scan cells to input/output mapping | |
| US20230142759A1 (en) | Centrally logging and aggregating miscompares on chip during memory test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 200235 Shanghai city Xuhui District Longcao Road No. 299 Tianhua Information Technology Park Building 2 floor A block 5 Applicant after: SHANGHAI EASTSOFT MICROELECTRONICS CO., LTD. Address before: 200235 Shanghai city Xuhui District Longcao Road No. 299 Tianhua Information Technology Park Building 2 floor A block 5 Applicant before: Shanghai Hair Group Integated Circuit Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |