CN101515479B - 一种提高扫描链测试覆盖率的方法和装置 - Google Patents

一种提高扫描链测试覆盖率的方法和装置 Download PDF

Info

Publication number
CN101515479B
CN101515479B CN200910080959.XA CN200910080959A CN101515479B CN 101515479 B CN101515479 B CN 101515479B CN 200910080959 A CN200910080959 A CN 200910080959A CN 101515479 B CN101515479 B CN 101515479B
Authority
CN
China
Prior art keywords
test
scan chain
register
self
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910080959.XA
Other languages
English (en)
Other versions
CN101515479A (zh
Inventor
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Vimicro Artificial Intelligence Chip Technology Co ltd
Original Assignee
Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vimicro Corp filed Critical Vimicro Corp
Priority to CN200910080959.XA priority Critical patent/CN101515479B/zh
Publication of CN101515479A publication Critical patent/CN101515479A/zh
Application granted granted Critical
Publication of CN101515479B publication Critical patent/CN101515479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种提高扫描链测试覆盖率的方法和装置，其中，提高扫描链测试覆盖率的方法包括：连接扫描模式下被置为零的存储器内建自测试控制信号的输入端到扫描链中的某一寄存器上；输入测试向量生成工具产生的扫描测试向量给包括所述某一寄存器的扫描链，测试组合逻辑；比较所述组合逻辑的测试响应和逻辑期望值。采用本发明提供的一种提高扫描链测试覆盖率的方法，使得存储器内建自测试控制信号在扫描链测试时可以控制，实现了存储器内建自测试逻辑在扫描模式下的可测试性，从而提高了扫描链测试的逻辑测试覆盖率，进而提高了芯片的整体测试覆盖率。

Description

一种提高扫描链测试覆盖率的方法和装置
技术领域
本发明涉及存储器测试技术领域，特别地，涉及一种提高扫描链测试覆盖率的方法和装置。
背景技术
集成电路为了保证生产产品的正确，需要用测试向量(test pattern)测试是否存在制造缺陷。所谓测试向量，就是在测试时，加载到集成电路芯片的测试激励。测试向量主要分为：用于测试芯片内只读存储器的测试向量(ROMBIST Pattern)，用于测试芯片内随机存取器的测试向量(RAM BIST Pattern)和扫描链测试向量(Scan Pattern)。
其中，扫描链由多个寄存器构成，通过自动测试向量生成工具(Auto TestPattern Generation，ATPG)控制所述多个寄存器中的存储值，从而形成扫描链测试向量。
具体地说，扫描链芯片测试过程主要包括以下步骤：
S1，驱动测试芯片进入扫描测试模式(shift模式)，在此模式下，通过ATPG向寄存器中灌入相应的测试向量，形成扫描链；
S2，测试芯片进入捕获模式(capture模式)，在此模式下，测试向量通过寄存器，作用到与所述寄存器所连接的组合逻辑上，换句话说，测试向量开始在测试芯片的组合逻辑电路中传输；并且将测试向量对组合逻辑的运算结果锁存到相应的寄存器内；
S3，测试芯片再次进入shift模式，将上述运算结果平移输出；并且，比较寄存器中的输出结果与期望响应，根据比较结果判断是否检测到错误。
但是，在上述步骤S2中，当测试向量作用到组合逻辑电路后，可能要与另外一个控制信号共同作为某个与门的输入信号，而现实的情况是，在扫描模式下，该控制信号有可能被置为保持低电平0的状态，从而使得该与门的输出也为零，进而导致组合逻辑的输出不能被D触发器捕捉到。因此，在capture模式下，无法完成捕捉功能。
由此可见，现有技术存在的问题是，由于在扫描模式下，有些控制信号被置为零而导致输入的测试向量作用于组合逻辑后，输出的测试结果无法被检测到，使得某些逻辑不可测，从而降低扫描链测试的逻辑覆盖率，进而导致芯片的整体测试覆盖率低。
发明内容
本发明的目的在于提供一种提高扫描链测试覆盖率的方法和装置，以解决现有技术由于在capture模式下无法完成捕捉功能而降低测试的逻辑覆盖率，进而导致芯片的整体测试覆盖率低的问题。
为了解决上述问题，本发明公开了一种提高扫描链测试覆盖率的方法，所述扫描链由多个寄存器串接而成，包括：
连接扫描模式下被置为零的存储器内建自测试(memory Built-in Self Test，memory BIST)控制信号的输入端到扫描链中的某一寄存器上；
输入测试向量生成工具产生的扫描测试向量给包括所述某一寄存器的扫描链，测试组合逻辑；
比较所述组合逻辑的测试响应和逻辑期望值。
优选的，所述memory BIST控制信号为内建自测试选择(BIST_select)信号、内建自测试执行(BIST_run)信号或内建自测试结果使能(BIST_result_en)信号。
优选的，所述某一寄存器为扫描链中的任意一个寄存器。
优选的，所述测试向量生成工具为自动测试向量生成工具ATPG。
对应上述方法，本发明还公开了一种提高扫描链测试覆盖率的装置，所述扫描链由多个寄存器串接而成，各寄存器具有接收测试向量生成工具产生的扫描测试向量的端口，包括：
与所述扫描链中的某一寄存器连接的memory BIST控制信号单元，该memory BIST控制信号单元存储扫描模式下被置为零的BIST控制信号；
输出端与所述memory BIST控制信号单元的输出端作为同一与门输入端的组合逻辑；
输出所述组合逻辑扫描测试结果的所述与门。
优选的，所述memory BIST控制信号单元还可以包括：BIST_select信号单元、BIST_run信号单元或BIST_result_en信号单元等。
优选的，所述某一寄存器为所述扫描链中的任意一个寄存器。
优选的，所述测试向量生成工具为自动测试向量生成工具ATPG。
与现有技术相比，本发明具有以下优点：
采用本发明提供的提高扫描链测试覆盖率的方法和装置，在对芯片进行扫描链测试时，将memory BIST控制信号与扫描链的某一寄存器连接。在扫描模式下，扫描测试向量输入给所述扫描链中包括所述某一寄存器的预定寄存器组，测试组合逻辑；寄存器进一步控制memory BIST控制信号的输出。使得memory BIST控制信号在扫描链测试时可以控制，实现了memory BIST逻辑的可测试性，从而提高了扫描链测试的逻辑测试覆盖率，进而提高了芯片的整体测试覆盖率。
附图说明
图1是本发明提高扫描链测试覆盖率的方法实施例流程图；
图2是本发明提高扫描链测试覆盖率的装置实施例结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明提供的解决方案通过改进扫描链测试时存储器(memory)内建自测试(Built-in Self Test，BIST)的控制逻辑，从而提高芯片的逻辑测试覆盖率，进而提高芯片的整体测试覆盖率。
本发明实施例涉及到一种为了提高扫描链测试覆盖率而设计的芯片，在该芯片设计中，使用了很多memory，包括registfile，6T-sram，oneT-sram。
在进行扫描链测试时，发现memory BIST逻辑的测试覆盖率很低，大约只有40％。经过检测发现，是由于上述芯片设计中使用了很多memory，这些memory都有memory BIST逻辑，所以memory BIST逻辑在整个芯片设计中占有较大比例。在对芯片进行扫描链测试时，上述memory BIST逻辑的控制信号被置为零，导致与BIST控制信号输入有关的组合逻辑无法检测。发现上述原因的过程从memory BIST逻辑说起，经过分析发现，memory BIST逻辑的大致结构和作用为：BIST逻辑与memory连接，用于BIST测试模式时，完成memory的自检测，另外，在BIST逻辑中还包括有旁路逻辑(bypass逻辑)。
当芯片进行扫描链测试时，在扫描模式下，上述BIST逻辑利用scan-mode信号开启所述bypass逻辑，在扫描模式下，scan-mode信号的值为1，上述bypass逻辑的作用为：在扫描模式下，将memory的读写控制信号、地址、读写数据信号连接到扫描链的寄存器上，这样使得memory的读写控制信号在扫描模式下可以测试。可见，上述memory BIST逻辑的结构在扫描模式下不影响memory读写控制逻辑的测试。
但同时也发现：在扫描连测试时，memory BIST逻辑的使能信号被置为零，使得BIST逻辑的控制信号，诸如内建自测试选择(BIST_select)信号、内建自测试执行(BIST_run)信号或内建自测试结果使能(BIST_result_en)信号，在扫描模式也始终为0，导致大部分与上述信号有关的组合逻辑在扫描模式下不能测试，降低了扫描链的逻辑测试覆盖率，进而导致芯片的整体测试覆盖率比较低。
为了实现上述组合逻辑在扫描模式时的可测试性，本发明提供了一种提高扫描链测试覆盖率的方法，参照图1，示出了本发明提高扫描链测试覆盖率的方法实施例流程图，包括：
步骤101，连接扫描模式下被置为零的memory BIST控制信号的输入端到扫描链中的某一寄存器上；
在本发明实施例中，上述memory BIST控制信号可以为BIST_select、BIST_run或BIST_result_en等信号。
步骤102，输入测试向量生成工具产生的扫描测试向量给包括所述某一寄存器的扫描链，测试组合逻辑；
在本发明实施例中，上述测试向量生成工具优选采用自动测试向量生成工具ATPG产生扫描测试向量。
步骤103，比较所述组合逻辑的测试响应和逻辑期望值。
在本发明实施例中，上述步骤101中的某一寄存器为扫描链中的任意一个寄存器。也就是说，对芯片进行扫描链测试时，BIST_select信号的输入端可以与扫描链中的任意一个寄存器连接，只要该寄存器处于扫描链中，都能实现对上述BIST_select信号的控制，实现对组合逻辑的测试，而不会影响到上述组合逻辑的可测试性。
同样，BIST_run信号的输入端也可以与扫描链中的任意一个寄存器连接，只要该寄存器处于扫描链中，都能实现对上述BIST_run信号有关的组合逻辑的测试，而不会影响到上述组合逻辑的可测试性。对于BIST_result_en信号或其它类似信号也采用上述方法连接到扫描链的寄存器上，使得BIST_result_en信号可以控制，实现组合逻辑的可测试性。
因此，采用本发明上述实施例提供的提高扫描链测试覆盖率的方法使得扫描模式下被置为零的memory BIST控制信号可以被控制，进而使得与所述memory BIST控制信号相关的组合逻辑可以测试，提高了扫描链的逻辑测试覆盖率，进而提高了芯片的整体测试覆盖率。
对应上述一种提高扫描链测试覆盖率的方法，本发明还提供了一种提高扫描链测试覆盖率的装置，所述扫描链由多个寄存器串接而成，各寄存器具有接收测试向量生成工具产生的扫描测试向量的端口，包括：
memory BIST控制信号单元，用于存储扫描模式下被置为零的BIST控制信号，该memory BIST控制信号单元与所述扫描链中的某一寄存器连接；
组合逻辑，输出端与所述memory BIST控制信号单元的输出端作为同一与门输入端的组合逻辑；
在上述方法实施例中，所述组合逻辑也称为：与BIST控制信号相关的组合逻辑。
与门，用于输出所述组合逻辑扫描测试结果。
memory BIST控制信号单元，与所述扫描链中的某一寄存器连接；其中，所述某一寄存器为所述扫描链中的任意一个寄存器。
在本发明实施例中，所述memory BIST控制信号单元可以为BIST_select信号单元、BIST_run信号单元或BIST_result_en信号单元等。
在本发明的另外一实施例中，测试向量生成工具采用自动测试向量生成工具ATPG。
为了更清楚地说明本发明提供的提高扫描链测试覆盖率的装置，参照图2，示出了本发明提高扫描链测试覆盖率的装置实施例结构示意图，包括组合逻辑201、与门202、D触发器203、寄存器204和BIST_select信号单元205。
其中，与门202的一个输入端与组合逻辑201连接，另一个输入端与BIST_select信号控制单元205连接，与门202的输出端与D触发器203连接。BIST_select信号控制单元205的另一端与寄存器204连接。上述寄存器204和D触发器203都为扫描链上的寄存器，但不局限于一条扫描链上的寄存器，即上述寄存器204和D触发器203可以处于同一条扫描链中，也可以是两条扫描链的寄存器。
当芯片进行扫描链测试时，ATPG测试台输出扫描测试向量给扫描链上的寄存器。在扫描模式下，测试向量通过寄存器204控制BIST_select信号控制单元205的输出值，该输出值可以是0也可以是1。当所述组合逻辑201的输出为1，BIST_select信号控制单元205的输出为1时，在capture模式下，则与门202输出为1，组合逻辑201的测试结果就能够被D触发器203捕获并输出，然后将所述组合逻辑201的测试结果与逻辑期望值进行比较，判断组合逻辑201正常。如果在整个测试过程中，D触发器203输出的结果一直为0，则说明组合逻辑201存在缺陷。
上述实施例描述的结构也同样适用于BIST_run信号单元、BIST_result_en信号单元等其它BIST信号控制单元。
采用本发明实施例提供的提高扫描链测试覆盖率的装置，将memory BIST控制信号单元与扫描链中的寄存器连接。在扫描链测试时，使得扫描模式下被置为零的memory BIST控制信号可以被控制。在capture模式下，与所述memory BIST控制信号单元共同作为与门输入端的组合逻辑的测试结果可以被捕获并输出，使得所述组合逻辑可测，提高了扫描链的逻辑测试覆盖率，进而提高了芯片的整体测试覆盖率。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种提高扫描链测试覆盖率的方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种提高扫描链测试覆盖率的方法，所述扫描链由多个寄存器串接而成，其特征在于，包括：
连接扫描模式下被置为零的存储器内建自测试控制信号的输入端到扫描链中的某一寄存器上；
输入测试向量生成工具产生的扫描测试向量给包括所述某一寄存器的扫描链，并且将组合逻辑的输出以及所述存储器内建自测试控制信号单元的输出输入到同一与门以测试所述组合逻辑，其中，所述与门输出所述组合逻辑的扫描测试结果至D触发器；
通过所述D触发器比较所述组合逻辑的扫描测试结果和逻辑期望值以判断所述组合逻辑是否正常。
2.根据权利要求1所述的方法，其特征在于，所述存储器内建自测试控制信号为内建自测试选择信号、内建自测试执行信号或内建自测试结果使能信号。
3.根据权利要求1所述的方法，其特征在于，所述某一寄存器为扫描链中的任意一个寄存器。
4.根据权利要求1所述的方法，其特征在于，所述测试向量生成工具为自动测试向量生成工具。
5.一种提高扫描链测试覆盖率的装置，所述扫描链由多个寄存器串接而成，各寄存器具有接收测试向量生成工具产生的扫描测试向量的端口，其特征在于，包括：
与所述扫描链中的某一寄存器连接的存储器内建自测试控制信号单元；
其输出端与所述存储器内建自测试控制信号单元的输出端作为同一与门输入端的组合逻辑；
用于输出所述组合逻辑扫描测试结果的所述与门。
6.根据权利要求5所述的装置，其特征在于，所述存储器内建自测试控制信号单元包括：内建自测试选择信号单元、内建自测试执行信号单元或内建自测试结果使能信号单元。
7.根据权利要求5所述的装置，其特征在于，所述某一寄存器为所述扫描链中的任意一个寄存器。
8.根据权利要求5所述的装置，其特征在于，所述测试向量生成工具为自动测试向量生成工具。
CN200910080959.XA 2009-03-30 2009-03-30 一种提高扫描链测试覆盖率的方法和装置 Active CN101515479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910080959.XA CN101515479B (zh) 2009-03-30 2009-03-30 一种提高扫描链测试覆盖率的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910080959.XA CN101515479B (zh) 2009-03-30 2009-03-30 一种提高扫描链测试覆盖率的方法和装置

Publications (2)

Publication Number Publication Date
CN101515479A CN101515479A (zh) 2009-08-26
CN101515479B true CN101515479B (zh) 2014-11-19

Family

ID=41039889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910080959.XA Active CN101515479B (zh) 2009-03-30 2009-03-30 一种提高扫描链测试覆盖率的方法和装置

Country Status (1)

Country Link
CN (1) CN101515479B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034556B (zh) * 2010-09-30 2012-11-21 福州瑞芯微电子有限公司 一种基于扫描链的存储器测试方法
CN105631077B (zh) * 2014-11-07 2020-05-15 恩智浦美国有限公司 具有增大的故障覆盖率的集成电路
CN105823978B (zh) * 2016-03-11 2018-09-14 福州瑞芯微电子股份有限公司 一种通用的芯片测试时钟电路及其测试方法
CN105824351B (zh) * 2016-03-11 2018-12-18 福州瑞芯微电子股份有限公司 Cpu的可测试性时钟电路及其测试方法
CN108414924B (zh) * 2018-05-14 2023-07-07 珠海一微半导体股份有限公司 一种进入芯片测试模式的电路及其控制方法
CN111443274B (zh) * 2019-01-17 2022-06-17 瑞昱半导体股份有限公司 电路测试系统及电路测试方法
CN111610435B (zh) * 2020-05-22 2022-06-10 Oppo广东移动通信有限公司 用于控制时钟门控单元的控制电路、芯片及控制方法
CN112698187B (zh) * 2020-12-08 2023-08-04 重庆百瑞互联电子技术有限公司 一种提高集成电路测试覆盖率的方法及装置
CN115309374B (zh) * 2022-10-11 2022-12-13 北京云枢创新软件技术有限公司 Atpg库模型生成系统
CN117607666B (zh) * 2023-12-28 2024-04-12 芯弦半导体(苏州)有限公司 伪随机测试参数生成方法、老化测试方法及扫描链电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991898A (en) * 1997-03-10 1999-11-23 Mentor Graphics Corporation Arithmetic built-in self test of multiple scan-based integrated circuits
US6061818A (en) * 1997-05-08 2000-05-09 The Board Of Trustees Of The Leland Stanford Junior University Altering bit sequences to contain predetermined patterns
US7552373B2 (en) * 2002-01-16 2009-06-23 Syntest Technologies, Inc. Method and apparatus for broadcasting scan patterns in a scan-based integrated circuit
US7103814B2 (en) * 2002-10-25 2006-09-05 International Business Machines Corporation Testing logic and embedded memory in parallel
US7120842B2 (en) * 2003-09-22 2006-10-10 Texas Instruments Incorporated Mechanism to enhance observability of integrated circuit failures during burn-in tests
CN101144847B (zh) * 2006-09-14 2012-05-23 国际商业机器公司 集成电路和指定集成电路的方法

Also Published As

Publication number Publication date
CN101515479A (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
CN101515479B (zh) 一种提高扫描链测试覆盖率的方法和装置
US7313739B2 (en) Method and apparatus for testing embedded cores
US7962821B2 (en) Built-in self testing circuit with fault diagnostic capability
US7437645B2 (en) Test circuit for semiconductor device
US7363558B2 (en) Semiconductor device and method for testing the same
US20050204232A1 (en) Technique for combining scan test and memory built-in self test
TWI389129B (zh) 積體電路裝置
JP2007172778A (ja) メモリテスト回路及びメモリテスト方法
US20050120284A1 (en) Memory testing
US20080072111A1 (en) Method for performing a test case with a LBIST engine on an integrated circuit, integrated circuit and method for specifying an integrated circuit
US7231565B2 (en) Method for performing built-in and at-speed test in system-on-chip
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
US7152194B2 (en) Method and circuit for scan testing latch based random access memory
US6058255A (en) JTAG instruction decode test register and method
CN103345944B (zh) 存储器及通过测试机台对存储器进行测试的方法
US7168004B2 (en) Technique for testability of semiconductor integrated circuit
US7284174B2 (en) Enhanced JTAG interface
US8516318B2 (en) Dynamic scan
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
US7155647B2 (en) Scan of chip state from a hierarchical design
US20140281764A1 (en) Data path memory test
KR100672082B1 (ko) 이종 코아를 가진 시스템 온 칩에서의 연결선 지연 고장점검 테스트 제어기 및 이를 구비한 시스템 온 칩
KR100769041B1 (ko) 테스트를 위한 집적회로 장치
US20060069974A1 (en) One-hot encoded instruction register for boundary scan test compliant devices
KR20050041706A (ko) 반도체 테스트 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210128

Address after: No. 607, 6th floor, shining building, 35 Xueyuan Road, Haidian District, Beijing 100083

Patentee after: BEIJING VIMICRO ARTIFICIAL INTELLIGENCE CHIP TECHNOLOGY Co.,Ltd.

Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor

Patentee before: Vimicro Corp.

TR01 Transfer of patent right