CN106443415A - 带存储单元的集成芯片复测方法 - Google Patents
带存储单元的集成芯片复测方法 Download PDFInfo
- Publication number
- CN106443415A CN106443415A CN201610971236.9A CN201610971236A CN106443415A CN 106443415 A CN106443415 A CN 106443415A CN 201610971236 A CN201610971236 A CN 201610971236A CN 106443415 A CN106443415 A CN 106443415A
- Authority
- CN
- China
- Prior art keywords
- test
- node
- flag bit
- integrated chip
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种带存储单元的集成芯片复测方法，在每个关键节点对存储单元写入标志位来标记该节点测试项的通过或失效；读取每个关键节点的标志位决定是否进行该节点测项测试及之后测试内容。本发明能够最大限度保证测试结果的准确性及减少复测时间。
Description
技术领域
本发明涉及集成电路芯片测试领域，特别是涉及一种带存储单元的集成芯片复测方法。
背景技术
在现在的应用中，因测试环境影响及存储单元数据保存功能的不可重复测试性，对测试流程的可复测性提出了更高的要求。环境影响包括：针卡问题、测试板问题、甚至设备问题。环境影响可导致测试中断、数据误判；同时测试中断、数据误判在复测时可能导致芯片所带存储单元内的数据改变，影响对芯片数据保存功能判断。
发明内容
本发明要解决的技术问题是提供一种带存储单元的集成芯片复测方法，能够保证测试结果的准确性并节省复测时间。
为解决上述技术问题，本发明的带存储单元的集成芯片复测方法是采用如下技术方案实现的：
在每个关键节点对存储单元写入标志位，用于标记该节点测试项的通过或失效；读取每个关键节点的标志位，决定是否进行该节点测项测试及之后测试内容。
采用本发明的方法，可以在任一测试项中断、数据误判时进行复测，得到与初测相同的测试结果并最大限度节省复测试时间。
本发明可用于多个测试流程间的反复复测，保证不影响测试结果。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是所述带存储单元的集成芯片复测方法一实施例流程图。
具体实施方式
结合图1所示，所述带存储单元的集成芯片复测方法在下面的实施例中，具体实施过程如下：
芯片存储单元背景为全0；设置一测试通过标记(地址1)，用于判断芯片是否完全通过测试；设置一数据保存标记(地址2)，用于判断是否进行过数据保存功能测试；设置一数据保存测试标记(地址3)，用于判断芯片是否通过数据保存功能测试；包括如下步骤：
步骤一，读取地址1处测试通过标记55AA，判断芯片是否做过并完全通过前次测试；若通过则测试结束，返回良品结果；若失效则测试继续进行。
步骤二，读取地址2处数据保存通过标记33CC，判断是否做过并完全通过数据保存功能测试；若通过则继续进行下步测试：存储器功能测试；若失效则判断地址3处的数据保存测试标记；
步骤三，读取地址3处的数据保存测试标志0000判断芯片是否进行过数据存储测试；若通过，则地址2处写33CC，地址3处写FFFF，并继续进行下步测试：存储器功能测试；若失效则地址2处写CC33，地址3处写FFFF并返回不良品结果。
步骤四，若存储器功能测试通过，则地址1处写测试通过标记55AA并返回良品结果；若存储器功能测试失效，则地址1处写测试失效标记AA55并返回不良品结果。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种带存储单元的集成芯片的复测方法，其特征在于：在每个关键节点对存储单元写入标志位，用于标记该节点测试项的通过或失效；读取每个关键节点的标志位，决定是否进行该节点测项测试及之后测试内容。
2.如权利要求1所述的方法，其特征在于：测试前芯片存储单元背景为全0。
3.如权利要求1所述的方法，其特征在于：每个关键节点测项前后都进行读写标志位。
4.如权利要求1所述的方法，其特征在于：每个关键节点都根据读标志位结果判断下一步测试流程走向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610971236.9A CN106443415A (zh) | 2016-11-03 | 2016-11-03 | 带存储单元的集成芯片复测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610971236.9A CN106443415A (zh) | 2016-11-03 | 2016-11-03 | 带存储单元的集成芯片复测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106443415A true CN106443415A (zh) | 2017-02-22 |
Family
ID=58180024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610971236.9A Pending CN106443415A (zh) | 2016-11-03 | 2016-11-03 | 带存储单元的集成芯片复测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106443415A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101154468A (zh) * | 2006-09-27 | 2008-04-02 | 上海华虹Nec电子有限公司 | 内嵌存储器芯片测试方法 |
| US20080112242A1 (en) * | 2006-11-14 | 2008-05-15 | Samsung Electronics Co., Ltd. | Multichip and method of testing the same |
| US20090038997A1 (en) * | 1997-01-17 | 2009-02-12 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| CN104237766A (zh) * | 2013-06-24 | 2014-12-24 | 上海海尔集成电路有限公司 | 芯片测试方法和装置 |
| CN104459519A (zh) * | 2014-12-05 | 2015-03-25 | 大唐微电子技术有限公司 | 一种芯片安全测试方法及装置 |
| CN104635138A (zh) * | 2013-11-12 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 带存储单元的集成芯片的复测方法 |
| CN105489247A (zh) * | 2014-09-16 | 2016-04-13 | 北京兆易创新科技股份有限公司 | 一种存储器芯片的测试方法和装置 |
| CN105676105A (zh) * | 2014-11-19 | 2016-06-15 | 比亚迪股份有限公司 | 芯片测试方法及芯片测试机 |
| CN105913877A (zh) * | 2016-03-31 | 2016-08-31 | 华为技术有限公司 | 存储设备、存储设备的备电电路的自检方法和控制芯片 |
-
2016
- 2016-11-03 CN CN201610971236.9A patent/CN106443415A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090038997A1 (en) * | 1997-01-17 | 2009-02-12 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| CN101154468A (zh) * | 2006-09-27 | 2008-04-02 | 上海华虹Nec电子有限公司 | 内嵌存储器芯片测试方法 |
| US20080112242A1 (en) * | 2006-11-14 | 2008-05-15 | Samsung Electronics Co., Ltd. | Multichip and method of testing the same |
| CN104237766A (zh) * | 2013-06-24 | 2014-12-24 | 上海海尔集成电路有限公司 | 芯片测试方法和装置 |
| CN104635138A (zh) * | 2013-11-12 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 带存储单元的集成芯片的复测方法 |
| CN105489247A (zh) * | 2014-09-16 | 2016-04-13 | 北京兆易创新科技股份有限公司 | 一种存储器芯片的测试方法和装置 |
| CN105676105A (zh) * | 2014-11-19 | 2016-06-15 | 比亚迪股份有限公司 | 芯片测试方法及芯片测试机 |
| CN104459519A (zh) * | 2014-12-05 | 2015-03-25 | 大唐微电子技术有限公司 | 一种芯片安全测试方法及装置 |
| CN105913877A (zh) * | 2016-03-31 | 2016-08-31 | 华为技术有限公司 | 存储设备、存储设备的备电电路的自检方法和控制芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617842B2 (en) | Semiconductor device testing method and system employing trace data | |
| Wu et al. | RAMSES: a fast memory fault simulator | |
| CN103854705A (zh) | 用于提供智能存储器架构的方法和系统 | |
| US6286116B1 (en) | Built-in test method for content addressable memories | |
| US7536662B2 (en) | Method for recognizing and verifying FIFO structures in integrated circuit designs | |
| US6249889B1 (en) | Method and structure for testing embedded memories | |
| Manasa et al. | Implementation of BIST technology using March-LR algorithm | |
| Wu et al. | Simulation-based test algorithm generation for random access memories | |
| US20050039073A1 (en) | Integrated memory having a circuit for testing the operation of the integrated memory, and method for operating the integrated memory | |
| CN104635138B (zh) | 带存储单元的集成芯片的复测方法 | |
| US6012157A (en) | System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information | |
| JPWO2007113940A1 (ja) | 半導体検査装置 | |
| CN1934655B (zh) | 探测半导体存储器中延迟故障的方法及测试电路 | |
| CN106443415A (zh) | 带存储单元的集成芯片复测方法 | |
| Niggemeyer et al. | Diagnostic testing of embedded memories based on output tracing | |
| US20110270599A1 (en) | Method for testing integrated circuit and semiconductor memory device | |
| KR20020001764A (ko) | 반도체 메모리 시험 장치 | |
| JP2004086996A (ja) | メモリテスト回路 | |
| CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
| US6131172A (en) | Method for classifying electronic devices | |
| US7318182B2 (en) | Memory array manufacturing defect detection system and method | |
| Au et al. | Quality assurance in memory built-in self-test tools | |
| US11250198B2 (en) | Method to perform hardware safety analysis without fault simulation | |
| CN107910036A (zh) | 个性化mcu个性化存储区的测试方法 | |
| Thakur et al. | A Review Paper on Memory Testing using BIST |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170222 |
|
| WD01 | Invention patent application deemed withdrawn after publication |