CN104952487B - 一种操作多芯片封装装置的方法 - Google Patents

Abstract

本发明公开了一种操作多芯片封装装置的方法，此处所描述的多芯片封装具有一芯片其具有分享输入及独特的存取识别码。一独特的第一识别码被分配且储存于一批芯片中的芯片。安置一组芯片于一多芯片封装上。施加一系列的扫描识别码于该分享输入以分配可用的存取识别码。每一个芯片中，比较分享输入的该扫描识别码与储存于该芯片中的该独特的第一识别码，且在侦测到匹配时，此芯片中的电路致能该芯片一段时间以写入一存取识别码至非挥发存储器内，其中，所述芯片之一在一时间中被致能。此外，使用该分享输入以写入一可用存取识别码至该组芯片的该被致能芯片中的该非挥发存储器内。该独特的第一识别码可以在晶圆阶级测试程序时被储存。

Description

一种操作多芯片封装装置的方法

本申请是分案申请，母案的申请号：201010004012.3，申请日：2010年1月14日，名称：共享输入封装的三维芯片选取。

技术领域

本发明是关于具有共享输入的多芯片构装与封装，例如三维集成电路芯片的封装，及如此使用的集成电路。

背景技术

三维(3D)封装技术是将多重集成电路集成在一单一封装或是其它构装体中已经被开发。举例而言，多重存储器芯片可以被迭置以提高存储器在印刷电路板单位面积内的密度。通常，存储器芯片亦分享相同控制/地址及/或资料信号的方式迭置。因此，如何在一时间存取迭置芯片中的一个会产生问题，例如需要读取或写入资料至储存阵列中的一个芯片而不是其它的时候。此问题可以由在封装前特殊的处理个别芯片来解决，但是可能会非常昂贵及复杂。举例而言，任何人可以实施一工艺在晶圆制造时将晶圆中的每一芯片标示上一独特的识别码，使用独特的光刻图案于每一个芯片上，例如在其中的一金属层上，以组态一解码器于每一个三维堆迭的芯片中一特定层次上。之后每一个芯片必须根据此解码器组态来加以追踪。此方式增加了光刻标记的费用及实际应用上的复杂性。

美国专利第7327592号，标题为“自动辨识迭堆迭芯片半导体组件”，由Silverstri发明，在此引为参考资料。根据Silverstri的发明，此芯片堆迭中的个别芯片是使用芯片间的微球而利用由所谓的“外部控制连接”安排来辨识。特别的解码器连接至这些微球以提供独特的选取给此芯片堆迭中的个别芯片。如此可以允许在一堆迭中的任何位置自一给定晶圆中使用任何芯片。然而，其需要在每一个芯片上相对大的区域，消耗了芯片上有限的连接区域及复杂了此封装工艺。

因此需要提供一种集成电路设计及工艺以在晶圆制造过程中能够区分晶圆上的每一个芯片，且可以用任何顺序安置在一不可辨识的多芯片封装中，且同时可以在封装后的操作中允许区分出个别的芯片。

发明内容

本发明所描述的集成电路装置包含于例如是一使用三维集成封装的一多芯片封装中的一组芯片，其与分享输入线耦接。此组芯片具有一操作模式依赖选取该组中的芯片，例如自一三维储存装置中选取一个别的芯片。该组中的每一芯片包含一非挥发存储器适用于储存一批芯片中的一第一独特识别码(“扫描识别码”)，且储存多芯片封装的该组芯片中的一第二独特识别码(“存取识别码”)。此芯片中的逻辑电路回应该分享输入在线的一第一命令以将该分享输入在线的一输入扫描识别码与储存于该非挥发存储器中的一被分配第一识别码进行比较，且回应一匹配，以致能写入一第二识别码至该非挥发存储器。此外，此芯片中亦包含逻辑电路回应该分享输入在线的一第二命令，于该时间中将该分享输入在线所接收的该被分配的第二识别码写入至该非挥发存储器内。此芯片中的逻辑电路根据该非挥发存储器内该被分配的第二识别码以回应该分享输入在线的命令。

此外，根据本发明的一实施例亦描述一技术其中在该组芯片中的芯片包含案置于多芯片封装中自一批包含一晶圆的芯片，且每一该芯片包括逻辑电路可以在自该晶圆切割之前，例如于工艺的晶圆测试阶段，写入该第一识别码于该非挥发存储器中。

根据本发明的一实施例亦描述一种制造一多芯片封装的方法，其中该多芯片封装包含芯片具有分享输入及区分该封装中所述芯片的存取识别码。该方法包含储存独特的第一识别码于一批芯片的芯片中。之后，自该批芯片中安置一组芯片于一多芯片封装上，在其中该组芯片具有多个分享输入。之后，自一组存取识别码中选取可用的存取识别码分配至该封装中所述芯片内直到该组存取识别码分配完成。

此分配存取识别码的过程包括施加一系列的扫描识别码于该分享输入。于此组中的每一个芯片，比较该扫描识别码与储存于该芯片中的该独特的第一识别码且在侦测到匹配时，发出一扫描识别码匹配信号且致能该芯片中的电路一段时间以使用该分享输入写入一存取识别码至该芯片中的该非挥发存储器内，因此所述芯片之一在一时间中被致能。此外，当发出一扫描识别码匹配信号时，使用该分享输入以写入一可用存取识别码至该组芯片的该被致能芯片中的该非挥发存储器内，且之后继续直到该组存取识别码分配完成。

此外，根据本发明的一实施例亦描述一储存此独特第一识别码于此批的芯片中，其中包含执行一晶圆阶级测试程序，其施加一测试工具，且储存该独特的第一识别码于通过该测试工具的芯片中。

此外，根据本发明的一实施例亦描述一种操作多芯片封装装置的方法，该多芯片封装装置包含一组芯片与输入线耦接，该组芯片中的每一个芯片储存一被分配的识别码，该组芯片中的一芯片包含：非挥发存储器，用于储存一第一识别码与一第二识别码于该芯片中，其中该第一识别码为存取识别码，该第二识别码为被分配的识别码；控制逻辑电路，以将该输入线上的一输入扫描识别码与储存于该非挥发存储器中的该第一识别码进行比较，且回应一匹配以致能写入该第二识别码至该非挥发存储器；其中，在该组芯片中的芯片包含集成电路储存装置，该集成电路储存装置包含各自的阵列于非挥发储存单元中，且其中该非挥发存储器储存该第一识别码及该第二识别码于该各自的阵列中的储存单元内；该操作多芯片封装装置的方法包含下列步骤：接收一命令具有一第一部分指示一操作模式及一第二部分指示一存取识别码；以及将该存取识别码与每一个芯片中的该被分配的识别码进行比较，且由匹配的特定芯片回应该命令。

其中，在该组芯片中的芯片在自一晶圆切割之前写入该第一识别码于该非挥发存储器中。该控制逻辑电路根据被分配的该第二识别码以回应该输入线上的信号。该命令可以由该多芯片封装中的芯片于分享输入线上接收，或者，该命令可以由该多芯片封装中的芯片于串行分享输入线上接收。

根据此处所描述的技术，需要安置在多芯片封装中的芯片可以利用不必在一晶圆中区分个别芯片的方式制造。一批中的芯片可以由分配独特的扫描识别码而在晶圆测试过程中被区别。此外，具有独特的扫描识别码的芯片可以利用不必在此封装中区分个别芯片的方式安置在一多芯片封装上。此多芯片封装中芯片的存取识别码可以使用依赖独特的扫描识别码的工艺来分配。

因此，使用此处所描述的技术，芯片可以在一晶圆厂中被制造而不需要事先指定单一多芯片封装中所使用的芯片数目，且不需要事先指定芯片安置在此封装上的顺序。此外，芯片可以组态于多芯片封装中不需要分别芯片是如何与输入连接的，且不需要特定芯片的排列顺序。

附图说明

本发明的目的，特征，和实施例，会在下列实施方式的章节中搭配附图被描述，其中：

图1显示一传统包含对多个芯片的多芯片封装的示意图，其具有分享输入。

图2显示根据本发明实施例的多芯片封装的示意图，其中每一个安置在封装上的芯片具有一独特的存取识别码，且回应根据此存取识别码在分享输入所接收的命令集。

图3显示一集成电路的简要方块示意图，在其中包含图2所示适用于一多芯片封装的芯片。

图4显示制造包含此处所描述的多芯片封装集成电路装置的一代表性工艺的流程图。

图5为显示一晶圆测试机台及一具有多个芯片的晶圆的简要示意图。

图6显示由晶圆测试机台执行的工艺的一流程图。

图7为显示一封装测试机台及一组具有扫描识别码芯片的多芯片封装的简要示意图。

图8显示由封装测试机台执行的工艺的一流程图。

具体实施方式

本发明实施例搭配以下图1到图8进行详细描述。

图1显示一传统对多个芯片13-18的多芯片封装10的示意图，其具有分享输入11以提供例如地址、资料及控制信号至多芯片封装10中的芯片13-18。这些芯片由与此堆迭12中所有芯片13-18耦接的共享输入11通过垂直连接19、20或是其它技术来达成互连。在此情况下，必须提供一技术以区分此堆迭中的个别芯片。

图2显示根据本发明实施例的具有存取识别码命令集输入于分享输入50的多芯片封装60的示意图，其中每一个安置在封装60上的芯片51-56其具有一独特的存取识别码储存于芯片中的一非挥发存储器内。否则无法区分出具有电路设计以对分享输入50进行反应的个别芯片51-56。此芯片51-56使用由介于芯片间的线路例如线58和59所代表的三维集成技术来互连。每一个芯片具有电路其根据存取识别码来译码一命令集。在实施例中其中个别的芯片51-56包含集成电路储存装置，命令集中的一命令其可包含一读取命令需要事先指定在此分享输入的资料序列。所述存取识别码命令集在一范例中，例如是一读取命令包含一系列的字节，包括第一字节01(十六进制)指示读取操作，第二字节载有存取识别码“N”，第三字节Addr1载有地址的第一字节，第四字节Addr2载有地址的第二字节，及第五字节Addr3载有地址的第三字节。此命令序列施加至此分享输入且会被封装中的所有芯片接收。因为封装中的每一个芯片具有一储存于其中的独特存取识别码，就可以被正确地译码及对此命令反应。

必须注意的是，存取识别码可以被以芯片在堆迭中的顺序加以识别码，但不必一定是如此。因此，在图2中，最上方的芯片51具有存取识别码＝03，下一个芯片具有存取识别码＝01，下一个芯片53具有存取识别码＝04，下一个芯片54具有存取识别码＝02，下一个芯片55具有存取识别码＝05及下一个芯片56具有存取识别码＝06。此存取识别码的序列产生是根据以下所描述的程序所产生的结果。

图3显示于芯片95上的一集成电路的简要方块示意图，其适用于安置此处所描述的芯片于一多芯片封装。此集成电路上于制造及封装时，与其它可以被安置在同一封装上的芯片相较，是不可区分的。此集成电路包括一逻辑电路以在封装之后分配一独特的存取识别码。在此范例中，芯片95上的一集成电路包括一存储器阵列80于一半导体基板上。在一范例中，此存储器阵列80包含一闪存其包含非挥发储存单元的一阵列。一列解码器81与多条沿着此储存阵列80列方向上排列的字符线82耦接。行解码器83与多条沿着此储存阵列80行方向上排列的位线84耦接，以自此阵列80的储存单元中读取和程序化资料。地址经由总线85提供至行解码器83与列解码器81。在区块86中的感应放大器及资料输入结构在此范例中经由数据总线87与行解码器83耦接。资料是由芯片95上的集成电路的输入/输出端口或是其它于芯片95上的集成电路内或外的资料来源通过资料输入线91传送至方块86的资料输入结构。在此例示的实施例中，其它电路94也包括在此集成电路内，例如通用目的处理器或特殊用途电路，或是由此储存阵列所支持的组合模块以提供单芯片系统功能。资料是由方块86中的感应放大器，通过资料输出线92，传送至芯片95上的集成电路的输入/输出端口或其它芯片95上的集成电路内或外的资料目的地。在此范例中，此芯片95包括电压供应源于方块88中，其可以提供许多型态的调整偏压至此芯片，例如供闪存作为读取、擦除、程序化、擦除验证及程序化验证的电压。

在此范例中一控制器89以一偏压调整状态机构应用来操作集成电路的不同模式。此控制器89的应用可以使用本领域公知技术，如特殊目的逻辑电路来实施。在另一实施例中，该控制器包含一通用目的处理器，其可以实施在相同集成电路上，其执行一计算机程序以控制该装置的操作。在另一实施例中，特殊目的逻辑电路和一通用目的处理器的组合可以被用来实施该控制器。

此控制器89包括一命令解码器其回应施加在线93上的命令以解码此集成电路的命令集。举例而言，对一储存装置其命令集包含读取、写入、缓存器读取、缓存器写入等等型态的命令。根据此处所描述的技术，此命令集亦加载使用存取识别码以自多芯片封装中选取个别芯片的命令。此控制器89亦包含扫描识别码/存取识别码的逻辑电路其可以支持此处所描述的程序以分配此晶例的存取识别码。实施例中亦包含一地址产生器于控制器89中以用来产生于此装置中不同应用所需的地址。

当安置一多芯片封装，此输入包含资料输入线91、地址线85及命令线93由此多芯片封装中的芯片分享，共同称为“分享输入”。在某些实施例中，资料、地址及命令信号是以串行方式施加至此分享输入线，例如其可以利用已知的串行快闪储存装置使用。

此芯片95亦包括非挥发存储器96适用于储存一第一独特识别码，称为扫描识别码，及非挥发存储器97适用于储存一第二独特识别码，称为存取识别码。此第一独特识别码在一批芯片的中是独特的，其中一批或许是单一晶圆中的所有芯片，或是一群组晶圆中的所有芯片，其可以在后续制造及封装过程中来追踪此芯片。此第二独特识别码在一组安置于单一封装体上的芯片的中是独特的，且对应于在使用于一命令集以自此封装体中选取特定芯片所使用的存取识别码。此扫描识别码存储器96及存取识别码存储器97可以使用阵列80中的储存单元，且由控制器98使用一特定阵列地址加以辨识。替代地，此扫描识别码存储器96及存取识别码存储器97可以使用芯片中的其它非挥发储存单元。举例而言，非挥发储存缓存器可以与控制器98耦接以作为这些目的之用。这些识别码可以利用与此装置中的状态缓存器和组态缓存器相同或类似的方式在可存取的非挥发储存缓存器上实施。

特别是，此扫描识别码存储器96可以组态为在晶圆测试程序中由晶圆探针进行存取。因此于集成电路上的一实体测试接口或是其它接口，例如特殊功能的测试垫可以由晶圆探针接触，且在集成电路上的逻辑电路可以由晶圆测试机台写入资料于此扫描识别码存储器96内。此实体测试接口是根据生产线所使用的测试设备所特定的方式来实施于晶圆及/或芯片上。

此控制器98或是其它芯片中资源，包括扫描识别码/存取识别码逻辑电路是回应此分享输入上的一第一命令以将一输入扫描识别码与此扫描识别码存储器96中一分配的第一扫描识别码进行比较。此逻辑电路发出一扫描识别码匹配信号，或是不匹配信号至此分享输入，如此分配此存取识别码的系统被通知是否匹配。

此控制器98或是其它芯片中资源，包括可以回应扫描识别码匹配的逻辑电路以致能写入一第二识别码至存取识别码存储器97一段时间长度足以允许一系统分配存取识别码来完成使用分享输入以写入一可用的存取识别码至此存取识别码存储器97中的程序。此外，此控制器98，或是其它芯片中资源，包括逻辑电路回应此分享输入上的命令，其可以由一外部机器发出一回应扫描识别码匹配的信号，以在程序致能的此段期间中将一分配的存取识别码写入至此存取识别码存储器内。当此存取识别码写入程序无法于一扫描识别码匹配之后被致能的话，此存取识别码存储器97可以使用本领域公知的存储器锁住技术来防止被改变。

图4显示制造包含此处所描述的多芯片封装集成电路装置的一代表性工艺的流程图。根据此范例，一具有一存取识别码致能芯片的阵列的晶圆被制造(100)，例如具有如图3中的芯片。此晶圆被安置在一晶圆探针以进行晶圆测试程序(101)。使用此晶圆探针，一独特的识别码，于分配至此批的识别码范围内，并写入通过晶圆测试芯片的扫描识别码存储器(102)内。之后，此晶圆自晶圆探针中移出且切割成单独的芯片(103)。一组通过测试的芯片自此批中选取以封装成多芯片封装(104)。之后，一组通过测试的芯片安置在一单一多芯片封装上(105)。此芯片可以使用不会区别特定芯片的技术将其安置在一单一多芯片封装上。

之后，此完成的多芯片封装被安置在一封装测试装置上来进行例如最终测试。一程序被执行以将封装过的芯片与扫描识别码匹配(106)。在每一芯片中，为了回应此匹配，一存取写入操作进行一段时间，其可为事先指定的一特定时间，或是随着工艺而改变的时间，直到此芯片成功写入一存取识别码或是收到无法写入存取识别码的信号为止(107)。因为每一个芯片在此批中具有一独特的扫描识别码，所以此封装中在一时间仅有一个芯片会被致能。

在侦测匹配时，一个可用的存取识别码使用共享输入写入至此封装中(108)。因为只有一个芯片会被致能写入此存取识别码，在此时间仅有一个芯片会接收此可用的存取识别码。此程序会决定此封装中所有的存取识别码皆已被分配(109)。假如不是，则此程序回到步骤106，继续进行将封装过的芯片扫描并与扫描识别码匹配。假如在步骤109，所有的存取识别码皆已被分配，则完成此程序(110)。虽然未于图中显示，假如此批中所有的存取识别码皆依序通过此封装，且并非所有的存取识别码被成功地分配，则此程序失败。

图5为显示一晶圆测试机台200及一具有多个芯片的晶圆201的简要示意图。此芯片在制造后是不可分辨的，如同图3中所描述的一般。晶圆测试机台200致能写入扫描识别码至此晶圆201中的个别芯片上，如此将此批中的芯片写入一系列的扫描识别码。如之前解释过的，此技术中分配存取识别码至所谓的一批可以包括是单一晶圆中的所有芯片，或是一群组晶圆中的所有芯片，或是支持多芯片封装工艺一特定生产线中的一小组芯片。在此范例中，此晶圆201中的个别芯片其通过了晶圆测试程序后依序被分配一个此批中独特的扫描识别码，包括扫描识别码1、扫描识别码2、扫描识别码3…扫描识别码160等。

图6显示由晶圆测试机台200执行的工艺的一流程图。此工艺牵涉到探测晶圆上一特定位置(x,y)的芯片(210)。测试样本被施加在此芯片(211)。此算法决定在此特定位置(x,y)上的芯片是否通过此测试样本(212)。假如此芯片通过的话，一扫描识别码会被写入此芯片中的非挥发存储器，且此芯片会被标示或纪录为一通过芯片(213)。之后，此程序会决定是否此晶圆中所有的芯片是否皆以被分配了扫描识别码(214)。假如不是，则此探针移到晶圆中的下一个芯片(215)，且此程序循环回到步骤210。假如在步骤212，此芯片并未通过，则此芯片标示为一失效芯片所以可以在芯片自晶圆切割之后被丢弃，或是进行其它的处理(217)。此外，假如在步骤214，决定了此晶圆中所有的芯片皆已完成测试，则终止此程序(216)。

图7为显示一封装测试机台30及一组具有扫描识别码12、9、14、16、10和18芯片的多芯片封装301的简要示意图。此多芯片封装301中的芯片具有分享输入302。这些芯片在制造后是不可分辨的，如同图3中所描述的一般，但是具有可自此批中选取特定芯片所使用的独特扫描识别码。此方式使得安置在此多芯片封装301中的芯片不需要被区别出来。于执行之前所描述的程序之后，此批中的每一个芯片接收一独特的存取识别码。如图7中所示，举例而言，此芯片具有此系列中的第一匹配扫描识别码，其在此范例中为9，被分配到此组可用的存取识别码中的第一存取识别码，例如存取识别码“1”。此芯片具有此系列中的第二匹配扫描识别码，其在此范例中为10，被分配到此组可用的存取识别码中的第二存取识别码，例如存取识别码“2”。

图8显示由封装测试机台300执行的工艺的一流程图。此工艺牵涉到首先提取一目前的封装至此机台(310)。之后，扫描识别码(i)被施加至此多芯片封装中的分享输入，其中(i)是用来追踪分配到此批中的扫描识别码所用的索引。此程序会决定是否侦测到一匹配(312)，例如侦测与多芯片封装耦接的分享在线的一信号。假如侦测到匹配的话，此芯片上侦测到匹配的电路会致能一存取识别码写入非挥发存储器(313)。在没有与目前扫描识别码(i)匹配的芯片，此写入存取识别码的电路将不会被致能。因此，此封装中只有一个芯片会被致能接收一存取识别码以回应一特定扫描识别码的匹配。封装测试机台300使用分享输入来写入一可用存取识别码于此被致能的芯片(314)。之后，此程序会决定是否此封装中所有的存取识别码皆已被写入(315)。假如不是，则此程序决定是否此批中的最后一个扫描识别码被测试了(316)。假如最后一个扫描识别码尚未被测试，则递增此扫描识别码(317)，且此程序循环回到步骤311以继续施加扫描识别码。假如在步骤315所有的存取识别码皆已被写入此多芯片封装中，则完成了此程序(319)。假如在步骤316中已经使用了此批所有的扫描识别码但无法成功地分配所有的存取识别码，则此程序失败(318)。

此处所描述的集成电路其可支持安置一芯片于一多晶封装的程序，其中此这些芯片在制造期间是不可分辨的，且可以被安置在封装中的不特定位置上，且具有不可分辨的输入/输出。在此处所示的范例中，此芯片被实施为可以在电路中于工艺的晶圆测试阶段支持一分配每一个芯片一独特的扫描识别码储存于芯片中非挥发存储器内的程序。于封装测试阶段，此扫描识别码被使用以支持一程序用来扫描此封装中匹配的扫描识别码。一但一扫描识别码被匹配，此匹配的芯片可以被程序化一独特的存取识别码。

于现场操作时，一个所使用的命令集可以利用此独特的存取识别码的优点对封装中个别的芯片进行存取。因此，一种操作一多芯片封装装置的方法，该多芯片封装装置包含多个芯片，每一个芯片储存在该多芯片封装装置中独特的被分配的识别码，该方法包含下列步骤：于分享输入在线接收一命令，其具有一第一部分指示一操作模式及一第二部分指示一存取识别码；以及将该存取识别码与每一个芯片中的该被分配的识别码进行比较，且由匹配的特定芯片回应该命令。

虽然本发明已参照实施例来加以描述，然本发明并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为本领域技术所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式意欲落在本发明的权利要求范围及其均等物所界定的范畴之中。

Claims (3)

1.一种操作多芯片封装装置的方法，该多芯片封装装置包含一组芯片与一为该组芯片所共享的输入线相耦接，该组芯片中的每一个芯片储存一被分配的识别码，该组芯片中的一芯片包含：

非挥发存储器，用于储存一第一识别码与一第二识别码于该芯片中，其中该第一识别码为存取识别码，该第二识别码为被分配的识别码；

控制逻辑电路，用以将该输入线上的一输入扫描识别码与储存于该非挥发存储器中的该第一识别码进行比较，且回应一匹配，以致能写入该第二识别码至该匹配的相对应芯片的非挥发存储器中；

其中，在该组芯片中的各芯片包含集成电路储存装置，该集成电路储存装置包含各自的阵列于非挥发储存单元中，且其中该非挥发存储器储存该第一识别码及该第二识别码于该各自的阵列中的储存单元内；

该操作多芯片封装装置的方法包含下列步骤：

接收一命令具有一第一部分指示一操作模式及一第二部分指示一存取识别码；以及

将该存取识别码与每一个芯片中的该被分配的识别码进行比较，且由匹配的特定芯片回应该命令；

其中，该命令由该多芯片封装装置中的芯片于共享输入线上接收，或者该命令由该多芯片封装装置中的芯片于串行共享输入线上接收。

2.如权利要求1所述的方法，其中，在该组芯片中的芯片在自一晶圆切割之前写入该第一识别码于该非挥发存储器中。

3.如权利要求1所述的方法，其中，该控制逻辑电路根据被分配的该第二识别码以回应该输入线上的信号。