JP2000305799A - 不揮発性メモリ内蔵マイクロコンピュータおよびその検査システム、ならびに不揮発性メモリ内蔵マイクロコンピュータを搭載したｉｃカードおよびその検査システム - Google Patents

不揮発性メモリ内蔵マイクロコンピュータおよびその検査システム、ならびに不揮発性メモリ内蔵マイクロコンピュータを搭載したｉｃカードおよびその検査システム

Info

Publication number
JP2000305799A
JP2000305799A JP11709999A JP11709999A JP2000305799A JP 2000305799 A JP2000305799 A JP 2000305799A JP 11709999 A JP11709999 A JP 11709999A JP 11709999 A JP11709999 A JP 11709999A JP 2000305799 A JP2000305799 A JP 2000305799A
Authority
JP
Japan
Prior art keywords
microcomputer
test
nonvolatile memory
built
inspection system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11709999A
Other languages
English (en)
Other versions
JP3441055B2 (ja
Inventor
Haruhiko Shigemasa
晴彦 重政
Kazuhiro Yaekawa
和宏 八重川
Masaaki Tanno
雅明 丹野
Nobuhiro Shimoyama
展弘 下山
Tadao Takeda
忠雄 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Sharp Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Sharp Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11709999A priority Critical patent/JP3441055B2/ja
Priority to EP00303065A priority patent/EP1050816A3/en
Priority to TW089106882A priority patent/TW460778B/zh
Priority to US09/552,701 priority patent/US6981179B1/en
Priority to KR1020000021049A priority patent/KR20010007000A/ko
Publication of JP2000305799A publication Critical patent/JP2000305799A/ja
Application granted granted Critical
Publication of JP3441055B2 publication Critical patent/JP3441055B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0095—Testing the sensing arrangement, e.g. testing if a magnetic card reader, bar code reader, RFID interrogator or smart card reader functions properly
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Credit Cards Or The Like (AREA)
  • Microcomputers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 不揮発性メモリ内蔵マイクロコンピュータの
不揮発性メモリを、テスト用プログラムをチップ上に残
すことなく検査する。 【解決手段】 不揮発性メモリ内蔵マイクロコンピュー
タ１０の不揮発性メモリ１１をテストする際、外部通信
装置２０からテストコマンドを入力することにより、ブ
ートＲＯＭ１６にあらかじめ書いておいた制御プログラ
ムを実行し、通信回路１４を介して外部通信装置２０か
らＲＡＭ１２にテスト用プログラムを転送し、転送完了
後ＣＰＵ１３の制御をＲＡＭ１２に移して不揮発性メモ
リ１１のテストを実行し、テスト結果とフェイルログを
通信回路１４を介して外部通信装置２０に転送する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリ内
蔵マイクロコンピュータおよびそれを搭載したＩＣカー
ド、ならびにその検査システムに関するものである。
【０００２】
【従来の技術】少なくとも一部書き換え可能な不揮発性
メモリを内蔵したマイクロコンピュータは、汎用のメモ
リライターや汎用のテスタなどの外的手段や、内部のＣ
ＰＵおよびＲＯＭを用いた内的手段等によって、メモリ
上に書き込まれたデータやプログラムを簡単に書き換え
ることができるので、データメモリやプログラムメモリ
として各種電化製品やＯＡ（office automation ）機器
などに幅広く使用されている。
【０００３】さらに、昨今では、メモリの大容量化が進
んだことから、マイクロコンピュータの用途がより拡大
して、人体への安全性にかかわるものや、より高いセキ
ュリティのものが要求されるようになってきている。そ
のため、マイクロコンピュータに内蔵されている不揮発
性メモリに対しても、書き換え回数の保証や書き込んだ
データの保証期間などについて、より一層高い信頼性が
要求されている。
【０００４】この点、不揮発性メモリを内蔵したマイク
ロコンピュータの信頼性を上げるためには、不揮発性メ
モリの単体でのテストをより高精度にすることは当然と
して、製品であるマイクロコンピュータさらにはＩＣカ
ードに実装した後におけるテストがより重要となる。
【０００５】ここで、図６および図７を用いて、従来の
一般的なマイクロコンピュータに内蔵された不揮発性メ
モリのテストについて説明する。
【０００６】図６に示すように、従来の一般的なマイク
ロコンピュータ８０（以下、「マイコン８０」と略記す
る。）は、不揮発性メモリ８１、ＲＡＭ８２、ＣＰＵ８
３、制御回路８４、ブートＲＯＭ８５が、それぞれ内部
バスによって接続されて構成されている。
【０００７】そして、このようなマイコン８０をテスト
する場合、通常は汎用のロジックテスタ等を使用する。
すなわち、図７に示すように、汎用ロジックテスタ９０
（以下、「テスタ９０」と略記する。）の多数のテスト
端子（端子群９１）をマイコン８０の多数のテスト端子
（端子群８６）と接続して、テスタ９０からの信号によ
ってマイコン８０をテストモードに遷移させてから内部
回路のテストを行うのが一般的なテスト手法である。
【０００８】この場合、テスト用プログラムはテスタ９
０が持っているため、データ信号、アドレス信号、クロ
ック信号、制御信号等をテスタ９０がマイコン８０に与
えるためには、少なくとも数十ピン分の接続手段が必要
になる（図７）。
【０００９】それゆえ、このようなテスト方法では、マ
イコン８０を製品に実装した後でその製品の最終的な出
荷テストを行う場合、汎用のテスタ９０ではメモリ部の
テストを実施することができないので、実際にその製品
を動作させてテストする実機テストでしか最終確認がで
きない。すなわち、この方法では、製品に実装後は不揮
発性メモリ８１ヘの書き込みや読み出し、消去の確認く
らいしか検査できず、メモリセルそれぞれのＶｔｈ電圧
のシフト量のチェックなど詳細な項目をテストすること
ができないという問題点があった。
【００１０】また、製品に実装されたマイコン８０とテ
スタ９０とを仮に数十ピン分の接続手段により接続でき
たとしても、１台の汎用テスタで１チップのテストしか
できないという問題点があった。なお、最近では、同測
テストが可能な高級な汎用ロジックテスタもあるが、そ
れでも同時にテストできるのは精々数チップである。こ
の点、不揮発性メモリ８１を詳細かつ高精度にテストす
るためにテスト時間およびテスト項目が従来のテスト方
法に較べて増加することを鑑みれば、テストのコストを
下げるためにより多くのチップを同時にテストすること
は必須事項である。
【００１１】ここで、上述したような、少なくとも一部
書き換え可能な不揮発性メモリを内蔵したマイクロコン
ピュータの重要な用途の一つとして、ＩＣカードヘの応
用があげられる。
【００１２】ＩＣカードとは、不揮発性メモリのような
情報データ記録用メモリと、このメモリを制御するマイ
クロコンピュータを搭載し、このメモリ部にデータおよ
びプログラムを記憶させ、必要に応じてデータを読み出
し、または書き込みを行う機能を備えたカードである。
このようなＩＣカードに内蔵されている情報データ記録
用メモリとしては一般にＥＥＰＲＯＭ（electrically e
rasable and programmable read only memory ）がよく
知られている。ＥＥＰＲＯＭの場合、メモリ容量は、８
〜１６Ｋバイトで書き換え回数は１万回というものが主
流である。しかし、最近では数百Ｋ〜数Ｍバイトの大容
量を持ったフラッシュメモリやＦＥＲＡＭ（ferro elec
tric random access memory ）等のメモリを内蔵し、書
き換え回数も数万〜数十万回を保証したＩＣカードも実
用化されつつある。
【００１３】ＩＣカードは、電子決済をはじめ、交通機
関、医療、流通など幅広く採用されているため、カード
の信頼性にはより高いものが要求され、また偽造防止の
ためセキュリティのより高いものが要求されている。
【００１４】不揮発性メモリを内蔵したＩＣカードで
は、より信頼性の高いものにするため、チップ単体での
テストを行った後さらにカードに実装した後にもメモリ
のテストを行うことが一般に行われている。メモリのテ
スト方法としては、あらかじめ製造工程で内蔵ＲＯＭや
テスト用ＲＯＭにテスト用プログラムを格納しておき、
外部検査装置からテストコマンドを入力すると、ＣＰＵ
がテスト用ＲＯＭ上のテスト用プログラムを実行してメ
モリをテストするという方法が知られている。
【００１５】例えば、公開特許公報「特開昭６０−３０
８２号公報（公開日：昭和６０年（１９８５）１月９
日）」には、所定の検査装置にＩＣカードをセットした
後、検査装置からテストコマンド信号をＩＣカード側に
伝えると、内蔵ＲＯＭにあらかじめ格納しておいたテス
ト用プログラムをＣＰＵが実行することにより、カード
実装後のメモリのテストを可能とする技術手段が記載さ
れている。
【００１６】また、公開特許公報「特開昭６０−１９３
０５６号公報（公開日：昭和６０年（１９８５）１０月
１日）にも、類似の技術手段が記載されている。
【００１７】
【発明が解決しようとする課題】しかしながら、上記従
来の方法は、何れもテスト用プログラムがすべてＲＯＭ
に書き込まれているため、この方法を実現するために
は、テスト用のＲＯＭを追加するか、あるいは内蔵ＲＯ
Ｍを共用する場合はテスト用プログラム用のプログラム
エリアを準備しておく必要があった。このため、このよ
うな限られた容量の中では、メモリの信頼性を保証する
のに十分なテストを実施することができないという問題
があった。
【００１８】不揮発性メモリは、高信頼性を保証する必
要があるもの程、数多くのテストを実施する必要があ
る。特に、数万〜数十万回の書き換え回数を保証するた
めには、メモリヘの書き込み／読み出し／消去のテスト
だけでなく、メモリセルそれぞれについてＶｔｈ電圧の
測定を行い、書き込み／読み出し／消去に対するマージ
ンをテストする必要がある。
【００１９】しかしながら、ＲＯＭに書き込まれたテス
ト用プログラムは書き換えができないため、多種類のテ
スト用プログラムをＲＯＭに書いておくためには、ＲＯ
Ｍの容量を大幅に増やす必要があった。また、仮にＲＯ
Ｍの容量を増やしたとしても、検査装置とチップとが、
最終的に１対１で通信を行うため、バーンインテスト等
のように大量のチップを一度にテストすることができな
かった。
【００２０】さらに、昨今の解析技術の発達によりＩＣ
カードの偽造を目的としてチップを解析された場合、製
造工程でプログラムデータを形成してしまうようなＲＯ
Ｍに書かれたデータの場合、ウエハの裏面からレーザを
照射する等の方法により、不揮発性メモリのアドレス情
報をはじめ、Ｖｔｈデータ等の重要データが簡単に解析
されてしまう。したがって、ＲＯＭに不揮発性メモリの
テスト用プログラムを格納しておくのはセキュリティ上
非常に危険であるという問題があった。
【００２１】この対策として、ＲＯＭの代わりに別の不
揮発性メモリをテスト用に使用し、テスト終了後にテス
ト用プログラムを消去するという方法が考えられるが、
テストのためだけに別の不揮発性メモリを使用するの
は、チップ面積の増大を招くだけでなく、このメモリ自
身のテストもする必要があり、あまり意味がない。
【００２２】本発明は、上記の問題点を解決するために
なされたもので、その目的は、テスト用プログラムをチ
ップ上に残すことなく、検査を実施することができる不
揮発性メモリ内蔵マイクロコンピュータおよびそれを搭
載したＩＣカード、ならびにその検査システムを提供す
ることにある。
【００２３】
【課題を解決するための手段】請求項１の不揮発性メモ
リ内蔵マイクロコンピュータは、上記の課題を解決する
ために、不揮発性メモリと、ブートＲＯＭと、ＲＡＭ
と、該ブートＲＯＭおよび該ＲＡＭに配置されたプログ
ラムを実行するＣＰＵと、検査システムとの通信を制御
する通信回路とを備えるとともに、該ブートＲＯＭに
は、該検査システムからのテストコマンドに応じて、該
不揮発性メモリのテスト用プログラムを該検査システム
より受信して該ＲＡＭに配置する処理と、該テスト用プ
ログラムを実行する処理と、得られたテスト結果を該検
査システムへ送信する処理とを含む制御プログラムが配
置されていることを特徴としている。
【００２４】また、請求項２の不揮発性メモリ内蔵マイ
クロコンピュータの検査システムは、上記の課題を解決
するために、上記請求項１に記載の不揮発性メモリ内蔵
マイクロコンピュータの不揮発性メモリのテスト用プロ
グラムを格納した記憶装置と、該不揮発性メモリ内蔵マ
イクロコンピュータとの通信を制御する通信制御回路
と、該不揮発性メモリの検査の際、該テスト用プログラ
ムを該不揮発性メモリ内蔵マイクロコンピュータへ送信
する通信用マイクロコンピュータとを含む外部通信装置
を備えていることを特徴としている。
【００２５】上記の構成により、不揮発性メモリの検査
の際、不揮発性メモリ内蔵マイクロコンピュータは、ブ
ートＲＯＭにあらかじめ書き込まれている制御プログラ
ムに従って、検査システムからのテストコマンドに応じ
て、不揮発性メモリのテスト用プログラムを検査システ
ムより受信してＲＡＭに配置し、テスト用プログラムを
実行し、得られたテスト結果を検査システムへ送信す
る。
【００２６】一方、検査システムは、外部通信装置から
不揮発性メモリ内蔵マイクロコンピュータにテストコマ
ンドを送信するとともに、記憶装置に格納しているテス
ト用プログラムを送信する。
【００２７】これによって、ＲＡＭ上のテスト用プログ
ラムにより、不揮発性メモリをテストモードに遷移させ
てテスト用プログラムを実行して、信頼性およびセキュ
リティの高いテストを実施できる。すなわち、外部通信
装置からＲＡＭにテスト用プログラムを転送してＲＡＭ
上でテストを行うことによって、従来のようにテスト用
プログラムを書いた専用のテストＲＯＭを使用すること
なく、多種類のテストをテンポラリに、ＲＡＭに一時的
にプログラムを転送して行うことができるため、メモリ
セルのマージンテスト等不揮発性メモリの信頼性の高い
テストを実施することができる。
【００２８】また、ＲＡＭに転送されたテスト用プログ
ラムは、テスト終了後電源電圧供給停止と同時に消去さ
れることから、最終製品にテスト用プログラムが残らな
いため、不正にテスト用プログラムが解析されることを
防止できる。これは、不揮発性メモリ内蔵マイクロコン
ピュータを搭載したＩＣカード等のような高信頼性でハ
イセキュリティを要する製品には非常に効果的である。
【００２９】以上のように、上記の不揮発性メモリ内蔵
マイクロコンピュータおよびその検査システムは、汎用
のテスタを使用せず、テスト用プログラムをチップ上に
残すことなく、信頼性およびセキュリティの高いテスト
を低コストで実施することができる。
【００３０】請求項３の不揮発性メモリ内蔵マイクロコ
ンピュータの検査システムは、上記の課題を解決するた
めに、請求項２の構成に加えて、複数の上記外部通信装
置と接続されて、各外部通信装置に接続されている上記
不揮発性メモリ内蔵マイクロコンピュータの検査を集中
制御する制御用コンピュータを備えていることを特徴と
している。
【００３１】上記の構成により、請求項２の構成による
作用に加えて、制御用コンピュータを用いて、複数の不
揮発性メモリ内蔵マイクロコンピュータの不揮発性メモ
リの検査を集中制御するため、複数のチップを同時に検
査することが可能となる。ゆえに、不揮発メモリの検査
のコストを大幅に削減できる。
【００３２】請求項４のＩＣカードは、上記の課題を解
決するために、上記請求項１に記載の不揮発性メモリ内
蔵マイクロコンピュータを搭載していることを特徴とし
ている。
【００３３】また、請求項５の不揮発性メモリ内蔵マイ
クロコンピュータを搭載したＩＣカードの検査システム
は、上記の課題を解決するために、上記請求項４に記載
のＩＣカードに搭載された不揮発性メモリ内蔵マイクロ
コンピュータの不揮発性メモリのテスト用プログラムを
格納した記憶装置と、該ＩＣカードとの通信を制御する
通信制御回路と、該不揮発性メモリの検査の際、該テス
ト用プログラムを該ＩＣカードへ送信する通信用マイク
ロコンピュータとを含む外部通信装置を備えていること
を特徴としている。
【００３４】上記の構成により、不揮発性メモリの検査
の際、ＩＣカードの不揮発性メモリ内蔵マイクロコンピ
ュータは、ブートＲＯＭにあらかじめ書き込まれている
制御プログラムに従って、検査システムからのテストコ
マンドに応じて、不揮発性メモリのテスト用プログラム
を検査システムより受信してＲＡＭに配置し、テスト用
プログラムを実行し、得られたテスト結果を検査システ
ムへ送信する。
【００３５】一方、検査システムは、外部通信装置から
ＩＣカードの不揮発性メモリ内蔵マイクロコンピュータ
にテストコマンドを送信するとともに、記憶装置に格納
しているテスト用プログラムを送信する。
【００３６】これによって、ＲＡＭ上のテスト用プログ
ラムにより、不揮発性メモリをテストモードに遷移させ
て信頼性およびセキュリティの高いテストを実施でき
る。すなわち、外部通信装置からＲＡＭにテスト用プロ
グラムを転送してＲＡＭ上でテストを行うことによっ
て、従来のようにテスト用プログラムを書いた専用のテ
ストＲＯＭを使用することなく、多種類のテストをテン
ポラリに、ＲＡＭに一時的にプログラムを転送して行う
ことができるため、メモリセルのマージンテスト等不揮
発性メモリの信頼性の高いテストを実施することができ
る。
【００３７】また、ＲＡＭに転送されたテスト用プログ
ラムは、テスト終了後電源電圧供給停止と同時に消去さ
れることから、最終製品にテスト用プログラムが残らな
いため、不正にテスト用プログラムが解析されることを
防止できる。これは、ＩＣカード等のような高信頼性で
ハイセキュリティを要する製品には非常に効果的であ
る。
【００３８】以上のように、上記の不揮発性メモリ内蔵
マイクロコンピュータを搭載したＩＣカードおよびその
検査システムは、汎用のテスタを使用せず、テスト用プ
ログラムをチップ上に残すことなく、信頼性およびセキ
ュリティの高いテストを低コストで実施することができ
る。
【００３９】請求項６の不揮発性メモリ内蔵マイクロコ
ンピュータを搭載したＩＣカードの検査システムは、上
記の課題を解決するために、請求項５の構成に加えて、
複数の上記外部通信装置と接続されて、各外部通信装置
に接続されている上記ＩＣカードの検査を集中制御する
制御用コンピュータを備えていることを特徴としてい
る。
【００４０】上記の構成により、請求項５の構成による
作用に加えて、制御用コンピュータを用いて、複数のＩ
Ｃカードに搭載されている不揮発性メモリ内蔵マイクロ
コンピュータの不揮発性メモリの検査を集中制御するた
め、複数のＩＣカードを同時に検査することが可能とな
る。ゆえに、ＩＣカードの不揮発メモリの検査のコスト
を大幅に削減できる。
【００４１】
【発明の実施の形態】〔実施の形態１〕本発明の一実施
の形態について図１から図３に基づいて説明すれば、以
下のとおりである。
【００４２】図１に示すように、本実施の形態に係る不
揮発性メモリ内蔵マイクロコンピュータ１０（以下、
「マイコン１０」と略記する。）の検査システムは、外
部通信装置２０および制御用コンピュータ３０を備えて
構成されている。そして、マイコン１０に内蔵されてい
る不揮発性メモリ１１の検査は、外部通信装置２０をマ
イコン１０および制御用コンピュータ３０とそれぞれ相
互通信可能に接続して実行される。
【００４３】上記マイコン１０は、不揮発性メモリ１
１、ＲＡＭ（random access memory）１２、ＣＰＵ（ce
ntral processing unit ）１３、通信回路１４、制御回
路１５、ブートＲＯＭ（read only memory）１６を備え
て構成されている。そして、不揮発性メモリ１１、ＲＡ
Ｍ１２、ＣＰＵ１３、通信回路１４、制御回路１５、ブ
ートＲＯＭ１６は、それぞれ内部バスによって接続され
ている。さらに、上記マイコン１０は、ＶＰＰ端子１７
ａ、ＶＣＣ端子１７ｂ、ＧＮＤ端子１７ｃ、ＲＳＴ端子
１７ｄ、ＣＬＫ端子１７ｅ、Ｉ／Ｏ（input/output）端
子１７ｆを含む端子群１７を備えている。
【００４４】上記ＣＰＵ１３は、上記のブートＲＯＭ１
６およびＲＡＭ１２に配置されたプログラムを実行す
る。また、上記の通信回路１４および制御回路１５は、
主に通信速度、プロトコル等について、上記外部通信装
置２０との通信制御を行うものである。
【００４５】上記ブートＲＯＭ１６には、通信回路１４
を動作させるプログラムのみがＣＰＵ１３で実行可能に
配置（格納）されている。すなわち、ブートＲＯＭ１６
には、外部通信装置２０からのテストコマンドに応じ
て、不揮発性メモリ１１のテスト用プログラムを外部通
信装置２０より受信してＲＡＭ１２に配置する処理と、
テスト用プログラムを実行する処理と、得られたテスト
結果を外部通信装置２０へ送信する処理とを含む制御プ
ログラムが配置されている。ＲＡＭ１２は、不揮発性メ
モリ１１の検査時に、不揮発性メモリ１１のテスト用プ
ログラムが外部通信装置２０より転送されて、配置さ
れ、ＣＰＵ１３により実行される。
【００４６】また、上記外部通信装置２０は、通信用マ
イコン２１、通信制御回路２２、電源回路２３、記憶装
置２５を備えて構成されている。そして、通信用マイコ
ン２１、通信制御回路２２、電源回路２３、記憶装置２
５は、それぞれ内部バスによって接続されている。さら
に、上記外部通信装置２０は、ＶＰＰ端子２４ａ、ＶＣ
Ｃ端子２４ｂ、ＧＮＤ端子２４ｃ、ＲＳＴ端子２４ｄ、
ＣＬＫ端子２４ｅ、Ｉ／Ｏ端子２４ｆを含む端子群２４
を備えている。
【００４７】そして、上記の外部通信装置２０とマイコ
ン１０とは、端子群１７および端子群２４の対応する端
子同士が接続される。さらに、ＶＰＰ端子２４ａからＶ
ＰＰ端子１７ａ、ＶＣＣ端子２４ｂからＶＣＣ端子１７
ｂへそれぞれ電力を、ＣＬＫ端子２４ｅからＣＬＫ端子
１７ｅへクロックを供給しつつ、必要に応じてＩ／Ｏ端
子１７ｆ・２４ｆ間でデータ通信を行える構成になって
いる。
【００４８】上記の通信用マイコン２１および通信制御
回路２２は、主に通信速度、プロトコル等について、上
記マイコン１０および制御用コンピュータ３０との通信
制御を行うものである。
【００４９】上記電源回路２３は、外部通信装置２０
と、ＶＰＰ端子２４ａ・１７ａおよびＶＣＣ端子２４ｂ
・１７ｂを介して接続されているマイコン１０とに、駆
動に必要な電力を供給する電源である。すなわち、不揮
発性メモリ１１の検査中にマイコン１０で必要な電力
は、外部通信装置２０の電源回路２３から供給される。
よって、不揮発性メモリ１１のテストが終了した後、マ
イコン１０と外部通信装置２０との通信を切断すると、
外部通信装置２０の電源回路２３から供給されていた電
源電圧が停止されるため、ＲＡＭ１２に配置されていた
テスト用プログラムは自動的に消滅する。
【００５０】上記記憶装置２５は、マイコン１０の不揮
発性メモリ１１のテスト用プログラムを格納しているメ
モリである。不揮発性メモリ１１の検査の際、記憶装置
２５からテスト用プログラムが読み出されて、マイコン
１０へ送信される。なお、テスト用プログラムは、不揮
発性メモリ１１の検査のたびに制御用コンピュータ３０
から外部通信装置２０に送信されて、記憶装置２５に一
時的に記憶されるものであってもよい。
【００５１】さらに、外部通信装置２０は、制御用コン
ピュータ３０によって外部から制御されている。ただ
し、外部通信装置２０は、通信用マイコン２１によって
直接制御してもよい。また、１台の制御用コンピュータ
３０に複数台の外部通信装置２０を接続して、複数のマ
イコン１０を同時にテストすることも可能である。
【００５２】つづいて、図２を用いて、上記のマイコン
１０を搭載したＩＣ（integrated circuit）カード１に
ついて説明する。
【００５３】ＩＣカード１は、上記マイコン１０の端子
群１７とそれぞれの端子が接続された端子群１７′が表
面に配設されている。したがって、外部通信装置２０は
端子群２４の各端子を端子群１７′とそれぞれ接続する
ことによって、端子群１７と接続されることになり、マ
イコン１０と通信を行うことができる。
【００５４】よって、マイコン１０と同様に、１台の制
御用コンピュータ３０に複数台の外部通信装置２０を接
続して、複数のＩＣカード１を同時にテストすることが
可能である。
【００５５】つづいて、図３のフローチャートに基づい
て、マイコン１０のテストの動作について説明する。な
お、以下の動作は、ＩＣカード１（図２）についても同
様である。
【００５６】まず、マイコン１０と外部通信装置２０と
を、端子群１７および端子群２４（端子群１７および端
子群２４）を介して、電気的に接続する。この接続方法
は、直接接触させても、電磁波等の電波での接続であっ
ても通信が可能であればどちらでもよい。
【００５７】こうしてマイコン１０と外部通信装置２０
との接続が完了すると、制御用コンピュータ３０は、外
部通信装置２０に対して、マイコン１０へ不揮発性メモ
リ１１のテスト用プログラム転送を開始するコマンドを
送信する（Ｓ１，Ｓ２）。
【００５８】つぎに、外部通信装置２０は、マイコン１
０のＩ／Ｏ端子１７ｆにテスト用プログラム転送を開始
する信号（コマンド）を送信する（Ｓ３）。マイコン１
０は、この信号（テスト用プログラム転送開始コマン
ド）を受信すると（Ｓ４）、転送されるテスト用プログ
ラムをＲＡＭ１２に配置する場所の割り当てなど必要な
設定を行い、データ（テスト用プログラム）受信の準備
を行う。
【００５９】マイコン１０におけるデータ受信の準備完
了が確認されると、外部通信装置２０からＩ／Ｏ端子２
４ｆを介してテスト用プログラムが送信され、マイコン
１０はＩ／Ｏ端子１７ｆを介して受信したテスト用プロ
グラムをＲＡＭ１２に配置する（Ｓ５，Ｓ６）。
【００６０】ここまでの一連の動作は、マイコン１０の
ブートＲＯＭ１６の中にあらかじめ書き込まれているプ
ログラムをＣＰＵ１３が実行することによって行われ
る。そして、ＲＡＭ１２へのテスト用プログラムの転送
が完了すると、ＣＰＵ１３がテスト用プログラム転送が
完了したことを認識し、ＲＡＭエリアの所定のアドレス
に制御を移して、ＲＡＭ１２上のテスト用プログラムを
実行する（Ｓ７）。具体的には、ＣＰＵ１３は、不揮発
性メモリ１１をテストモードに設定し、順次テスト項目
を実行して、テスト結果およびフェイルログ等のテスト
結果データを作成する。
【００６１】そして、ＣＰＵ１３は、メモリテストの終
了を確認すると（Ｓ８）、結果データ受信待ちの状態に
あった外部通信装置２０へ、メモリテストの結果データ
を送信する（Ｓ９，Ｓ１０，Ｓ１１）。外部通信装置２
０は、マイコン１０より受信したメモリテスト結果デー
タに基づいて不揮発性メモリ１１の合否判定を行い、得
られたメモリテスト判定結果を、メモリテスト判定結果
受信待ちの状態にあった制御用コンピュータ３０へ送信
する（Ｓ１２，Ｓ１３，Ｓ１４）。最後に、制御用コン
ピュータ３０が、マイコン１０の合否判定の受信を完了
すると、不揮発性メモリ１１のテストが終了する（Ｓ１
４）。
【００６２】なお、マイコン１０の合否判定は、マイコ
ン１０が作成したテスト結果データに基づいてマイコン
１０自身で行ってもよいし、制御用コンピュータ３０が
テスト結果データを受信して行っても差し支えない。
【００６３】また、テストが終了した後、マイコン１０
と外部通信装置２０との通信を切断すると、外部通信装
置２０の電源回路２３からＶＰＰ端子２４ａ・１７ａお
よびＶＣＣ端子２４ｂ・１７ｂを介してマイコン１０に
供給されていた電源電圧が停止するため、ＲＡＭ１２に
配置されていたテスト用プログラムは自動的に消滅す
る。
【００６４】以上のように、本実施の形態に係る不揮発
性メモリ内蔵マイクロコンピュータは、検査システムの
外部通信装置からＲＡＭにテスト用プログラムを転送す
るための通信回路と、テスト用プログラムの転送をＣＰ
Ｕが実行するためのブートＲＯＭと、ＲＡＭ上のテスト
用プログラムから不揮発性メモリをテストモードに遷移
させるＣＰＵとを備えて構成されている。
【００６５】この構成により、ＲＡＭ上で不揮発性メモ
リをテストモードに遷移させ、マイクロコンピュータに
内蔵された不揮発性メモリに対して信頼性およびセキュ
リティの高いテストを実施できる。すなわち、外部から
ＲＡＭにテスト用プログラムを転送してＲＡＭ上で多種
類のテストを行うことによって、従来のようにテスト用
プログラムを書いた専用のテストＲＯＭを使用すること
なく、多種類のテストをテンポラリに、ＲＡＭに一時的
に転送して行うことができるため、メモリセルのマージ
ンテスト等不揮発性メモリの信頼性の高いテストを実施
することができる。
【００６６】また、ＲＡＭに転送されたテスト用プログ
ラムは、テスト終了後電源電圧供給停止と同時に消去さ
れることから、最終製品にテスト用プログラムが残らな
いため、不正にテスト用プログラムが解析されることを
防止できる。これは、上記不揮発性メモリ内蔵マイクロ
コンピュータを搭載したＩＣカード等のような高信頼性
でハイセキュリティを要する製品には非常に効果的であ
る。
【００６７】〔実施の形態２〕本発明の他の実施の形態
について図４および図５に基づいて説明すれば、以下の
とおりである。なお、説明の便宜上、前記の実施の形態
１において示した部材と同一の機能を有する部材には、
同一の符号を付し、その説明を省略する。
【００６８】図４に示すように、本実施の形態に係る不
揮発性メモリ内蔵マイクロコンピュータ４０（以下、
「ＤＵＴ（device under test ）４０」と記す。）の検
査システムは、通信制御用マイクロコンピュータ５０
（以下、「マイコン５０」と略記する。）および制御用
コンピュータ３０を備えて構成されている。そして、Ｄ
ＵＴ４０に内蔵されている不揮発性メモリ１１の検査
は、相互通信可能に接続されたＤＵＴ４０およびマイコ
ン５０の複数組がテスト基板６０上に配設されるととも
に、すべてのＤＵＴ４０が一台の制御用コンピュータ３
０に相互通信可能に接続されて実行される。
【００６９】本実施の形態のＤＵＴ４０およびマイコン
５０は、上記実施の形態１のマイコン１０および外部通
信装置２０とそれぞれ基本的構成が同一である。
【００７０】そして、上記検査システムは、複数のマイ
コン５０とＤＵＴ４０とが１対１で相互通信可能に接続
されて、テスト基板６０上に並列に配置されている。ま
た、すべてのマイコン３０は、制御用コンピュータ３０
とそれぞれ独立に相互通信可能に接続されている。
【００７１】さらに、図４に示すように、上記検査シス
テムは、ＤＵＴ４０をヒータブロック６１内に配置し
て、バーンインテストも実施できる構成になっている。
なお、ヒータブロック６１は、ＤＵＴ４０とマイコン５
０とをケーブルで接続して、ＤＵＴ４０を高温槽に入れ
た構成であっても何ら差し支えない。
【００７２】また、図５は、図４のＤＵＴ４０の代わり
にＩＣカードモジュール４１を検査トする検査システム
の説明図である。なお、ＩＣカードモジュール４１は、
上記実施の形態１のＩＣカード１と基本的構成が同一で
ある。
【００７３】そして、上記検査システムは、ＩＣカード
モジュール４１をヒータブロック６１内に配置して、バ
ーンインテストも実施できる構成になっている。なお、
ヒータブロック６１は、ＩＣカードモジュール４１とマ
イコン５０とをケーブルで接続して、ＩＣカードモジュ
ール４１を高温槽に入れた構成であっても何ら差し支え
ない。
【００７４】つづいて、図３のフローチャートに基づい
て、ＤＵＴ４０のテストの動作について説明する。な
お、以下の動作は、ＩＣカードモジュール４１（図５）
についても同様である。
【００７５】制御用コンピュータ３０は、接続されてい
るすべてのマイコン５０に対して同時に、ＤＵＴ４０へ
不揮発性メモリ１１のテスト用プログラム転送を開始す
るテストコマンドを送信する（Ｓ１）。テストコマンド
を受信したマイコン５０は、それぞれ独立してコマンド
処理を行い、そのコマンドがテストコマンドであること
を認識する（Ｓ２）。
【００７６】つぎに、テストコマンドを認識したマイコ
ン５０は、それぞれ必要なテスト用プログラムをＤＵＴ
４０にテスト用プログラム転送を開始する信号（コマン
ド）を送信する（Ｓ３）。ＤＵＴ４０は、この信号（テ
スト用プログラム転送開始コマンド）を受信すると（Ｓ
４）、転送されるテスト用プログラムをＲＡＭ１２に配
置する場所の割り当てなどの必要な設定を行い、データ
（テスト用プログラム）受信の準備を行う。
【００７７】ＤＵＴ４０におけるデータ受信の準備完了
が確認されると、マイコン５０からテスト用プログラム
が送信され、ＤＵＴ４０は受信したテスト用プログラム
をＲＡＭ１２に配置する（Ｓ５，Ｓ６）。なお、テスト
用プログラムは、制御用コンピュータ３０から送信して
も、各マイコン５０内のメモリ（記憶装置２５に相当す
る）から転送してもどちらでもよい。
【００７８】ここまでの一連の動作は、ＤＵＴ４０のブ
ートＲＯＭ１６の中にあらかじめ書き込まれているプロ
グラムをＣＰＵ１３が実行することによって行われる。
そして、それぞれのＤＵＴ４０では、ＲＡＭ１２へのテ
スト用プログラムの転送が完了すると、ＣＰＵ１３がテ
スト用プログラム転送が完了したことを認識し、ＲＡＭ
エリアの所定のアドレスに制御を移して、ＲＡＭ１２上
のテスト用プログラムを実行する（Ｓ７）。具体的に
は、ＣＰＵ１３は、不揮発性メモリ１１をテストモード
に設定し、順次テスト項目を実行して、テスト結果およ
びフェイルログ等のテスト結果データを作成する。
【００７９】そして、ＣＰＵ１３は、メモリテストの終
了を確認すると（Ｓ８）、結果データ受信待ちの状態に
あったマイコン５０へ、メモリテストの結果データを送
信する（Ｓ９，Ｓ１０，Ｓ１１）。それぞれのマイコン
５０は、ＤＵＴ４０より受信したメモリテスト結果デー
タに基づいて不揮発性メモリ１１の合否判定を行い、得
られたメモリテスト判定結果を、メモリテスト判定結果
受信待ちの状態にあった制御用コンピュータ３０へ送信
する（Ｓ１２，Ｓ１３，Ｓ１４）。最後に、制御用コン
ピュータ３０が、すべてのＤＵＴ４０の合否判定の受信
を完了すると、不揮発性メモリ１１のテストが終了する
（Ｓ１４）。
【００８０】なお、ＤＵＴ４０の合否判定は、ＤＵＴ４
０が作成したテスト結果データに基づいてＤＵＴ４０自
身で行ってもよいし、マイコン５０あるいは制御用コン
ピュータ３０がテスト結果データを受信して行っても差
し支えない。
【００８１】また、テストが終了した後、ＤＵＴ４０と
マイコン５０との通信を切断すると、ＲＡＭ１２に転送
されていたテスト用プログラムは自動的に消滅する。
【００８２】以上のように、本実施の形態に係る不揮発
性メモリ内蔵マイクロコンピュータの検査システムは、
実施の形態１の外部通信装置に相当するマイクロコンピ
ュータが同一のテスト基板上に複数個並列に配置されて
いるとともに、すべてのマイクロコンピュータが１台の
システム制御用コンピュータに接続されている。
【００８３】すなわち、上記不揮発性メモリ内蔵マイク
ロコンピュータを搭載したＩＣカードの検査システム
は、外部通信装置に上記実施の形態１の検査システムの
外部通信装置とは別のマイクロコンピュータを用い、同
一ボード上に複数個の外部通信装置を並べ、さらに複数
の外部通信装置を別の通信装置（制御用コンピュータ）
にそれぞれ接続して集中制御することによって、複数の
不揮発性メモリを内蔵したマイクロコンピュータおよび
不揮発性メモリを内蔵したマイクロコンピュータを搭載
したＩＣカードを同時にテストできるように構成されて
いる。
【００８４】この構成により、同一テスト基板上のＤＵ
Ｔおよびマイクロコンピュータを集中制御して、複数の
チップを同時にテストすることが可能となるため、テス
トのコストを大幅に削減できる。
【００８５】なお、上記の各実施の形態は本発明の範囲
を限定するものではなく、本発明の範囲内で種々の変更
が可能であり、例えば、以下のように構成することがで
きる。
【００８６】上記の各実施の形態に係る不揮発性メモリ
内蔵マイクロコンピュータは、少なくとも一部書き換え
可能な不揮発性メモリを内蔵するマイクロコンピュータ
であって、不揮発性メモリ部をテストする際に、外部通
信装置からテストコマンドを入力することにより、ブー
トＲＯＭにあらかじめ書いておいた制御プログラムを実
行し、通信回路を介して外部通信装置から内蔵ＲＡＭに
テスト用プログラムを転送し、転送後ＣＰＵの制御を、
内蔵のＲＡＭに移して不揮発性メモリ部のテストを行
い、テスト結果とフェイルログを、再度通信回路を介し
て外部通信装置に転送するように構成されていてもよ
い。この構成によれば、汎用のテスタを使用せずに低コ
ストで信頼性とセキュリティの高いテストを実施でき
る。
【００８７】上記の各実施の形態に係る不揮発性メモリ
内蔵マイクロコンピュータの検査システムは、上記構成
の不揮発性メモリ内蔵マイクロコンピュータの不揮発性
メモリ部をテストする際に、外部通信装置からテストコ
マンドを入力することにより、ブートＲＯＭにあらかじ
め書いておいた制御プログラムを実行し、通信回路を介
して外部通信装置から内蔵ＲＡＭにテスト用プログラム
を転送し、転送後ＣＰＵの制御を、内蔵のＲＡＭに移し
て不揮発性メモリ部のテストを行い、テスト結果とフェ
イルログを、再度通信回路を介して外部通信装置に転送
するように構成されていてもよい。この構成によれば、
汎用のテスタを使用せずに低コストで信頼性とセキュリ
ティの高いテストを実施できる。
【００８８】上記の各実施の形態に係る不揮発性メモリ
内蔵マイクロコンピュータの検査システムは、上記構成
の不揮発性メモリ内蔵マイクロコンピュータの不揮発性
メモリ部をテストする際に、上記検査システムを応用し
て、外部通信装置を別のマイクロコンピュータを用い
て、同一ボード上に複数個の外部通信装置を並べるとと
もに、さらに複数の外部通信装置それぞれを別の通信装
置に接続し、集中制御するように構成されていてもよ
い。この構成によれば、複数の不揮発性メモリ内蔵マイ
クロコンピュータを同時に検査できる。
【００８９】上記の各実施の形態に係る不揮発性メモリ
内蔵マイクロコンピュータは、ＩＣカードに搭載されて
いてもよい。
【００９０】上記の各実施の形態に係る不揮発性メモリ
内蔵マイクロコンピュータの検査システムは、上記構成
のＩＣカードの不揮発性メモリ部をテストする際に、外
部通信装置からテストコマンドを入力することにより、
ブートＲＯＭにあらかじめ書いておいた制御プログラム
を実行し、通信回路を介して外部通信装置から内蔵ＲＡ
Ｍにテスト用プログラムを転送し、転送後ＣＰＵの制御
を、内蔵のＲＡＭに移して不揮発性メモリ部のテストを
行い、テスト結果とフェイルログを、再度通信回路を介
して外部通信装置に転送するように構成されていてもよ
い。この構成によれば、汎用のテスタを使用せずに低コ
ストで信頼性とセキュリティの高いテストを実施でき
る。
【００９１】上記の各実施の形態に係る不揮発性メモリ
内蔵マイクロコンピュータの検査システムは、上記構成
のＩＣカードに搭載された不揮発性メモリ内蔵マイクロ
コンピュータの不揮発性メモリ部をテストする際に、上
記検査システムを応用して、外部通信装置を別のマイク
ロコンピュータを用いて、同一ボード上に複数個の外部
通信装置を並べるとともに、さらに複数の外部通信装置
それぞれを別の通信装置に接続し、集中制御するように
構成されていてもよい。この構成によれば、複数の不揮
発性メモリ内蔵マイクロコンピュータを搭載したＩＣカ
ードを同時に検査できる。
【００９２】
【発明の効果】以上のように、本発明の不揮発性メモリ
内蔵マイクロコンピュータは、不揮発性メモリと、ブー
トＲＯＭと、ＲＡＭと、該ブートＲＯＭおよび該ＲＡＭ
に配置されたプログラムを実行するＣＰＵと、検査シス
テムとの通信を制御する通信回路とを備えるとともに、
該ブートＲＯＭには、該検査システムからのテストコマ
ンドに応じて、該不揮発性メモリのテスト用プログラム
を該検査システムより受信して該ＲＡＭに配置する処理
と、該テスト用プログラムを実行する処理と、得られた
テスト結果を該検査システムへ送信する処理とを含む制
御プログラムが配置されている構成である。
【００９３】また、本発明の不揮発性メモリ内蔵マイク
ロコンピュータの検査システムは、不揮発性メモリのテ
スト用プログラムを格納した記憶装置と、該不揮発性メ
モリ内蔵マイクロコンピュータとの通信を制御する通信
制御回路と、該不揮発性メモリの検査の際、該テスト用
プログラムを該不揮発性メモリ内蔵マイクロコンピュー
タへ送信する通信用マイクロコンピュータとを含む外部
通信装置を備えている構成である。
【００９４】また、本発明の不揮発性メモリ内蔵マイク
ロコンピュータの検査システムは、上記の構成に加え
て、複数の外部通信装置と接続されて、各外部通信装置
に接続されている不揮発性メモリ内蔵マイクロコンピュ
ータの検査を集中制御する制御用コンピュータを備えて
いる構成である。
【００９５】さらに、本発明のＩＣカードは、上記の不
揮発性メモリ内蔵マイクロコンピュータを搭載している
構成である。そして、本発明の不揮発性メモリ内蔵マイ
クロコンピュータを搭載したＩＣカードの検査システム
は、上記の不揮発性メモリ内蔵マイクロコンピュータの
検査システムと同様の構成を備えている。
【００９６】よって、不揮発性メモリの検査では、テス
ト用プログラムを書いたＲＯＭを使用せず、検査システ
ムの外部通信装置からＲＡＭにテスト用プログラムを転
送し、ＲＡＭ上のテスト用プログラムに従って、不揮発
性メモリをテストモードに遷移させ、テンポラリに多種
類のテストを行うことができる。したがって、汎用のテ
スタを使用せず、テスト用プログラムをチップ上に残す
ことなく、不揮発性メモリの信頼性とセキュリティの高
いテストを実施できるという効果を奏する。
【００９７】そして、このような高精度なテストを実施
すると、テスト項目が大幅に増加する。この点、検査シ
ステムを制御用コンピュータにより複数の外部通信装置
を集中制御する構成とすることによって、複数の不揮発
性メモリ内蔵マイクロコンピュータを同時にテストでき
るため、テストコストを大幅に下げることができるとい
う効果を奏する。
【００９８】これらの効果は、様々な情報を記憶するべ
く大容量の不揮発性メモリを内蔵したマイクロコンピュ
ータを搭載したＩＣカードにおいて、特に重要なもので
ある。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る不揮発性メモリ内
蔵マイクロコンピュータおよびその検査システムの構成
の概略を示すブロック図である。
【図２】図１に示した不揮発性メモリ内蔵マイクロコン
ピュータを搭載したＩＣカードおよびその検査システム
の構成の概略を示すブロック図である。
【図３】図１に示した不揮発性メモリ内蔵マイクロコン
ピュータおよび図４に示すＤＵＴの検査システムの動作
を示すフローチャートである。
【図４】本発明の他の実施の形態に係る不揮発性メモリ
を内蔵したＤＵＴの検査システムの構成の概略を示すブ
ロック図である。
【図５】図４に示した不揮発性メモリを内蔵したＤＵＴ
を搭載したＩＣカードモジュールの検査システムの構成
の概略を示すブロック図である。
【図６】従来の不揮発性メモリ内蔵マイクロコンピュー
タの構成の概略を示すブロック図である。
【図７】図６に示した従来の不揮発性メモリ内蔵マイク
ロコンピュータの検査システムの構成の概略を示すブロ
ック図である。
【符号の説明】
１ ＩＣカード １０ マイコン（不揮発性メモリ内蔵マイクロコンピ
ュータ） １１ 不揮発性メモリ １２ ＲＡＭ １３ ＣＰＵ １４ 通信回路 １６ ブートＲＯＭ ２０ 外部通信装置 ２１ 通信用マイクロコンピュータ ２２ 通信制御回路 ２５ 記憶装置 ３０ 制御用コンピュータ ４０ ＤＵＴ（不揮発性メモリ内蔵マイクロコンピュ
ータ） ４１ ＩＣカードモジュール（ＩＣカード） ５０ マイコン（通信制御用マイクロコンピュータ）
（外部通信装置）
フロントページの続き (72)発明者 八重川 和宏 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 丹野 雅明 東京都新宿区西新宿３−19−２ 日本電信 電話株式会社内 (72)発明者 下山 展弘 東京都新宿区西新宿３−19−２ 日本電信 電話株式会社内 (72)発明者 竹田 忠雄 東京都新宿区西新宿３−19−２ 日本電信 電話株式会社内 Ｆターム(参考） 2C005 MA02 MB07 NA02 NA08 NA09 5B018 GA03 JA22 MA24 NA06 5B035 BB09 CA33 CA38 5B048 AA11 AA19 AA20 CC06 DD01 FF01 5B062 AA10 CC01 EE09 JJ05

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】不揮発性メモリと、ブートＲＯＭと、ＲＡ
    Ｍと、該ブートＲＯＭおよび該ＲＡＭに配置されたプロ
    グラムを実行するＣＰＵと、検査システムとの通信を制
    御する通信回路とを備えるとともに、 該ブートＲＯＭには、該検査システムからのテストコマ
    ンドに応じて、該不揮発性メモリのテスト用プログラム
    を該検査システムより受信して該ＲＡＭに配置する処理
    と、該テスト用プログラムを実行する処理と、得られた
    テスト結果を該検査システムへ送信する処理とを含む制
    御プログラムが配置されていることを特徴とする不揮発
    性メモリ内蔵マイクロコンピュータ。
  2. 【請求項２】上記請求項１に記載の不揮発性メモリ内蔵
    マイクロコンピュータの不揮発性メモリのテスト用プロ
    グラムを格納した記憶装置と、 該不揮発性メモリ内蔵マイクロコンピュータとの通信を
    制御する通信制御回路と、 該不揮発性メモリの検査の際、該テスト用プログラムを
    該不揮発性メモリ内蔵マイクロコンピュータへ送信する
    通信用マイクロコンピュータとを含む外部通信装置を備
    えていることを特徴とする不揮発性メモリ内蔵マイクロ
    コンピュータの検査システム。
  3. 【請求項３】複数の上記外部通信装置と接続されて、各
    外部通信装置に接続されている上記不揮発性メモリ内蔵
    マイクロコンピュータの検査を集中制御する制御用コン
    ピュータを備えていることを特徴とする請求項２に記載
    の不揮発性メモリ内蔵マイクロコンピュータの検査シス
    テム。
  4. 【請求項４】上記請求項１に記載の不揮発性メモリ内蔵
    マイクロコンピュータを搭載していることを特徴とする
    ＩＣカード。
  5. 【請求項５】上記請求項４に記載のＩＣカードに搭載さ
    れた不揮発性メモリ内蔵マイクロコンピュータの不揮発
    性メモリのテスト用プログラムを格納した記憶装置と、 該ＩＣカードとの通信を制御する通信制御回路と、 該不揮発性メモリの検査の際、該テスト用プログラムを
    該ＩＣカードへ送信する通信用マイクロコンピュータと
    を含む外部通信装置を備えていることを特徴とする不揮
    発性メモリ内蔵マイクロコンピュータを搭載したＩＣカ
    ードの検査システム。
  6. 【請求項６】複数の上記外部通信装置と接続されて、各
    外部通信装置に接続されている上記ＩＣカードの検査を
    集中制御する制御用コンピュータを備えていることを特
    徴とする請求項５に記載の不揮発性メモリ内蔵マイクロ
    コンピュータを搭載したＩＣカードの検査システム。
JP11709999A 1999-04-23 1999-04-23 不揮発性メモリ内蔵マイクロコンピュータの検査システム Expired - Fee Related JP3441055B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11709999A JP3441055B2 (ja) 1999-04-23 1999-04-23 不揮発性メモリ内蔵マイクロコンピュータの検査システム
EP00303065A EP1050816A3 (en) 1999-04-23 2000-04-12 Microcomputer having built-in nonvolatile memory and check system thereof
TW089106882A TW460778B (en) 1999-04-23 2000-04-13 Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof
US09/552,701 US6981179B1 (en) 1999-04-23 2000-04-19 Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof
KR1020000021049A KR20010007000A (ko) 1999-04-23 2000-04-20 비휘발성 메모리 내장 마이크로컴퓨터 및 그 검사 시스템,그리고 비휘발성 메모리 내장 마이크로컴퓨터를 탑재한ｉｃ 카드 및 그 검사 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11709999A JP3441055B2 (ja) 1999-04-23 1999-04-23 不揮発性メモリ内蔵マイクロコンピュータの検査システム

Publications (2)

Publication Number Publication Date
JP2000305799A true JP2000305799A (ja) 2000-11-02
JP3441055B2 JP3441055B2 (ja) 2003-08-25

Family

ID=14703385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11709999A Expired - Fee Related JP3441055B2 (ja) 1999-04-23 1999-04-23 不揮発性メモリ内蔵マイクロコンピュータの検査システム

Country Status (5)

Country Link
US (1) US6981179B1 (ja)
EP (1) EP1050816A3 (ja)
JP (1) JP3441055B2 (ja)
KR (1) KR20010007000A (ja)
TW (1) TW460778B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754849B2 (en) 2001-03-09 2004-06-22 Renesas Technology Corp. Method of and apparatus for testing CPU built-in RAM mixed LSI
JP2009514088A (ja) * 2005-11-01 2009-04-02 サンディスク アイエル リミテッド フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
US8069380B2 (en) 2003-10-31 2011-11-29 Sandisk Il Ltd. Method, system and computer-readable code to test flash memory
JP2014063345A (ja) * 2012-09-21 2014-04-10 Toshiba Corp Ｉｃカード、携帯可能電子装置、及び情報処理方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9925227D0 (en) * 1999-10-25 1999-12-22 Internet Limited Data storage retrieval and access system
US7181649B2 (en) * 2003-05-09 2007-02-20 Stmicroelectronics, Inc. Universal serial bus (USB) smart card having enhanced testing features and related system, integrated circuit, and methods
US6783078B1 (en) * 2003-05-09 2004-08-31 Stmicroelectronics, Inc. Universal serial bus (USB) smart card having read back testing features and related system, integrated circuit, and methods
US7716528B2 (en) * 2004-09-07 2010-05-11 Broadcom Corporation Method and system for configurable trigger logic for hardware bug workaround in integrated circuits
US7890737B2 (en) * 2007-07-02 2011-02-15 Denso Corporation Microcomputer and functional evaluation chip
JP4635061B2 (ja) * 2008-02-27 2011-02-16 株式会社東芝 半導体記憶装置の評価方法
KR20100041514A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 검사시간을 단축할 수 있는 솔리드 스테이트 드라이브 장치및 그 검사방법
US8904250B2 (en) * 2013-02-14 2014-12-02 Micron Technology, Inc. Autorecovery after manufacturing/system integration
CN111370049B (zh) * 2018-12-25 2022-03-29 北京兆易创新科技股份有限公司 一种eMMC芯片测试方法和装置
US11543872B2 (en) * 2019-07-02 2023-01-03 Microsoft Technology Licensing, Llc Dynamically adjusting device operating voltage based on device performance
KR20210069514A (ko) * 2019-12-03 2021-06-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 트레이닝 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121153A (en) 1980-02-27 1981-09-22 Tamura Electric Works Ltd Self-diagnostic system of electronic apparatus
JPS603082A (ja) 1983-06-18 1985-01-09 Dainippon Printing Co Ltd Ｉｃカ−ド
JPS60193056A (ja) 1984-03-14 1985-10-01 Nec Corp シングルチツプマイクロコンピユ−タ
JPS61221837A (ja) * 1985-03-27 1986-10-02 Oki Electric Ind Co Ltd コンピユ−タの検査方法
US4729124A (en) * 1985-12-19 1988-03-01 Concurrent Computer Corporation Diagnostic system
JPS6356743A (ja) * 1986-08-28 1988-03-11 Casio Comput Co Ltd プログラムデ−タチエツク方式
JPH077339B2 (ja) * 1986-09-17 1995-01-30 株式会社東芝 携帯可能電子装置のテスト方法
JPS6447148A (en) 1987-08-17 1989-02-21 Fujitsu Ltd Relay line data control system between packet exchange and packet composing/ decomposing device
JP2623332B2 (ja) * 1988-02-03 1997-06-25 日立マクセル株式会社 Ｉｃカード及びその動作プログラム書込み方法
JPH01223586A (ja) * 1988-03-03 1989-09-06 Hitachi Maxell Ltd Ｉｃカードテスト方式
JP2651426B2 (ja) * 1988-07-27 1997-09-10 日立マクセル株式会社 Ｉｃカード
US5276903A (en) * 1988-08-12 1994-01-04 Hatachi Maxell, Ltd. Method for rewriting partial program data in an IC card and apparatus therefor
US5200600A (en) * 1988-08-29 1993-04-06 Hitachi Maxell, Ltd. IC card and method for writing information therein
JP2917275B2 (ja) 1988-10-11 1999-07-12 日本電気株式会社 Ｃｐｕを有する装置の試験システム
JPH0758503B2 (ja) * 1989-02-17 1995-06-21 三菱電機株式会社 Ｉｃカード
US5029168A (en) * 1989-02-27 1991-07-02 Acer Incorporated Multiplexing communication card and scanning method for run-in testing
JPH0452890A (ja) 1990-06-15 1992-02-20 Mitsubishi Electric Corp Ｉｃカード
JPH0652010A (ja) * 1992-07-29 1994-02-25 Nec Ic Microcomput Syst Ltd テスト回路
JP3919213B2 (ja) * 1993-09-30 2007-05-23 マクロニクス インターナショナル カンパニイ リミテッド 不揮発性状態書込みを備えた自動テスト回路
JPH08153168A (ja) * 1994-11-29 1996-06-11 Iwaki Electron Corp Ltd 複数カード試験方法
JP3444033B2 (ja) 1995-07-28 2003-09-08 マツダ株式会社 電子制御ユニットの調整装置及びその使用方法
JPH10171675A (ja) 1996-12-09 1998-06-26 Rb Controls Co マイコンを搭載した機器の検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754849B2 (en) 2001-03-09 2004-06-22 Renesas Technology Corp. Method of and apparatus for testing CPU built-in RAM mixed LSI
US8069380B2 (en) 2003-10-31 2011-11-29 Sandisk Il Ltd. Method, system and computer-readable code to test flash memory
JP2009514088A (ja) * 2005-11-01 2009-04-02 サンディスク アイエル リミテッド フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
JP2014063345A (ja) * 2012-09-21 2014-04-10 Toshiba Corp Ｉｃカード、携帯可能電子装置、及び情報処理方法

Also Published As

Publication number Publication date
TW460778B (en) 2001-10-21
KR20010007000A (ko) 2001-01-26
EP1050816A3 (en) 2001-02-07
JP3441055B2 (ja) 2003-08-25
EP1050816A2 (en) 2000-11-08
US6981179B1 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
US6760865B2 (en) Multiple level built-in self-test controller and method therefor
JP3441055B2 (ja) 不揮発性メモリ内蔵マイクロコンピュータの検査システム
US6347056B1 (en) Recording of result information in a built-in self-test circuit and method therefor
US6988231B2 (en) On-chip method and apparatus for testing semiconductor circuits
EP1159630B1 (en) Distributed interface for parallel testing of multiple devices using a single tester channel
US6256760B1 (en) Automatic test equipment scan test enhancement
US8122445B2 (en) Processing system capable of downloading firmware code and being tested at same site during MP phase
JP4267716B2 (ja) Ｊｔａｇによるｓｄｒａｍ回路テスト方法
US5561628A (en) IC card and a method for parallel processing flash memories
US7395169B2 (en) Memory test engine
KR100786418B1 (ko) Ｄｒａｍ에서의 메모리 동작 수행 방법
KR100319733B1 (ko) 불휘발성 반도체 메모리ｉｃ 및 그 번인 테스트 방법
JP3353602B2 (ja) 半導体装置の試験方法
JP2000065899A (ja) 半導体装置およびそのデータ書き換え方法
JP2003503698A (ja) メモリ検査用テストデバイス
US20020174394A1 (en) External control of algorithm execution in a built-in self-test circuit and method therefor
US20170256327A1 (en) Test circuit for memory device and semiconductor integrated device including the test circuit
CN110544505B (zh) 用于筛选Wafer中不良Die的测试系统和方法
JP2002323993A (ja) シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム
JP2000057120A (ja) Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ
JP2000048132A (ja) Ｉｃカードの試験方法および装置
KR100786414B1 (ko) Ｄｕｔ 테스터 데이터 채널 반전 특성 관리 장치
KR101948152B1 (ko) 메모리 모듈의 검사 장치 및 방법
KR20040037640A (ko) 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법
JP2906417B2 (ja) マイクロコンピュータの試験方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees