JP3444033B2 - 電子制御ユニットの調整装置及びその使用方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば電子制御式
の燃料噴射エンジンやトランスミッション等の制御対象
を制御するための電子制御ユニットにおいてその制御デ
ータを試作段階等で変更調整するようにした調整装置及
びその使用方法に関する。

【０００２】

【従来の技術】一般に、例えば車両に搭載される電子制
御式の燃料噴射エンジンにおいては、その制御のために
制御用ＣＰＵ及びＲＯＭを有する電子制御ユニットを設
けて、上記ＲＯＭに対し制御プログラム及び各種の定数
や係数等の基本となる所定の制御データを記憶させ、上
記制御用ＣＰＵからの制御信号によりエンジンの燃料噴
射量等を制御するようにしている。

【０００３】そして、上記ＲＯＭに記憶される各種の定
数や係数等のＲＯＭデータは、製品段階では所定値に固
定されるが、エンジンの設計や試作の段階では、チュー
ニングのために或いはエンジンを搭載する車種に応じて
変更され、これらの調整によって車両の加速性や燃費、
騒音等に応じた最適値が決定されるようになっている。
このため、上記設計段階等では、エンジンの運転状態
で、電子制御ユニットにおけるＲＯＭデータを書き換え
るいわゆるＲＯＭエミュレーションを行う要求がある。
このＲＯＭエミュレーションを行う装置としては、例え
ば特開平６−２５９２８４号公報に開示されるように、
電子制御ユニットの端末と接続されるパソコン等からな
るコンローラを設け、このコントローラに、電子制御ユ
ニットのＲＯＭデータをエミュレーション可能なエミュ
レーションＲＡＭを内蔵させ、このＲＡＭにＲＯＭデー
タを転送して書き込んだ後はＲＡＭに対し電子制御ユニ
ットの制御用ＣＰＵをアクセスさせながらそのＲＡＭの
データを書き換えることにより、ＲＯＭエミュレーショ
ンを容易にかつ専用的に行い得るようにしたものが知ら
れている。

【０００４】また、上記電子制御ユニットの制御用ＣＰ
Ｕに内蔵された内部ＲＡＭ又は制御用ＣＰＵに外付され
る外部ＲＡＭには、センサ類により検出されて刻々変化
する制御に必要な変数等が一時的に記憶されるが、エン
ジンの設計や試作の段階では、このＲＡＭの記憶内容を
モニタするいわゆるＲＡＭモニタを行う必要もある。こ
のＲＡＭモニタを行う装置としては、例えば特開平６−
２９１６６２号公報に開示されるように、電子制御ユニ
ットの端末と接続されるコンローラに、ＲＡＭモニタデ
ータを収集する収集部を設け、該収集部で収集したＲＡ
Ｍモニタデータをパソコンの画面上に表示するようにし
たものが知られている。

【０００５】

【発明が解決しようとする課題】ところで、上記のＲＯ
ＭエミュレーションやＲＡＭモニタ等を行う従来の電子
制御ユニットの調整装置において、電子制御ユニットと
コントローラとは、通信可能に接続されているが、電源
系統を各々別々に構成しており、コントローラの電源ス
イッチをＯＮにしても電子制御ユニットに電流が供給さ
れることはない。従って、コントローラの電源スイッチ
をＯＮにするとともに、電子制御ユニット側の電源系統
のスイッチ（例えばエンジン制御用ユニットの場合はイ
グニッションスイッチ）をＯＮにしなければ、例えば電
子制御ユニットとコントローラとの間で通信をして正常
に行われるかを検査したり、ＲＯＭデータやＲＡＭモニ
タデータの転送をしたりすることができない。このた
め、電子制御ユニットとコントローラとの間の通信に異
常があることに起因して制御対象が誤って制御され、例
えはエンジン制御の場合燃料の吹きっぱなし等が起こる
危険性がある。また、電子制御ユニット側の電源系統の
スイッチをＯＮにした直後からＲＯＭエミュレーション
やＲＡＭモニタを行うことができないという問題もあ
る。

【０００６】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、電子制御ユニット側の
電源系統のスイッチをＯＮにするに先立ってコントロー
ラの電源スイッチをＯＮにしたときに電子制御ユニット
の制御用ＣＰＵ側に電流を供給することにより、電子制
御ユニットとコントローラとの間の通信の検査やデータ
転送を可能とし、通信異常に起因する誤制御を未然に防
止するとともに、電子制御ユニット側の電源系統のスイ
ッチをＯＮにする直前又は直後からＲＯＭエミュレーシ
ョンやＲＡＭモニタを行い得るようにするものである。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、電子制御ユニットの調整装
置として、制御用ＣＰＵにより所定の制御対象を制御す
る電子制御ユニットと、該電子制御ユニットの制御用Ｃ
ＰＵと通信可能に接続されたコントローラとを備えてお
り、上記電子制御ユニットは、少なくとも制御用ＣＰＵ
を取付けたエバボードと、各種信号の入出力端子を取付
けた入出力ボードとを有し、かつ両ボードに対して共通
のスイッチのＯＮ操作により通電するように構成されて
いることを前提とする。そして、上記電子制御ユニット
のエバボードのみに対して、コントローラへの通電時に
該コントローラを介して通電を行うように構成する。

【０００８】請求項２に係る発明は、請求項１記載の電
子制御ユニットの調整装置において、更に上記制御用Ｃ
ＰＵとコントローラとの間の通信が正常に行われるかを
検査する通信検査手段と、該通信検査手段の検査結果に
応じて電子制御ユニットの両ボード共通のスイッチのＯ
Ｎ操作の適否を表示する表示手段とを備える構成とす
る。

【０００９】請求項３に係る発明は、請求項２記載の電
子制御ユニットの調整装置を、エンジン制御の場合に適
用した態様を示す。すなわち、上記電子制御ユニット
は、所定の制御対象としてエンジンを制御するものであ
り、上記表示手段は、電子制御ユニットの両ボード共通
のスイッチとしてイグニッションスイッチのＯＮ操作の
適否を表示するものである。

【００１０】請求項４に係る発明は、請求項１〜３のい
ずれか一つに記載の電子制御ユニットの調整装置におい
て、電子制御ユニット側でシステムダウンが生じその制
御用ＣＰＵからリセット信号がコントローラに出力され
るとき該コントローラによる対応を示す。すなわち、上
記コントローラは、制御用ＣＰＵからリセット信号を受
けたとき該ＣＰＵへのコマンド送信を中止し、制御用Ｃ
ＰＵからリセット解除信号を受けた時点から所定時間経
過後にＣＰＵへのコマンド送信を再開するように構成さ
れている。

【００１１】請求項５に係る発明は、請求項１記載の電
子制御ユニットの調整装置を、ＲＯＭエミュレーション
を行う場合に適用した態様を示す。すなわち、上記電子
制御ユニットは、そのエバボード上に制御用ＣＰＵの他
に、少なくとも制御データを記憶するＲＯＭと、該ＲＯ
Ｍの制御データをエミュレーション可能なエミュレーシ
ョンＲＡＭとを有しており、上記コントローラは、上記
エミュレーションＲＡＭに書き込まれた制御データを変
更調整するものである。そして、上記制御用ＣＰＵは、
エバボードへの通電が電子制御ユニットの両ボード共通
のスイッチのＯＮ操作及びコントローラからの通電のい
ずれによるときでも通電後直ちに上記ＲＯＭに記憶され
ている制御データをエミュレーションＲＡＭに転送して
書き込むように構成されている。

【００１２】

【００１３】請求項６に係る発明は、請求項１記載の電
子制御ユニットの調整装置の使用方法であって、電子制
御ユニットの両ボード共通のスイッチのＯＮ操作に先立
って、まず、コントローラの電源スイッチをＯＮ操作し
て通電を行い、しかる後該コントローラと電子制御ユニ
ットの制御用ＣＰＵとの間の通信が正常に行われるかを
検査し、その検査結果に応じて電子制御ユニットの両ボ
ード共通のスイッチのＯＮ操作の適否を表示する構成と
する。

【００１４】請求項７に係る発明は、請求項６記載の電
子制御ユニットの調整装置の使用方法を、エンジン制御
の場合に適用した態様を示す。すなわち、上記電子制御
ユニットは、所定の制御対象としてエンジンを制御する
ものであり、上記スイッチはイグニッションスイッチで
ある。

【００１５】請求項８に係る発明は、請求項１記載の電
子制御ユニットの調整装置の使用方法を、ＲＯＭエミュ
レーションを行う場合に適用した態様を示す。すなわ
ち、上記電子制御ユニットは、そのエバボード上に制御
用ＣＰＵの他に、少なくとも制御データを記憶するＲＯ
Ｍと、該ＲＯＭの制御データをエミュレーション可能な
エミュレーションＲＡＭとを有しており、上記コントロ
ーラは、上記エミュレーションＲＡＭに書き込まれた制
御データを変更調整するものである。そして、電子制御
ユニットの両ボード共通のスイッチのＯＮ操作に先立っ
て、まず、コントローラの電源スイッチをＯＮ操作して
通電を行い、しかる後上記ＲＯＭに記憶されている制御
データをエミュレーションＲＡＭに転送して書き込む構
成とする。

【００１６】請求項９に係る発明は、請求項６，７のい
ずれか一つに記載の電子制御ユニットの調整装置の使用
方法において、更に下記の構成を加える。すなわち、上
記電子制御ユニット側でシステムダウンが生じたとき制
御用ＣＰＵからコントローラ側へリセット信号を出力
し、コンローラから制御用ＣＰＵへのコマンド送信を中
止する構成とする。

【００１７】請求項１０に係る発明は、請求項９記載の
電子制御ユニットの調整装置の使用方法において、上記
システムダウン後に正常に戻ったとき制御用ＣＰＵから
コントローラ側へリセット解除信号を出力し、コントロ
ーラ側ではその信号を受けた時点から所定時間経過後に
制御用ＣＰＵへのコマンド送信を再開する構成とする。

【００１８】

【００１９】

【００２０】（作用）以上の構成により、請求項１に係
る発明では、コントローラへの通電時に該コントローラ
を介して電子制御ユニットのエバボードにも通電が行わ
れるので、電子制御ユニットの両ボード共通のスイッチ
をＯＮ操作する以前に、コントローラと電子制御ユニッ
トのエバボード上の制御用ＣＰＵとの間で通信の検査や
データ転送等を行うことが可能になる。

【００２１】請求項２に係る発明では、電子制御ユニッ
トの両ボード共通のスイッチをＯＮ操作する以前に、通
信検査手段により制御用ＣＰＵとコントローラとの間の
通信が正常に行われるかを検査するとともに、その検査
結果に応じて電子制御ユニットの両ボード共通のスイッ
チのＯＮ操作の適否を表示手段で表示することにより、
通信異常に起因する誤制御、例えば請求項３に係る発明
の如くエンジン制御の場合における燃料の吹きっぱなし
等が未然にかつ確実に防止される。

【００２２】請求項４に係る発明では、電子制御ユニッ
ト側でシステムダウンが生じその制御用ＣＰＵからリセ
ット信号がコントローラへ出力されると該コントローラ
からＣＰＵへのコマンド送信が一旦中止され、制御用Ｃ
ＰＵからリセット解除信号を受けた時点から所定時間経
過後にＣＰＵへのコマンド送信が再開されるので、電子
制御ユニット側のシステムダウン時に処理できないコマ
ンド送信が発せられることはなく、制御の信頼性が高く
なる。

【００２３】請求項５に係る発明では、電子制御ユニッ
トの両ボード共通のスイッチのＯＮ操作によりエバボー
ドに通電が行われるときだけでなく、コントローラへの
通電時に該コントローラを介してエバボードに通電が行
われるときにも、エバボード上の制御用ＣＰＵの制御に
より通電後直ちにエバボード上のＲＯＭからエミュレー
ションＲＡＭに制御データが転送されて書き込まれるの
で、電子制御ユニット側の電源系統のスイッチをＯＮに
する以前からＲＯＭエミュレーションを行うことがで
き、スイッチのＯＮ操作直後から変更したＲＯＭデータ
に基づく実験的・試験的な制御を行うことができる。

【００２４】

【００２５】請求項６に係る発明では、電子制御ユニッ
トの両ボード共通のスイッチのＯＮ操作に先立って、ま
ず、コントローラの電源スイッチをＯＮ操作して通電を
行うことで電子制御ユニットのエバボードにも通電を行
い、しかる後該エバボード上の制御用ＣＰＵとコントロ
ーラとの間の通信が正常に行われるかを検査し、その検
査結果に応じて電子制御ユニットの両ボード共通のスイ
ッチのＯＮ操作の適否を表示することにより、通信異常
に起因する誤制御、例えば請求項７に係る発明の如くエ
ンジン制御の場合における燃料の吹きっぱなし等が未然
にかつ確実に防止される。

【００２６】請求項８に係る発明では、電子制御ユニッ
トの両ボード共通のスイッチのＯＮ操作に先立って、ま
ず、コントローラの電源スイッチをＯＮ操作して通電を
行うことで電子制御ユニットのエバボードにも通電を行
い、しかる後該エバボード上のＲＯＭに記憶されている
制御データをエミュレーションＲＡＭに転送して書き込
むことにより、電子制御ユニット側の電源系統のスイッ
チをＯＮにする以前からＲＯＭエミュレーションを行う
ことができ、スイッチのＯＮ操作直後から変更したＲＯ
Ｍデータに基づく実験的・試験的な制御を行うことがで
きる。

【００２７】請求項９に係る発明では、電子制御ユニッ
ト側でシステムダウンが生じたとき、制御用ＣＰＵから
コントローラ側へリセット信号を出力し、コンローラか
ら制御用ＣＰＵへのコマンド送信を中止することによ
り、電子制御ユニット側のシステムダウン時に処理でき
ないコマンド送信が発せられることはなく、制御の信頼
性が高くなる。特に、請求項１０に係る発明では、シス
テムダウン後に正常に戻ったとき制御用ＣＰＵからコン
トローラ側へリセット解除信号を出力し、コントローラ
側ではその信号を受けた時点から所定時間経過後に制御
用ＣＰＵへのコマンド送信を再開することにより、電子
制御ユニット側のシステムダウン時でのコマンド送信が
確実に防止され、コマンド処理の不実行を未然に防止で
きる。

【００２８】

【００２９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００３０】図１は本発明の実施例に係る電子制御ユニ
ットの調整装置又はモニタ装置としてのツールを示し、
このツールは制御対象の開発等の段階で使用されるもの
で、電子制御ユニット（ＥＣＵ）１と、中継手段として
の中継ボックス１３と、コントローラ２２とで構成され
ており、そのうち、電子制御ユニット１は制御対象に付
随して設けられるが、中継ボックス１３及びコントロー
ラ２２は電子制御ユニット１とは切り離して装備され
る。

【００３１】すなわち、図１において、電子制御ユニッ
ト１は制御対象としてエンジンの電子制御式燃料噴射エ
ンジンを制御するもので、この電子制御ユニット１には
エバボード２が搭載され、このエバボード２には制御用
ＣＰＵ３、プログラムＲＯＭ４、エミュレーションＲＡ
Ｍ５、これらプログラムＲＯＭ４及びエミュレーション
ＲＡＭ５の切換用のメモリ切換部６、ユニット側ＤＰＲ
ＡＭ（デュアルポートＲＡＭ）７、及びエバボード２端
部に位置するコネクタとしての例えば１６ビットの中継
端子８が取り付けられている。また、電子制御ユニット
１には、図２に示すように、エバボード２とは別にＩ／
Ｏ（インプット／アウトプット）ボード（入出力ボー
ド）４１が搭載され、このＩ／Ｏボート４１には各種信
号の入出力端子並びにこれに付随する回路（共に図示せ
ず）、電流制限装置４２及び電圧変換器４３が取り付け
られている。

【００３２】上記制御用ＣＰＵ３は、本来のエンジン制
御（詳しくは燃料噴射制御）を行うとともに、その合間
に該本来のエンジン制御や他の制御よりも優先度の低い
最後の優先順位でツールのための信号処理を行うもので
ある。この制御用ＣＰＵ３には、図外のセンサ類により
検出されて刻々変化する制御に必要な変数を記憶するＲ
ＡＭ及びＲＯＭ（共に図示せず）が内蔵されている。

【００３３】プログラムＲＯＭ４は請求項５又は９に係
る発明でいうＲＯＭないし外部ＲＯＭを構成するもの
で、上記制御用ＣＰＵ３がエンジン制御を行うときに必
要な制御プログラム、及び各種の定数や係数等の基本と
なる所定の制御データを記憶する。一方、エミュレーシ
ョンＲＡＭ５は、上記プログラムＲＯＭ４の制御データ
を書き換えるために該制御データを一時的に記憶し、ま
た、制御の高速化を図るために制御プログラムをも一時
的に記憶するようになっている。これらプログラムＲＯ
Ｍ４及びエミュレーションＲＡＭ５は制御用ＣＰＵ３に
対しデータバス９及びアドレスバス１０を介して接続さ
れている。そして、メモリ切換部６は、切換手段として
制御用ＣＰＵ３からのコマンドにより上記プログラムＲ
ＯＭ４及びエミュレーションＲＡＭ５を選択切換えする
もので、このメモリ切換部６からＲＯＭ選択信号をプロ
グラムＲＯＭ４に出力することで該プログラムＲＯＭ４
を、またＲＡＭ選択信号をエミュレーションＲＡＭ５に
出力することで該エミュレーションＲＡＭ５をそれぞれ
選択するようになっている。

【００３４】さらに、上記ユニット側ＤＰＲＡＭ７は通
常のＲＡＭとは異なり、２つのポートを有していて各ポ
ートの双方向からアクセス可能なＲＡＭで、所定の容量
（例えば３２ｋバイト）を有する。その一方のポートは
上記データバス９及びアドレスバス１０を介して制御用
ＣＰＵ３に接続されている。ユニット側ＤＰＲＡＭ７の
他方のポートは、例えば１６ビットのバス１１を介して
上記中継端子８に接続されている。

【００３５】尚、上記エバボード２上のプログラムＲＯ
Ｍ４、エミュレーションＲＡＭ５、メモリ切換部６、Ｄ
ＰＲＡＭ７及び中継端子８は、制御対象の開発段階でプ
ログラムＲＯＭ４の制御データ（場合によっては制御プ
ログラムを含む）が確定するまで同エバボード２に設け
られるもので、このプログラムＲＯＭ４のデータが決定
された制御対象の量産品に対しては、これらプログラム
ＲＯＭ４等が搭載されていなくて制御用ＣＰＵ３のみが
搭載されたエバボードが電子制御ユニット１に装備さ
れ、確定した制御データ及び制御プログラムは、制御用
ＣＰＵ３の内部ＲＯＭに記憶される。

【００３６】上記中継ボックス１３には、そのボード端
部に配置されたパラレル通信用及びシリアル通信用の各
中継端子１４，１８と、通信用ＣＰＵ１６と、シリアル
レシーバ／ドライバ１７とが搭載されている。上記パラ
レル通信用の中継端子１４は例えば１６ビットのもの
で、上記電子制御ユニット１のエバボード２上の中継端
子８に例えば１６ビット（１６本）の比較的短い長さ
（例えば１０〜２０ｃｍ）のパラレル通信ケーブル１
２，１２，…を介して接続可能とされている。

【００３７】上記通信用ＣＰＵ１６は、パラレル通信デ
ータとシリアル通信データとを変換するもので、その一
方のポートは例えば１６ビットのバス１５を介して上記
パラレル通信用の中継端子１４に接続され、他方のポー
トは上記シリアルレシーバ／ドライバ１７を介してシリ
アル通信用の中継端子１８に接続されている。このシリ
アルレシーバ／ドライバ１７は通信用ＣＰＵ１６に付設
されるもので、通信用ＣＰＵ１６の入／出力データを後
述するシリアル通信ケーブル２０の規格に合致させるた
めのものである。また、上記シリアル通信用の中継端子
１８には１本のシリアル通信ケーブル２０の一端部が接
続可能とされ、このシリアル通信ケーブル２０の他端は
コントローラ２２に接続可能とされている。そして、中
継ボックス１３においては、コントローラ２２から例え
ば電流駆動型のシリアル通信データが電子制御ユニット
１に送信されたとき、通信用ＣＰＵ１６により、そのシ
リアル通信データをパラレル通信データに変換して電子
制御ユニット１のエバボード２上のユニット側ＤＰＲＡ
Ｍ７における所定のアドレスに書き込む一方、通信用Ｃ
ＰＵ１６により、電子制御ユニット１のＤＰＲＡＭ７の
所定のアドレス上のパラレル通信データを読み込んでそ
れをシリアル通信データに変換した後、コントローラ２
２に送信するようになされている。

【００３８】上記コントローラ２２はＩ／Ｆボックス
（インタフェースボックス）２３とそれに接続されたパ
ソコン３０とを含んでなる。パソコン３０は、データ解
析用（モニタ用）のＣＰＵ（図示せず）を内蔵したパソ
コン本体３１と、このパソコン本体３１に接続されたデ
ィスプレイ３３と、キーボード等の外部入力装置３２と
からなる。Ｉ／Ｆボックス２３には、上記中継ボックス
１３とシリアル通信を行うためのもので、そのボード端
部に配置されたシリアル通信用の中継端子２４と、通信
用ＣＰＵ２６と、シリアルレシーバ／ドライバ２５と、
Ｉ／Ｆボード側ＤＰＲＡＭ２７と、システムバス２８と
が搭載されている。上記シリアル通信用の中継端子２４
は、上記の如く、上記中継ボックス１３のシリアル通信
用中継端子１８にシリアル通信ケーブル２０を介して接
続可能とされている。このシリアル通信ケーブル２０
は、例えばデータを電流の大小に変換して送信する電流
駆動型のもので、そのケーブル長さは、例えば５〜６ｍ
とされて上記各パラレル通信ケーブル１２のケーブル長
よりも長く設定されている。

【００３９】上記通信用ＣＰＵ２６は、上記中継ボック
ス１３における通信用ＣＰＵ１６と同じもので、パラレ
ル通信データとシリアル通信データとを変換する。この
通信用ＣＰＵ２６の一方のポートは、該通信用ＣＰＵ２
６に付設される上記シリアルレシーバ／ドライバ２５を
介してシリアル通信用の中継端子２４に接続されてい
る。

【００４０】上記Ｉ／Ｆボード側ＤＰＲＡＭ２７は、上
記電子制御ユニット１におけるＤＰＲＡＭ７と同様に２
つのポートを有していて各ポートの双方向からアクセス
可能な所定の容量を持つＲＡＭからなり、その一方のポ
ートに上記通信用ＣＰＵ２６の他方のポートが接続さ
れ、ＤＰＲＡＭ２７の他方のポートはシステムバス２８
に接続されている。

【００４１】また、上記Ｉ／Ｆボックス２３のシステム
バス２８は上記パソコン３０に接続されており、このこ
とで、パソコン３０により電子制御ユニット１のプログ
ラムＲＯＭ４に記憶した制御データ（詳しくはエミュレ
ーションＲＡＭ５に書き込まれた制御データ）の書換え
のためのＲＯＭエミュレーションや電子制御ユニット１
の制御用ＣＰＵ３におけるＲＡＭの各種データのモニタ
（ＲＡＭモニタ）をコマンドしたとき、そのコマンドに
応じてＲＯＭエミュレーションやＲＡＭモニタを行うよ
うにしている。

【００４２】上記電子制御ユニット１におけるエバボー
ド２上の制御用ＣＰＵ３とパソコン３０とは、エバボー
ド２上のＤＰＲＡＭ７及び中継端子８と、中継ボックス
１３上のパラレル通信用中継端子１４、通信用ＣＰＵ１
６及びシリアル通信用中継端子１８と、Ｉ／Ｆボックス
２３のシリアル通信用中継端子２４、通信用ＣＰＵ２
６、ＤＰＲＡＭ２７及びシステムバス２８とを経由する
１チャンネルのインタラプト用ケーブル３５によって接
続されており、このインタラプト用ケーブル３５でイン
タラプトコマンドを送受信するようにしている。

【００４３】ここで、上記電子制御ユニット１、中継ボ
ックス１３及びコントローラ２２の電源系統を、図２を
参照して説明する。電子制御ユニット１のＩ／Ｏボード
４１上の入力端子等の電子部品に対しては、イグニッシ
ョンスイッチ４４のＯＮ時に電源４５から電流がＩ／Ｏ
ボード４１上に設けた電流制限装置４２及び電圧変換器
４３を介して供給され（この供給部分の電気回路は図中
仮想線で示す）、その電圧は５Ｖである。また、コント
ローラ２２及び中継ボックス１３に対しては、パソコン
３０の電源スイッチ４６のＯＮ時に電源４５から電流が
パソコン３０内に設けた電流制限装置４７及び電圧変換
器４８を介して供給され（この供給部分の電気回路は図
中実線で示す）、その電圧は５Ｖである。さらに、電子
制御ユニット１のエバボード２上の制御用ＣＰＵ３等の
電子部品に対しては、イグニッションスイッチ４４のＯ
Ｎ時にＩ／Ｏボード４１側から、パソコン３０の電源ス
イッチ４６のＯＮ時にコントローラ２２側からそれぞれ
電流が供給されるように設けられており、それらの電圧
はいずれも５Ｖである。尚、図２中、４９は電子制御ユ
ニット１のＩ／Ｏボード４１とエバボード２との間の配
線中に設けられたダイオードであって、コントローラ２
２側から電流がＩ／Ｏボード４１に流れるのを阻止する
ものである。また、５０は中継ボックス１３と電子制御
ユニット１との間の配線中に設けられたダイオードであ
って、電子制御ユニット１側から電流が中継ボックス１
３及びコントローラ２２に流れるのを阻止するものであ
る。

【００４４】また、上記各ＤＰＲＡＭ７，２７の構成に
ついて具体的に説明する。ＤＰＲＡＭ７，２７は、図３
に示すように、電子制御ユニット１に対するコマンド処
理に使用するコマンドブロックと、電子制御ユニット１
のＲＡＭモニタに使用するモニタブロックと、パソコン
３０からの割込み処理に使用するステータスブロックと
に割り当てられている。

【００４５】上記コマンドブロックにはコマンドエリ
ア、オプションエリア、データエリア及びステータスエ
リアが割り当てられている。コマンドエリアは、パソコ
ン３０側から電子制御ユニット１に対してコマンドコー
ドを書き込むためのエリアで、電子制御ユニット１側の
読込みエラーを防ぐために、パソコン３０側は同一のコ
ードを上位コード（Ｈ）及び下位コード（Ｌ）に書き込
む一方、電子制御ユニット１側はそれらを２度読みす
る。

【００４６】オプションエリアは、コマンドに対する補
助情報としてのオプション（アドレスやデータ数等）を
格納するエリアである。また、データエリアは、コマン
ドに対するデータ（ＲＯＭデータやモニタアドレス等）
を格納するエリアである。ステータスエリアは、電子制
御ユニット１側のコマンドを処理した後、その終了結果
やエラー等のステータスのコードを格納するものであ
る。

【００４７】モニタブロックにはモニタ設定エリア、モ
ニタアドレスエリア及びモニタデータエリアが割り当て
られている。モニタ設定エリアは、モニタをＯＮ／ＯＦ
Ｆするためのスイッチ及びチャンネル数を設定するモニ
タスイッチ／チャンネル数エリアと、電子制御ユニット
１側で予め設定された設定値をパソコン３０側から設定
する（電子制御ユニット１側でこのデータを読み込み、
モニタ周期及びトリガモードを変更する）モニタ周期／
トリガモードエリアと、モニタアドレス設定モードを指
定するアドレス設定モードスイッチエリアと、モニタの
アドレス設定モードスイッチが標準モードにあるときに
ページ数（上位アドレス）を格納するページエリアとか
らなる。

【００４８】モニタアドレスエリアは、チャンネル毎に
予備を含めて４バイトでモニタアドレスを指定する拡張
モードエリアと、モニタアドレスを３バイトで指定する
標準モードとからなる。モニタデータエリアは、モニタ
データを格納するエリアである。

【００４９】ステータスブロックは、ステータスエリア
及びインタラプトエリアが割り当てられている。ステー
タスエリアはステータスコードエリア、モニタステータ
スコードエリア、モニタステータスエリア、コマンドチ
ェック用カウンタ及びモニタチェック用カウンタからな
る。上記ステータスコードエリアは、コマンドで処理さ
れるステータスコード（リターンコード）を格納するも
ので、パソコン３０側はＤＰＲＡＭ７，２７からの割込
みを受けると、このコードで処理系を判別する。

【００５０】モニタステータスコードエリアは、モニタ
処理におけるモニタステータスコードを格納するエリア
で、パソコン３０側はＤＰＲＡＭ７，２７からの割込み
を受けると、このコードでモニタの処理系を判別する。
また、モニタステータスエリアは、モニタサービスルー
チン処理後のステータスを書き込むエリアである。

【００５１】コマンドチェック用カウンタは、パソコン
３０側でのインタラプト処理時に読み込まれるもので、
コマンドの通信エラー回数等のチェックを行うためと、
電子制御ユニット１からのモニタ系及びコマンド系のイ
ンタラプトとの時間差が僅かなときにパソコン３０側の
インタラプト処理の優先度を決定するための情報を表
す。そして、電子制御ユニット１側では後述するコマン
ドサービスルーチンが起動され、ステータスを返す毎に
カウンタがインクリメントされる。

【００５２】モニタチェック用カウンタも、パソコン３
０側でのインタラプト処理時に読み込まれるもので、モ
ニタのエラー等のチェックを行うためと、パソコン３０
側のインタラプト処理の優先度を決定するための情報を
表す。そして、電子制御ユニット１側の後述のモニタサ
ービスルーチンが起動される毎にカウンタがインクリメ
ントされる。

【００５３】一方、上記インタラプトエリアは、電子制
御ユニット１側のインタラプト信号を発生させるための
データが書き込まれるもので、電子制御ユニット１側の
コマンド、モニタの処理終了タイミングをパソコン３０
側に伝えるために使用される。つまり、このインタラプ
トエリアにデータが書き込まれると、ＤＰＲＡＭ７，２
７内でインタラプトフラグがセットされ、ＤＰＲＡＭ
７，２７からインタラプト信号が出力され、このインタ
ラプト信号は上記インタラプト用ケーブル３５によりパ
ソコン３０側に伝達される。このインタラプト信号を受
けたパソコン３０は、コマンド系かモニタ系の何れかの
処理を実行した後、インタラプトエリアを読み込む。こ
のとき、ＤＰＲＡＭ７，２７のインタラプト信号がリセ
ットされる。このインタラプトエリアは、コマンドイン
タラプト識別コードエリア、モニタインタラプト識別コ
ードエリア及びインタラプトコードエリアからなる。

【００５４】（制御データ及び制御プログラムの転送）
次に、上記電子制御ユニット１のエバボード２におい
て、制御用ＣＰＵ３の制御に基づいてプログラムＲＯＭ
４に記憶されている制御データ及び制御プログラムをエ
ミュレーションＲＡＭ５に転送する動作手順を、図４に
示すフローチャートに従って説明する。

【００５５】まず、ステップＳ1 でイグニッションスイ
ッチ４４がＯＮであるか否かを、ステップＳ2 でパソコ
ン３０の電源スイッチ４６がＯＮであるか否かをそれぞ
れ判定する。つまり、電子制御ユニット１のエバボード
２に対して、電源４５から電流がＩ／Ｏボード４１又は
コントローラ２を介して供給されているか否かを判定す
る。そして、電流が供給されたときには直ちにステップ
Ｓ3 でプログラムＲＯＭ４に記憶されている制御データ
及び制御プログラムをエミュレーションＲＡＭ５に転送
し該ＲＡＭ５に書き込む。この転送の後イグニッション
スイッチ４４及びパソコンの電源スイッチ４６が共にＯ
Ｎされたときには、制御用ＣＰＵ３は、後述するＲＯＭ
エミュレーションの時を除いて上記エミュレーションＲ
ＡＭ５に対しアクセスし、それに書き込まれた制御デー
タ及び制御プログラムに基づいてエンジン制御をする。

【００５６】このように、電子制御ユニット１側のイグ
ニッションスイッチ４４をＯＮにして電子制御ユニット
１のエバボード２に通電が行われるときだけでなく、パ
ソコン３０の電源スイッチ４６をＯＮにしてコントロー
ラ２２及び中継ボックス１３を介して電子制御ユニット
１のエバボード２に通電が行われるときにも、エバボー
ド２上の制御用ＣＰＵ３の制御により通電後直ちにエバ
ボード２上のプログラムＲＯＭ４からエミュレーション
ＲＡＭ５に制御データが転送されて書き込まれるので、
電子制御ユニット１側のイグニッションスイッチ４４を
ＯＮにする以前からＲＯＭエミュレーションを行うこと
ができ、イグニッションスイッチ４４のＯＮ操作直後か
ら変更した制御データに基づく実験的・試験的なエンジ
ン制御を行うことができる。また、イグニッションスイ
ッチ４４をＯＮにする以前から、エバボード２上の制御
用ＣＰＵ３とコントローラ２２との間で通信を行うこと
ができるので、ＲＡＭモニタをエンジン始動直後から行
うことができる。従って、冷間始動のテストにも容易に
対処することができる。

【００５７】（ツールの始動）次に、ツールの始動時に
おける望ましい操作手順を説明するに、電子制御ユニッ
ト１側のイグニッションスイッチ４４のＯＮ操作に先立
って、パソコン３０の電源スイッチ４６をＯＮ操作して
コントローラ２２、中継ボックス１３及び電子制御ユニ
ット１のエバボード２に対し通電を行う。そして、この
通電開始時には、コントローラ２２のパソコン３０の解
析用ＣＰＵと電子制御ユニット１の制御用ＣＰＵ３との
間で通信をして故障診断が行われる。尚、パソコン３０
の解析用ＣＰＵと電子制御ユニット１の制御用ＣＰＵ３
との間の通信は、２つのＤＰＲＡＭ７，２７及び通信用
ＣＰＵ１６，２６を介して行われるが、基本的には解析
用ＣＰＵ及び制御用ＣＰＵ３が各ＤＰＲＡＭ７，２７に
対してアクセスやデータの書込み、読込み等をすること
で行われるようになっており、以下の説明では通信用Ｃ
ＰＵ１６，２６の動作を省略して説明している。

【００５８】故障診断のためのパソコン３０の解析用Ｃ
ＰＵでの制御フローは図５〜図７に示し、電子制御ユニ
ット１の制御用ＣＰＵ３での制御フローは図８及び図９
に示す。尚、図５の制御フローは解析用ＣＰＵの起動プ
ログラムによって５msec毎に行われるものであり、図８
の制御フローは制御用ＣＰＵ３の起動プログラムによっ
て同じく５msec毎に行われるものである。

【００５９】すなわち、パソコン３０の解析用ＣＰＵで
は、図５に示すように、スタートした後、まず、ステッ
プＳ11で故障診断を行う。この故障診断系コマンド処理
は図６に示すフローに従って行われる。続いて、ステッ
プＳ12で診断結果に基づいて通信が正常であるか否かを
判定し、正常のときにはステップＳ13でディスプレイ３
３上に「ＩＧ（イグニッションスイッチ４４）オン可」
を表示する一方、異常のときにはステップＳ14及びＳ15
でそれぞれディスプレイ３３上に「ＩＧオン不可」及び
エラーメッセージを表示する。しかる後、ステップＳ16
でメイン処理を行い、終了する。上記ステップＳ11，Ｓ
12により、請求項２に係る発明にいう、制御用ＣＰＵ３
とコントローラ２２との間の通信が正常に行われるかを
検査する通信検査手段６１が構成されており、また上記
ステップＳ12〜Ｓ15及びディスプレイ３３により、同じ
く請求項２に係る発明にいう、通信検査手段６１の検査
結果に応じて電子制御ユニット１側のイグニッションス
イッチ４４のＯＮ操作の適否を表示する表示手段６２が
構成されている。

【００６０】上記故障診断系コマンド処理は、図６に示
すように、まず、ステップＳ21でＥＣＵ機種コードの要
求があることを確認した後、ステップＳ22で機種コード
を要求するコマンドＣ２をＤＰＲＡＭ７，２７のコマン
ドブロックのコマンドエリアにおける上位及び下位のコ
マンドコードエリアに書き込み、ステップＳ23で返答待
ち処理を行う。この返答待ち処理は図７に示すフローに
従って行われる。続いて、ステップＳ24でエラーフラグ
Ｆerr がセットされているか否か判定し、判定がＹＥＳ
の故障のときはステップＳ25で所定のコマンドエラー処
理を行った後に終了する一方、判定がＮＯときはそのま
ま終了する。

【００６１】上記返答待ち処理は、図７に示すように、
まず、ステップＳ31でカウンタを零にリセットした後、
ステップＳ32で電子制御ユニット１の制御用ＣＰＵ３か
ら機種コードの返答があったか否かを判定し、返答があ
ったときにはステップＳ36でエラーフラグＦerr をリセ
ットし、終了する。一方、返答がないときには、ステッ
プＳ33でカウンタをインクリメントした後、ステップＳ
34でカウンタが２msec以上であるか否かを判定し、その
判定がＮＯのときにはステップＳ32に戻るが、判定がＹ
ＥＳのとき、つまり返答が２msec以上ないときには、ス
テップＳ35でエラーフラグＦerr をセットし、終了す
る。

【００６２】一方、電子制御ユニット１の制御用ＣＰＵ
３では、図８に示すように、まず、ステップＳ41でＤＰ
ＲＡＭ７，２７のコマンドブロックにおけるコマンドエ
リアの上位のコマンドコード（Ｈ）を、また次のステッ
プＳ42で下位のコマンドコード（Ｌ）をそれぞれ読み込
み、ステップＳ43で両コマンドコード（Ｈ），（Ｌ）同
士が異なっているかどうかを判定する（二重チェッ
ク）。この判定がＹＥＳのときには、ステップＳ45に進
み、コマンドブロックのステータスエリアに所定のコー
ドを書き込んだ後、ステップＳ50に進む。

【００６３】上記ステップＳ43の判定がＮＯのときに
は、ステップＳ44においてコマンド判別処理を行い、ス
テップＳ46で判別結果に応じた各コマンドの処理を行っ
た後、ステップＳ47でエラーが発生したか否かを判定す
る。この判定がＹＥＳのときには、ステップＳ48で上記
ステップＳ45と同様に、コマンドブロックのステータス
エリアにエラーコードを書き込んだ後、また判定がＮＯ
のときには、ステップＳ49で、同ステータスエリアに所
定のコードを書き込んだ後、それぞれステップＳ50に進
む。このステップＳ50では、ステータスブロックのステ
ータスエリアにおけるステータスコードエリアにコマン
ドコードの書込処理コマンドを書き込む。次のステップ
Ｓ51では、ステータスブロックのステータスエリアにお
けるコマンドチェック用カウンタをインクリメントし、
ステップＳ52で、ステータスブロックのインタラプトエ
リアにおけるコマンドインタラプト識別コードエリアに
所定コードを書き込み、最後のステップＳ53で、インタ
ラプトエリアのインタラプトコードエリアに所定コード
を書き込んだ後、終了する。

【００６４】上記ステップＳ46でのコマンド処理の一つ
として、パソコン３０側からの機種コード要求のコマン
ドＣ２に対する処理（Ｃ２コマンド処理）があり、この
Ｃ２コマンド処理は、図９に示すフローに従って行われ
る。すなわち、最初のステップＳ61で機種コードをＤＰ
ＲＡＭ７，２７のコマンドブロックにおけるデータエリ
アに書き込み、次のステップＳ62でエラーフラグＦerr
をリセットし、終了する。

【００６５】このように、電子制御ユニット１側のイグ
ニッションスイッチ４４のＯＮ操作に先立って、パソコ
ン３０の電源スイッチ４６をＯＮ操作してコントローラ
２２、中継ボックス１３及び電子制御ユニット１のエバ
ボード２に対し通電を行ったときには、コントローラ２
２のパソコン３０の解析用ＣＰＵと電子制御ユニット１
の制御用ＣＰＵ３との間で機種コードの要求及び返答と
いう通信をして故障診断を行い、その診断結果に応じて
イグニッションスイッチ４４のＯＮ操作の適否をパソコ
ン３０のディスプレイ３３上に表示するので、イグニッ
ションスイッチ４４のＯＮ操作前にコントローラ２２と
電子制御ユニット１との間の通信異常に起因する電子制
御ユニット１によるエンジンの誤制御、例えば燃料の吹
きっぱなし等を未然にかつ確実に防止することができ
る。

【００６６】（ＲＯＭエミュレーション及びＲＡＭモニ
タの方法）続いて、上記電子制御ユニット１におけるプ
ログラムＲＯＭ４に記憶されている制御データをパソコ
ン３０側から書き換えるＲＯＭエミュレーションの方法
と、制御用ＣＰＵ３のＲＡＭに記憶されたデータをパソ
コン３０側でモニタするＲＡＭモニタの方法とについて
具体的に説明する。

【００６７】（ＲＯＭエミュレーション）ＲＯＭエミュ
レーションは以下に説明する処理順序で行われ、そのＤ
ＰＲＡＭ７，２７に対する処理順序を図１０に番号で示
す。また、ＲＯＭエミュレーションのフローチャートを
図１１に示す。尚、ＲＯＭエミュレーションを行うと
き、電子制御ユニット１の制御用ＣＰＵ３は、既に説明
した図８に示す制御フロー（コマンドサービスルーチ
ン）に従ってコマンド処理を行う。

【００６８】(1) まず、ツールのパソコン３０側から、
ＲＯＭデータ変更のコマンドに先立ち、変更しようとす
る変更アドレスやデータ数（何バイトのデータか）等、
データ書換えのためのオプションをＤＰＲＡＭ７，２７
のコマンドブロックにおけるオプションエリアに書き込
む（図１１のステップＳ71）。

【００６９】(2) 次いで、パソコン３０側で、変更しよ
うとするＲＯＭデータをＤＰＲＡＭ７，２７のコマンド
ブロックにおけるデータエリアに書き込む（ステップＳ
72）。

【００７０】(3) パソコン３０側がＲＯＭデータの転送
変更コマンドをＤＰＲＡＭ７，２７のコマンドブロック
におけるコマンドエリアに書き込む（ステップＳ73）。

【００７１】(4) パソコン３０側からインタラプト用ケ
ーブル３５によりＤＰＲＡＭ７，２７のインタラプトコ
ードエリアに所定のコードを書き込んで、ＤＰＲＡＭ
７，２７から電子制御ユニット１の制御用ＣＰＵ３に割
込み指令を送った後、この割込み指令を受けた制御用Ｃ
ＰＵ３が上記ＤＰＲＡＭ７，２７のコマンドエリアのコ
マンドコードを読み込み、データ書換えのためのコマン
ドを認識する（ステップＳ74）。

【００７２】(5) 次いで、電子制御ユニット１の制御用
ＣＰＵ３が、上記ＤＰＲＡＭ７，２７のオプションを読
み込み、変更アドレスやデータ数等のオプションを得る
（ステップＳ75）。

【００７３】(6) 制御用ＣＰＵ３は、上記読み込んだオ
プションを基に上記ＤＰＲＡＭ７，２７のコマンドブロ
ックにおけるデータエリアのデータを読み込んで、それ
らをエミュレーションＲＡＭ５上の指定されたアドレス
のデータエリアに書き込み、ＲＯＭデータの書換えを行
う（ステップＳ76，Ｓ77）。このとき、制御用ＣＰＵ３
の現在の負荷（例えば電子制御ユニット１の制御対象が
エンジンである場合にはそのＲＡＭに格納されているエ
ンジン回転数等）を読み取り、制御用ＣＰＵ３の負荷か
ら変更可能なデータ数を読み込む。この制御用ＣＰＵ３
の負荷（エンジン回転数等）と変更可能なデータ数との
関係は図１２に示すように制御用ＣＰＵ３の負荷が増大
するほどデータ変更数が減少するように設定される。こ
うすることで、変更データ数が増大してもその電子制御
ユニット１での処理が遅れることはなくなる。

【００７４】(7) 制御用ＣＰＵ３は、上記(4) 〜(6) の
処理の終了後、ステータス（処理結果）をＤＰＲＡＭ
７，２７のコマンドブロックにおけるステータスエリア
に書き込む。このとき、例えば、正常な状態で終了した
ときと異常な状態で終了したとき（エラーコード）とで
各コードを変える（ステップＳ78）。

【００７５】(8) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのステ
ータスコードエリアにコマンドコードの書込処理コード
を書き込む。

【００７６】(9) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのコマ
ンドチェック用カウンタをインクリメントする。

【００７７】(10)制御用ＣＰＵ３は、パソコン３０側に
コマンドの終了を伝えるために、ＤＰＲＡＭ７，２７の
ステータスブロックにおけるインタラプトコードエリア
に所定のデータ値を書き込む。このことで、ＤＰＲＡＭ
７，２７からインタラプト信号がパソコン３０側に出力
される（ステップＳ79）。

【００７８】(11)パソコン３０側は、上記ＤＰＲＡＭ
７，２７からのインタラプト信号をインタラプト用ケー
ブル３５により受けた後、ＤＰＲＡＭ７，２７の上記コ
マンドチェック用カウンタ及びモニタチェック用カウン
タを読み込み、コマンド系又はモニタ系の何れの処理を
行うか判別する。

【００７９】(12)以下の処理(12)〜(15)は上記判別がコ
マンド系処理の場合であり、パソコン３０側がＤＰＲＡ
Ｍ７，２７のステータスブロックにおけるステータスエ
リアのステータスコードを読み込んでコマンド処理コー
ドを判別する。また、パソコン３０側の変更データ数Ｎ
ｔと電子制御ユニット１側の変更データＮｅとを比較
し、Ｎｔ＞Ｎｅになるまで電子制御ユニット１での変更
データ数から残りのデータ数及び先頭アドレスを求めた
後、今までの処理(1) 〜(9) を繰り返す（ステップＳ80
〜Ｓ83）。

【００８０】(13)パソコン３０側がコマンドブロックに
おけるステータスエリアのステータスを読み込んで正常
終了か異常終了かを判別する。

【００８１】(14)パソコン３０側がコマンドブロックに
おけるコマンドコードエリアに無処理コードを書き込
む。

【００８２】(15)最後に、パソコン３０側がステータス
ブロックにおけるインタラプトエリアのインタラプトコ
ードを読み込み、インタラプト信号をクリアする。

【００８３】（ＲＡＭモニタ）このＲＡＭモニタを行う
ために、電子制御ユニット１の制御用ＣＰＵ３内に通信
用プログラムとしてのモニタサービスルーチンが設けら
れており、モニタサービスルーチンでは、図１３に示す
如く以下の処理動作を行う。尚、モニタサービスルーチ
ンは、図８のコマンドサービスルーチンと同じく、制御
用ＣＰＵ３の起動プログラムによって５msec毎に行われ
る。

【００８４】すなわち、最初のステップＳ91でＤＰＲＡ
Ｍ７，２７のモニタブロックのモニタ設定エリアにおい
てモニタを開始又は停止するか否か（情報を送るかどう
か）を決定するためのモニタスイッチを読み込み、次の
ステップＳ92でモニタスイッチがＯＮかどうかを判定す
る。この判定がＮＯつまりモニタ停止状態のときにはそ
のまま終了するが、ＹＥＳのときには、ステップＳ93に
進んでモニタチャンネル数Ｎを設定し、次いで、ステッ
プＳ94において、チャンネル数Ｎのカウンタｎをｎ＝Ｎ
として設定し、ステップＳ95で、ｎチャンネル分の上
位、中位及び下位のモニタアドレスをＤＰＲＡＭ７，２
７のモニタアドレスエリアから読み込む。ステップＳ96
ではＤＰＲＡＭ７，２７のモニタデータエリアにｎチャ
ンネルの上位データを、またその後のステップＳ97では
ｎチャンネルの下位データをそれぞれ書き込み、ステッ
プＳ98でチャンネル数のカウンタｎをｎ−１に減算す
る。

【００８５】その後、ステップＳ99において、ｎチャン
ネルの全てが終了してｎ≦０となったかどうかを判定す
る。この判定がＮＯのときには、ステップＳ95に戻り、
ステップＳ95〜Ｓ98を繰り返す。従って、ステップＳ95
〜Ｓ99はチャンネル数ｎだけ繰り返される。

【００８６】そして、ｎチャンネル全部が終了してｎ≦
０となると、基本的なモニタ処理が終り、後処理に進
む。まず、ステップＳ100 において、ＤＰＲＡＭ７，２
７のステータスブロックにおけるステータスエリアのモ
ニタステータスエリアにモニタステータス（例えば正常
時はモニタチャンネル数で、異常時は所定のコード）を
書き込む。次いで、ステップＳ101 で、同ステータスエ
リアのモニタステータスコードエリアにモニタステータ
スコードを書き込み、ステップＳ102 では、同ステータ
スエリアのモニタチェック用カウンタをインクリメント
する。このことで、モニタ処理の実行を確認する。その
後、ステップＳ103 で、インタラプトエリアのモニタイ
ンタラプト識別コードエリアに所定コードを書き込み、
ステップＳ104 でインタラプトコードエリアに所定コー
ドを書き込んだ後、終了する。

【００８７】そして、ＲＡＭモニタは以下に説明する順
序で行われ、基本的に、パソコン３０の解析用ＣＰＵと
電子制御ユニット１の制御用ＣＰＵ３との間でデータの
送受を確認しながら進めるいわゆるソフトハンドシェイ
ク方式である。尚、そのＤＰＲＡＭ７，２７に対する処
理順序を図１４に番号で示す。

【００８８】(1) まず、パソコン３０側がモニタ周期デ
ータ／トリガ、アドレス設定モードスイッチ、ぺージ、
モニタアドレス、チャンネル数、モニタスイッチ等のモ
ニタコマンドを出力し、かつ、ＤＰＲＡＭ７，２７のコ
マンドブロックにおけるデータエリアに書き込む（モニ
タ条件設定ライト）。

【００８９】(2) 電子制御ユニット１の制御用ＣＰＵ３
は上記モニタコマンドを受けて、上記ＤＰＲＡＭ７，２
７のコマンドブロックにおけるデータエリアの値を読み
出す。

【００９０】(3) 制御用ＣＰＵ３は、ＤＰＲＡＭ７，２
７のモニタブロックにおいてコマンドに対応したモニタ
設定エリアに設定値を書き込む。

【００９１】(4) 制御用ＣＰＵ３がモニタサービスルー
チン起動プログラムにてＤＰＲＡＭ７，２７からモニタ
設定値を読み出し、モニタサービスルーチン（図１３参
照）を起動する。

【００９２】(5) 制御用ＣＰＵ３は上記モニタサービス
ルーチンにより、ＤＰＲＡＭ７，２７のモニタアドレス
エリア上でのモニタアドレスを読み込む。

【００９３】(6) 次いで、制御用ＣＰＵ３は、上記モニ
タアドレスに基づき、モニタデータをＤＰＲＡＭ７，２
７のモニタデータエリアにチャンネル数分だけ繰り返し
て書き込む。

【００９４】(7) 制御用ＣＰＵ３は、ＤＰＲＡＭ７，２
７のステータスブロックにおけるステータスエリアに所
定のステータス（例えば正常終了時にはモニタデータ送
出コード、異常終了時にはモニタデータエラーコード）
を書き込む。

【００９５】(8) 制御用ＣＰＵ３はＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアに次の
モニタステータスコードを書き込む。

【００９６】(9) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのモニ
タチェック用カウンタをインクリメントする。

【００９７】(10)制御用ＣＰＵ３は、パソコン３０側に
モニタ処理の終了を伝えるために、ＤＰＲＡＭ７，２７
のステータスブロックにおけるインタラプトコードエリ
アに所定のデータ値を書き込む。このことで、ＤＰＲＡ
Ｍ７，２７からインタラプト信号がパソコン３０側に出
力される。

【００９８】(11)パソコン３０側は、上記ＤＰＲＡＭ
７，２７からのインタラプト信号をインタラプト用ケー
ブル３５により受けた後、ＤＰＲＡＭ７，２７の上記コ
マンドチェック用カウンタ及びモニタチェック用カウン
タを読み込み、コマンド系又はモニタ系の何れの処理を
行うかを判別する。

【００９９】(12)パソコン３０側がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのステ
ータスコードを読み込んでモニタ処理コードを得る。

【０１００】(13)パソコン３０側がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのモニ
タステータスを読み込む。

【０１０１】(14)パソコン３０側がコマンドブロックに
おけるステータスエリアの処理コードに基づいた処理
（モニタデータの獲得等）を行う。

【０１０２】(15)最後に、パソコン３０側がステータス
ブロックにおけるインタラプトエリアのインタラプトコ
ードを読み込み、インタラプト信号をクリアする。以上
で１つのサンプリングを終了し、モニタスイッチがＯＦ
Ｆされるまで上記(4) 〜(15)の処理を繰り返す。

【０１０３】以上のＲＯＭエミュレーション及びＲＡＭ
モニタの方法についてまとめると表１に示すようにな
る。

【０１０４】

【表１】

【０１０５】（システムダウン時の処理）次に、電子制
御ユニット１において、エンジン制御中に、例えばスタ
ータの駆動等により電源４５からの電圧が低下するシス
テムダウン時の処理動作について説明する。

【０１０６】システムダウン時には、電子制御ユニット
１のＩ／Ｏボード４１に取付けられたリセットパルス発
信器（図示せず）から発せられるリセットパルスは、図
１５に示すようにＨi レベルからＬo レベルにまで立下
る。また、システムダウン後に正常に戻った時には、リ
セットパルスはＬo レベルからＨi レベルにまで立上り
元に戻る。このシステムダウンから正常に戻るまでの
間、電子制御ユニット１の制御用ＣＰＵ３では、図１６
に示す制御フローに従ってパソコン３０の解析用ＣＰＵ
との間で通信が行われる一方、パソコン３０の解析用Ｃ
ＰＵでは、図１７に示す制御フローに従ってリセット検
知処理が行われる。

【０１０７】すなわち、電子制御ユニット１の制御用Ｃ
ＰＵ３による通信制御では、最初のステップＳ111 でリ
セットパルスの立下りであること、つまりシステムダウ
ン時であることを確認した後、ステップＳ112 でコマン
ド送信の中止を要求するコマンドＣ３をリセット信号と
してＤＰＲＡＭ７，２７のコマンドブロックにおけるコ
マンドエリアに書き込むとともに、ステップＳ113 でＤ
ＰＲＡＭ７，２７のステータスブロックにおけるステー
タスコードエリアにリセットコード（ｈ´９Ｂ）を書き
込み、ステップＳ114 でコントローラ２２側へ割込発行
を行い、終了する。また、システムダウン後に正常に戻
り、リセットパルスが立上るとステップＳ115 からステ
ップＳ116 へ進み、コマンド送信の再開を要求するコマ
ンドＣ５をリセット解除信号としてＤＰＲＡＭ７，２７
のコマンドブロックにおけるコマンドエリアに書き込む
とともに、ステップＳ113 でＤＰＲＡＭ７，２７のステ
ータスブロックにおけるステータスコードエリアにリセ
ットコード（ｈ´９Ｂ）を書き込み、ステップＳ114 で
コントローラ２２側へ割込発行を行い、終了する。

【０１０８】また、パソコン３０の解析用ＣＰＵによる
リセット検知処理では、最初のステップＳ121 でＤＰＲ
ＡＭ７，２７のコマンドブロックにおけるコマンドエリ
アのコマンドコードを読み込み、それがＣ３コマンドで
あるか、つまりＣ３コマンド（リセット信号）を受信し
たか否かを判定し、その判定がＹＥＳのときには更にス
テップＳ122 でＤＰＲＡＭ７，２７のステータスブロッ
クにおけるステータスコードエリアのリセットコードを
読み込み、そのコードがｈ´９Ｂであるか否かを判定す
る。上記両ステップＳ121 ，Ｓ122 の判定は、リセット
パルスの立下りで電子制御ユニット１側でコマンド送信
の中止を要求している時であるか否かを判定しているも
のである。そして、コマンド送信の中止が要求されてい
る時には、ステップＳ123 でコマンド送信フラグＦxcmd
をリセットした後、ステップＳ128 へ移行する。

【０１０９】一方、ステップＳ121 又はＳ122 の判定が
ＮＯのときには、ステップＳ124 でＤＰＲＡＭ７，２７
のコマンドブロックにおけるコマンドエリアのコマンド
コードを読み込み、それがＣ５コマンドであるか、つま
りＣ５コマンド（リセット解除信号）を受信したか否か
を判定し、その判定がＹＥＳのときには更にステップＳ
125 でＤＰＲＡＭ７，２７のステータスブロックにおけ
るステータスコードエリアのリセットコードを読み込
み、そのコードがｈ´９Ｂであるか否かを判定する。上
記両ステップＳ124 ，Ｓ125 の判定は、リセットパルス
の立上りで電子制御ユニット１側でコマンド送信の再開
を要求している時であるか否かを判定しているものであ
る。そして、コマンド送信の再開が要求されている時に
は、ステップＳ126 で一定時間ｔa を待機した後、ステ
ップＳ127 でコマンド送信フラグＦxcmdをセットした
後、ステップＳ128 へ移行する。

【０１１０】そして、ステップＳ128 ではコマンド送信
フラグＦxcmdがセットされているか否かを判定し、その
判定がＹＥＳのときにはステップＳ128 でコマンド送信
を可つまり許容して終了する一方、判定がＮＯのときに
はステップＳ130 でコマンド送信を不可つまり禁止して
終了する。

【０１１１】このように、電子制御ユニット１側のシス
テムダウン時には、電子制御ユニット１の制御用ＣＰＵ
３からコマンド送信中止の要求がコントローラ２２の解
析用ＣＰＵに発せられ、該解析用ＣＰＵでコマンド送信
がシステムダウン直後（つまりリセットパネルの立下り
直後）から禁止される。また、システムダウン後に正常
に戻った時には、電子制御ユニット１の制御用ＣＰＵ３
からコマンド送信再開の要求がコントローラ２２の解析
用ＣＰＵに発せられ、該解析用ＣＰＵは一定時間ｔa 経
過した後にコマンド送信の再開する。このため、電子制
御ユニット１の制御用ＣＰＵ３がシステムダウン中に受
けたコマンド処理をシステムダウンに起因して実行でき
ないという事態の発生を未然に防止することができ、制
御の信頼性を高めることができる。

【０１１２】尚、本発明は上記実施例に限定されるもの
ではなく、その他種々の変形例を包含するものである。
例えば、上記実施例では、ＲＯＭエミュレーションをす
るためのエミュレーションＲＡＭ５を電子制御ユニット
１に設けた場合について述べたが、本発明は、このエミ
ュレーションＲＡＭ５を、特開平６−２５９２８４号公
報に開示するようにコントローラ２２ないしツール側に
設けた場合にも同様に適用することができる。

【０１１３】

【発明の効果】以上の如く、請求項１に係る発明によれ
ば、コントローラへの通電時に該コントローラを介して
電子制御ユニットのエバボードにも通電が行われるの
で、電子制御ユニットの両ボード共通のスイッチをＯＮ
操作する以前に、コントローラと電子制御ユニットのエ
バボード上の制御用ＣＰＵとの間で通信の検査やデータ
転送等を行うことが可能になり、誤制御の未然防止を図
ることができるとともに、電子制御ユニット側の電源系
統のスイッチをＯＮにする直前又は直後からＲＯＭエミ
ュレーションやＲＡＭモニタを実行することができる。

【０１１４】請求項２及び請求項６に係る発明によれ
ば、電子制御ユニットの両ボード共通のスイッチをＯＮ
操作する以前に、通信検査手段により制御用ＣＰＵとコ
ントローラとの間の通信が正常に行われるかを検査する
とともに、その検査結果に応じて電子制御ユニットの両
ボード共通のスイッチのＯＮ操作の適否を表示手段で表
示することにより、通信異常に起因する誤制御、例えば
エンジン制御の場合における燃料の吹きっぱなし等を未
然にかつ確実に防止することができる。

【０１１５】請求項４及び請求項９，１０に係る発明に
よれば、いずれも電子制御ユニット側でシステムダウン
が生じたときには、その制御用ＣＰＵからのリセット信
号に基づいてコントローラからＣＰＵへのコマンド送信
を中止することにより、コマンド処理の不実行を未然に
防止でき、制御の信頼性を高めることができる。特に、
請求項４及び１０に係る発明では、制御用ＣＰＵからの
リセット解除信号を受けた時点から所定時間経過後にＣ
ＰＵへのコマンド送信を再開することにより、コマンド
処理の不実行を確実に防止でき、制御の信頼性をより高
めることができる。

【０１１６】請求項５及び請求項８に係る発明によれ
ば、電子制御ユニット側の電源系統のスイッチをＯＮに
する以前からＲＯＭエミュレーションを行うことがで
き、例えばエンジン制御での冷間始動のテストにも容易
に対処することができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る電子制御ユニットとその
ＲＯＭエミュレーション及びＲＡＭモニタを行うツール
との構成を示すブロック図である。

【図２】上記電子制御ユニット及びツールの電源系統図
である。

【図３】ＤＰＲＡＭにおける各ブロック及びそのエリア
を示す説明図である。

【図４】制御データ及び制御プログラムの転送動作を示
すフローチャート図である。

【図５】ツール始動時の故障診断のためのパソコンの解
析用ＣＰＵでの制御フローを示すフローチャート図であ
る。

【図６】上記解析用ＣＰＵによる故障診断系コマンド処
理のフローチャート図である。

【図７】同じく返答待ち処理のフローチャート図であ
る。

【図８】モニタサービスルーチンを示すフローチャート
図である。

【図９】Ｃ２コマンド処理のフローチャート図である。

【図１０】ＲＯＭエミュレーション時のＤＰＲＡＭに対
する処理動作の順序を示す図である。

【図１１】ＲＯＭエミュレーションの処理動作を示すフ
ローチャート図である。

【図１２】ＲＯＭエミュレーション時の制御用ＣＰＵの
負荷とエミュレーションＲＡＭに対し変更可能なデータ
数との関係を示す特性図である。

【図１３】モニタサービスルーチンを示すフローチャー
ト図である。

【図１４】ＲＡＭモニタ時のＤＰＲＡＭに対する処理動
作の順序を示す図である。

【図１５】リセットパルスのレベルとコマンド送信との
関係を示すタイムチャート図である。

【図１６】システムダウン時の通信のための電子制御ユ
ニットの制御用ＣＰＵの制御フローを示すフローチャー
ト図である。

【図１７】リセット検知処理のフローチャート図であ
る。

【符号の説明】

１ 電子制御ユニット（ＥＣＵ） ２ エバボード ３ 制御用ＣＰＵ ４ プログラムＲＯＭ（ＲＯＭ） ５ エミュレーションＲＡＭ ２２ コントローラ ３０ パソコン ３３ ディスプレイ ４１ Ｉ／Ｏボード（入出力ボード） ４４ イグニッションスイッチ ４６ パソコンの電源スイッチ ６１ 通信検査手段 ６２ 表示手段

フロントページの続き (56)参考文献 特開 平６−291662（ＪＰ，Ａ) 特開 平６−259284（ＪＰ，Ａ) 特開 昭61−166640（ＪＰ，Ａ) 特開 昭61−166639（ＪＰ，Ａ) 特開 平３−99334（ＪＰ，Ａ) 特開 平５−241688（ＪＰ，Ａ) 特開 平７−36725（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/00 G06F 11/22 - 11/26 G06F 11/28 - 11/34 ＪＳＴファイル（ＪＯＩＳ)

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 制御用ＣＰＵにより所定の制御対象を制
   御する電子制御ユニットと、該電子制御ユニットの制御
   用ＣＰＵと通信可能に接続されたコントローラとを備え
   ており、 上記電子制御ユニットは、少なくとも制御用ＣＰＵを取
   付けたエバボードと、各種信号の入出力端子を取付けた
   入出力ボードとを有し、かつ両ボードに対して共通のス
   イッチのＯＮ操作により通電するように構成されている
   電子制御ユニットの調整装置において、 上記電子制御ユニットのエバボードのみに対して、コン
   トローラへの通電時に該コントローラを介して通電を行
   うように構成されていることを特徴とする電子制御ユニ
   ットの調整装置。
2. 【請求項２】 請求項１記載の電子制御ユニットの調整
   装置において、 更に上記制御用ＣＰＵとコントローラとの間の通信が正
   常に行われるかを検査する通信検査手段と、該通信検査
   手段の検査結果に応じて電子制御ユニットの両ボード共
   通のスイッチのＯＮ操作の適否を表示する表示手段とを
   備えたことを特徴とする電子制御ユニットの調整装置。
3. 【請求項３】 上記電子制御ユニットは、所定の制御対
   象としてエンジンを制御するものであり、上記表示手段
   は、電子制御ユニットの両ボード共通のスイッチとして
   イグニッションスイッチのＯＮ操作の適否を表示するも
   のである請求項２記載の電子制御ユニットの調整装置。
4. 【請求項４】 上記コントローラは、制御用ＣＰＵから
   リセット信号を受けたとき該ＣＰＵへのコマンド送信を
   中止し、制御用ＣＰＵからリセット解除信号を受けた時
   点から所定時間経過後にＣＰＵへのコマンド送信を再開
   するように構成されている請求項１〜３のいずれか一つ
   に記載の電子制御ユニットの調整装置。
5. 【請求項５】 上記電子制御ユニットは、そのエバボー
   ド上に制御用ＣＰＵの他に、少なくとも制御データを記
   憶するＲＯＭと、該ＲＯＭの制御データをエミュレーシ
   ョン可能なエミュレーションＲＡＭとを有しており、上
   記コントローラは、上記エミュレーションＲＡＭに書き
   込まれた制御データを変更調整するものであり、 上記制御用ＣＰＵは、エバボードへの通電が電子制御ユ
   ニットの両ボード共通のスイッチのＯＮ操作及びコント
   ローラからの通電のいずれによるときでも通電後直ちに
   上記ＲＯＭに記憶されている制御データをエミュレーシ
   ョンＲＡＭに転送して書き込むように構成されている請
   求項１記載の電子制御ユニットの調整装置。
6. 【請求項６】 請求項１記載の電子制御ユニットの調整
   装置の使用方法であって、 電子制御ユニットの両ボード共通のスイッチのＯＮ操作
   に先立って、まず、コントローラの電源スイッチをＯＮ
   操作して通電を行い、しかる後該コントローラと電子制
   御ユニットの制御用ＣＰＵとの間の通信が正常に行われ
   るかを検査し、その検査結果に応じて電子制御ユニット
   の両ボード共通のスイッチのＯＮ操作の適否を表示する
   ことを特徴とする電子制御ユニットの調整装置の使用方
   法。
7. 【請求項７】 上記電子制御ユニットは、所定の制御対
   象としてエンジンを制御するものであり、上記スイッチ
   はイグニッションスイッチである請求項６記載の電子制
   御ユニットの調整装置の使用方法。
8. 【請求項８】 請求項１記載の電子制御ユニットの調整
   装置の使用方法であって、 上記電子制御ユニットは、そのエバボード上に制御用Ｃ
   ＰＵの他に、少なくとも制御データを記憶するＲＯＭ
   と、該ＲＯＭの制御データをエミュレーション可能なエ
   ミュレーションＲＡＭとを有しており、上記コントロー
   ラは、上記エミュレーションＲＡＭに書き込まれた制御
   データを変更調整するものであり、 電子制御ユニットの両ボード共通のスイッチのＯＮ操作
   に先立って、まず、コントローラの電源スイッチをＯＮ
   操作して通電を行い、しかる後上記ＲＯＭに記憶されて
   いる制御データをエミュレーションＲＡＭに転送して書
   き込むことを特徴とする電子制御ユニットの調整装置の
   使用方法。
9. 【請求項９】 請求項６，７のいずれか一つに記載の電
   子制御ユニットの調整装置の使用方法であって、 上記電子制御ユニット側でシステムダウンが生じたとき
   制御用ＣＰＵからコントローラ側へリセット信号を出力
   し、コンローラから制御用ＣＰＵへのコマンド送信を中
   止することを特徴とする電子制御ユニットの調整装置の
   使用方法。
10. 【請求項１０】 請求項９記載の電子制御ユニットの調
    整装置の使用方法であって、 上記システムダウン後に正常に戻ったとき制御用ＣＰＵ
    からコントローラ側へリセット解除信号を出力し、コン
    トローラ側ではその信号を受けた時点から所定時間経過
    後に制御用ＣＰＵへのコマンド送信を再開することを特
    徴とする電子制御ユニットの調整装置の使用方法。