KR20040037640A - 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법 - Google Patents

웨이퍼 번인 시스템에서의 보드별 버전 확인 방법 Download PDF

Info

Publication number
KR20040037640A
KR20040037640A KR1020020066209A KR20020066209A KR20040037640A KR 20040037640 A KR20040037640 A KR 20040037640A KR 1020020066209 A KR1020020066209 A KR 1020020066209A KR 20020066209 A KR20020066209 A KR 20020066209A KR 20040037640 A KR20040037640 A KR 20040037640A
Authority
KR
South Korea
Prior art keywords
test
version
board
computer
fpga
Prior art date
Application number
KR1020020066209A
Other languages
English (en)
Inventor
김동수
Original Assignee
프롬써어티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프롬써어티 주식회사 filed Critical 프롬써어티 주식회사
Priority to KR1020020066209A priority Critical patent/KR20040037640A/ko
Publication of KR20040037640A publication Critical patent/KR20040037640A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼 번인 시스템에서 사용되는 각종 테스트 보드에 장착된 FPGA의 버전을 용이하게 확인할 수 있도록 하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법에 관한 것으로, 다수의 테스트 보드에 탑재된 각 FPGA에 버전 확인명령을 인식할 수 있는 버전 확인명령 인식 로직과 각 FPGA에 기저장된 프로그램 로직에 대한 버전 정보를 기저장하는 제 1 단계; 컴퓨터를 이용하여 각 테스트 보드에 대한 버전 확인명령을 입력하는 제 2 단계; 각 테스트 보드 내의 각 FPGA에서 버전 확인명령을 수신하여 저장된 버전 정보를 컴퓨터로 전송하는 제 3 단계; 컴퓨터에서 각 테스트 보드로부터 제공된 버전 정보를 디스플레이하는 제 4 단계를 포함하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법을 제공한다.
이러한 본 발명에 따르면, 웨이퍼 번인 시스템에 구비되는 다수의 테스트 보드에 대한 버전 확인이 가능함으로써 사용자가 각 테스트 보드에서 지원하는 기능들을 보다 더 용이하게 파악할 수 있는 효과가 있으며, 시스템 상의 에러가 발생하는 경우에 사용자의 테스트 명령 입력 실수인지 또는 시스템 상의 결함인지를 보다 더 용이하게 판단할 수 있는 효과가 있다.

Description

웨이퍼 번인 시스템에서의 보드별 버전 확인 방법{METHOD FOR COGNIZING VERSION OF BOARDS IN WAFER BURN-IN SYSTEM}
본 발명은 웨이퍼 번인(Burn-In) 시스템에 관한 것으로, 더욱 상세하게는 웨이퍼 번인 시스템 내에 장착된 다수의 보드(board)에 대한 FPGA(Field Progr ammable Gate Array)의 버전을 확인 및 관리할 수 있도록 하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법에 관한 것이다.
일반적으로, 웨이퍼 번인 공정은 반도체 소자를 웨이퍼 상태에서 최종 소비자에게 공급하기 이전에 제품이 사용될 조건보다 더 악화된 고온(약 125℃)의 환경에서 통상의 사용전압(5.0V)보다 높은 전압을 인가하여 칩(chip)의 이상유무를 판별하는 일종의 테스트 공정으로서, 주로 반도체 제조 후공정에서 수행된다. 그리고, 이러한 웨이퍼 번인 공정을 수행함으로써 반도체 소자에 대한 신뢰성과 생산성을 조기에 확보할 수 있다.
이와 같은 웨이퍼 번인 공정을 수행하는 웨이퍼 번인 시스템은 워크스테이션 또는 PC로 구성된 컴퓨터와 각종 테스트 시그널을 생성하기 위한 다수의 테스트 보드가 장착된 메인 테스트 장치 및 테스트할 웨이퍼를 로딩하고 테스트 시그널을 인가하는 성능측정 보드를 포함하여 구성된다. 따라서, 사용자는 컴퓨터를 이용하여 테스트 조건 및 테스트 명령을 입력하게 되며, 이 컴퓨터로부터 발생된 명령이 메인 테스트 장치로 전달되어 사용자가 입력한 조건 및 명령에 상응하는 소정의 테스트 시그널을 생성하게 된다. 그리고, 메인 테스트 장치로부터 생성된 테스트 시그널은 웨이퍼가 로딩된 성능측정 보드로 인가되어 로딩된 웨이퍼에 대한 테스트를 수행하게 된다. 이때, 테스트 시그널에 의거한 테스트 결과는 다시 메인 테스트 장치로 제공되어 분석된 다음, 모니터 등으로 출력함으로써 사용자가 이를 확인할 수 있도록 한다.
한편, 웨이퍼 번인 시스템에 포함된 메인 테스트 장치는 상술한 바와 같이 각종 테스트 시그널을 생성하고 테스트 결과를 분석하기 위해서 다양한 테스트 보드가 장착되는데, 이 각각의 테스트 보드에는 적어도 하나 이상의 FPGA가 내장되어 있다. 여기서, FPGA는 잘 알려진 바와 같이 사용자에 의해 프로그래밍이 가능한 논리 모듈이 규칙적으로 배열된 집적회로로서, 외부로부터의 명령을 인식하여 그에 상응하는 각종 신호를 생성 및 출력하여 시스템의 동작 및 기능을 제어하는 역할을 하게 된다.
결국, 상술한 메인 테스트장치에 구비되는 각각의 테스트 보드는 웨이퍼 번인 테스트 공정을 수행하기 위한 각종 제어 로직을 저장하는 수단이 되는 만큼, 실질적으로 전반적인 시스템의 성능을 좌우하는 중요한 구성 요소가 된다. 따라서, 각각의 테스트 보드에 장착된 FPGA의 기능은 시스템의 성능을 향상시키기 위해서 사용자에 의해 수시로 버전 업(Version Up)이 이루어지며, 웨이퍼 번인 테스트 조건 및 테스트 명령을 인가하는 컴퓨터 측에서는 버전 업에 따른 각 FPGA의 변경된 버전 및 그 기능을 인식할 수 있어야만 정확한 웨이퍼 번인 테스트가 가능하게 된다.
그러나, 종래의 일반적인 웨이퍼 번인 시스템에서는 메인 테스트 장치에 장착된 각각의 테스트 보드에 대한 하드웨어적인 변경은 확인이 가능하나 각 테스트 보드 내의 장착된 FPGA에 대한 소프트웨어적인 버전 확인은 불가능하며, 만일 이 각각의 FPGA에 내장된 소프트웨어(프로그램)의 버전을 확인하기 위해서는 메인 테스트 장치로부터 각각의 테스트 보드를 분리한 다음, 별도의 판독장비를 이용하여 각 테스트 보드에 탑재된 FPGA의 내용을 판독해야만 각 FPGA의 프로그램 버전 확인이 가능하게 된다.
그리고, 종래의 일반적인 웨이퍼 번인 시스템에서는 각 테스트 보드에 탑재된 FPGA에 대한 자체적인 버전 확인이 불가능하기 때문에 사용자가 FPGA의 버전에 맞지 않는 테스트 조건 및 명령을 입력하여 발생되는 에러에 대해서도 그 정확한 원인을 파악할 수 없는 문제점이 있다. 즉, 이 경우에 웨이퍼 번인 시스템 자체에서는 각 하드웨어에 대해서 정상적인 인식 결과를 나타내기 때문에, 시스템상의 문제인지 아니면 FPGA의 버전 착오에 따른 사용자의 입력 실수인지를 판단할 수 없는 문제점이 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 웨이퍼 번인 시스템에서 사용되는 각종 테스트 보드에 장착된 FPGA의 버전을 용이하게 확인할 수 있도록 하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면,
웨이퍼 번인 테스트 공정을 수행하기 위한 테스트 조건 및 테스트 명령을 입력하기 위한 컴퓨터와, 다수의 테스트 보드를 장착하고 상기 테스트 조건 및 테스트 명령을 제공받아 소정의 테스트 시그널을 생성하는 메인 테스트 장치 및, 상기 테스트 시그널을 웨이퍼상의 각 소자에 인가하는 성능측정 보드를 포함하여 구성되는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법에 있어서, 상기 다수의 테스트 보드에 탑재된 각 FPGA에 버전 확인명령을 인식할 수 있는 버전 확인명령 인식 로직과 상기 각 FPGA에 기저장된 프로그램 로직에 대한 버전 정보를 기저장하는 제1 단계; 상기 컴퓨터를 이용하여 상기 각 테스트 보드에 대한 버전 확인명령을 입력하는 제 2 단계; 상기 각 테스트 보드 내의 상기 각 FPGA에서 상기 버전 확인명령을 수신하여 상기 저장된 버전 정보를 상기 컴퓨터로 전송하는 제 3 단계; 상기 컴퓨터에서 상기 각 테스트 보드로부터 제공된 버전 정보를 디스플레이하는 제 4 단계를 포함하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법을 제공한다.
도 1은 본 발명에 따른 웨이퍼 번인 시스템의 전반적인 구성을 도시한 블록도.
도 2는 본 발명에 따른 웨이퍼 번인 시스템에서의 보드별 버전 확인 과정을 도시한 플로우차트.
<도면의 주요 부분에 대한 부호의 설명>
100 : 컴퓨터200 : 메인 테스트 장치
210 : 인터페이스부
220, 230, 240 : 제 1, 제 2 및 제 3 테스트 보드
300 : 성능측정 보드350 : 웨이퍼 로딩장치
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 웨이퍼 번인 시스템의 전반적인 구성을 도시한 블록도로서, 컴퓨터(100), 메인 테스트 장치(200), 성능측정 보드(300) 및 웨이퍼 로딩장치(350)를 포함하여 도시하였다. 여기서, 각각의 장치는 통상적으로 독립적인 개별 장치로 구성된다. 즉, 도 1에 도시된 컴퓨터(100), 메인 테스트 장치(200), 성능측정 보드(300) 및 웨이퍼 로딩장치(350)는 통상적으로 각각 독립적인 개별 장치로 구성되며, 소정의 접속 방식에 의해 상호 연결되어 웨이퍼 번인 공정을 수행하게 된다.
도 1을 참조하여 각 구성수단의 기능에 대해 설명하면, 먼저 컴퓨터(100)는 워크스테이션이나 개인용 컴퓨터 등으로 구성이 가능하며, 사용자의 조작에 의해 웨이퍼 번인 공정에 대한 테스트 조건 및 명령을 입력받아 이를 후술하는 메인 테스트 장치(300)로 제공하는 역할을 한다. 따라서, 이를 수행하기 위한 소정의 테스트 프로그램을 기저장하며 사용자의 조작에 따라 웨이퍼 번인 공정을 수행 및 제어하게 된다.
메인 테스트 장치(200)는 상술한 컴퓨터(100)를 통해 입력되는 테스트 조건 및 테스트 명령에 의거하여 웨이퍼 번인 공정에 따른 전반적인 테스트 과정을 수행하기 위한 각종 시그널을 생성하고, 이를 후술하는 성능측정 보드(300)로 전달한다. 그리고, 다시 성능측정 보드(300)로부터 제공되는 출력신호를 조합하여 그에 상응하는 테스트 결과를 상술한 컴퓨터(100) 또는 도시 생략된 자체 모니터를 통해 출력한다. 이러한 메인 테스트 장치(200)는 동도면에 도시된 바와 같이, 컴퓨터 (100)로부터 제공되는 각종 명령을 후술하는 각각의 테스트 보드(220, 230, 240, …)로 제공하는 동시에 각 테스트 보드(220, 230, 240, …)로부터 제공되는 데이터를 다시 컴퓨터(100)로 전달하는 인터페이스부(210) 및 실제 테스트 시그널을 생성하기 위한 다수의 테스트 보드(220, 230, 240, …)를 포함하여 구성된다. 여기서, 메인 테스트 장치(200) 내에 장착되는 각 테스트 보드(220, 230, 240, …)를 그 기능별로 구분하여 예를 들어보면, 패턴 제너레이터(Pattern Generator), 패턴 포맷터(Pattern Formatter), 타임 제너레이터(Time Generator), 시퀀서(Sequencer), 파형 모니터(Wave Form Monitor), 전압 공급부 등을 들 수 있다. 이 각각의 보드에 대한 상세한 기능은 통상의 웨이퍼 번인 시스템에서와 동일하기 때문에 본 실시예에서는 생략한다.
한편, 각각의 테스트 보드(220, 230, 240, …)에는 각 보드의 기능에 대응하는 로직이 프로그램 형태로 저장된 FPGA가 탑재되며, 이 각 FPGA는 통상적으로 각 보드에 하나씩 탑재되나 필요에 따라 복수 개로 탑재될 수도 있다. 그리고, 각 테스트 보드(220, 230, 240, …) 내의 각 FPGA에 저장된 프로그램 로직은 전술한 바와 같이 사용자에 의해 변경이 가능하기 때문에, 본 발명에 따른 버전 확인 기능을 수행할 수 있는 기능 및 소정의 버전 정보(버전 수치, 작성 일자, 작성자, 간략 정보 등)를 기저장시킴으로써 본 발명에 따른 버전 확인 및 관리가 가능하도록 구성할 수 있다. 즉, 본 발명에 따른 웨이퍼 번인 시스템에서는 각 보드에 장착된 FPGA의 소프트웨어적인 버전을 상술한 컴퓨터(100)에서 확인 및 관리할 수 있도록 하기 위해서, 먼저 컴퓨터(100)로부터 제공되는 버전 확인명령을 인식하고 그에 응답하여 버전 정보를 출력할 수 있도록 하는 기능의 프로그램 로직을 각 FPGA에 추가한다.
도 1에 도시된 성능측정 보드(300)는 웨이퍼 번인 테스트를 수행하기 위해 필요한 다수의 측정 디바이스와 웨이퍼를 접속시키기 위한 다수의 핀, 그리고 테스트 진행 상태를 표시하기 위한 표시수단(예를 들어, LED) 등을 포함하여 구성되며, 상술한 메인 테스트 장치(200)로부터 제공되는 각종 테스트 시그널에 의거하여 번인 공정에 따른 소정의 전압과 각종 테스트 신호 등을 다수의 핀을 통해 웨이퍼에 전달한다. 그리고, 이에 대응하여 웨이퍼로부터 출력되는 신호를 메인 테스트 장치(200)로 전송한다.
웨이퍼 로딩장치(350)는 테스트를 진행할 웨이퍼를 후술하는 테스트 보드 (250)로 이송하여 로딩(loading) 및 정렬(Alignment)하는 기능과 테스트가 완료된 웨이퍼를 언로딩(Unloading)하는 기능을 수행한다.
이와 같이 구성된 웨이퍼 번인 시스템에서 본 발명에 따라 각 테스트 보드에장착된 FPGA의 프로그램 버전을 확인하는 과정에 대해 도 2를 참조하여 상세히 설명하면 다음과 같다.
먼저, 전술한 바와 같이 각 테스트 보드(220, 230, 240, …)에 탑재된 FPGA에 소정의 프로그램 과정을 통해 버전 확인명령을 인식할 수 있는 로직 및 내장된 프로그램에 대한 버전 정보(버전 수치, 작성자, 작성일자, 간략 정보 등)를 기저장한다(단계 S201).
그리고, 임의의 사용자가 번인 테스트 공정을 수행하기에 앞서 각 테스트 보드(220, 230, 240, …)에 탑재된 FPGA의 버전을 확인하고자 하는 경우에, 먼저 컴퓨터(100)를 조작하여 메인 테스트 장치(200) 내에 장착된 각 테스트 보드(220, 230, 240, …)에 대한 FPGA의 버전 확인명령을 입력하게 된다(단계 S203). 이 과정에서 사용자는 각각의 테스트 보드(220, 230, 240, …) 중에서 특정 테스트 보드만을 지정하여 그에 대한 버전 확인명령을 입력할 수도 있으며, 모든 테스트 보드(220, 230, 240)에 대한 버전 확인명령을 입력할 수도 있다.
계속해서, 컴퓨터(100)로부터 입력된 버전 확인명령은 메인 테스트 장치 (100)의 인터페이스부(210)를 통해 각각의 테스트 보드(220, 230, 240, …)로 전달되는데(단계 S205), 각각의 테스트 보드(220, 230, 240, …) 내의 각 FPGA에는 버전 확인명령을 분석할 수 있는 알고리즘이 내장되어 있다. 따라서, 각 테스트 보드(220, 230, 240, …) 내의 각 FPGA는 버전 인식 명령을 분석한 다음(단계 S207), 버전 확인명령이 자신에게 해당하는 명령인지를 판단하게 된다. 즉, 상술한 바와 같이 사용자가 버전 확인명령을 입력하는 과정에서 모든 테스트 보드(220,230, 240)에 대한 버전 확인명령을 입력할 수도 있으며, 일부 테스트 보드만을 선택하여 해당 테스트 보드에 대한 버전 확인명령을 입력할 수도 있기 때문에 각 FPGA는 먼저 버전 확인명령의 내용을 분석하여 자신에게 해당하는 명령인지를 판단하게 된다.
그리고, 버전 확인명령에 대응하는 각 FPGA는 내부에 저장된 프로그램의 버전 정보를 리딩(reading)한 다음(단계S209), 인터페이스부(210)를 통해 컴퓨터 (100)로 전달하게 되며(단계 S211), 컴퓨터(100)에서는 수신된 각각의 버전 정보를 각 테스트 보드(220, 230, 240, …)별로 디스플레이함으로써 사용자가 이를 확인할 수 있게 된다(단계 S213). 결과적으로, 본 발명에서는 각 테스트보드에 탑재된 각각의 FPGA에 버전 확인명령을 인식할 있는 소정의 로직을 기저장하고, 컴퓨터(100)로부터 버전 확인명령이 전달되는 경우에는 내부에 저장된 프로그램에 대한 버전 정보를 다시 컴퓨터(100)로 전달함으로써 사용자가 각 테스트 보드에 대한 버전을 용이하게 파악할 수 있게 된다.
상술한 실시예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적이 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상기 실시예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등 범위를 포함하여 판단되어야 한다.
이상 설명한 바와 같이 본 발명에 따르면, 웨이퍼 번인 시스템에 구비되는 다수의 테스트 보드에 대한 버전 확인이 가능함으로써 사용자가 각 테스트 보드에서 지원하는 기능들을 보다 더 용이하게 파악할 수 있는 효과가 있으며, 시스템 상의 에러가 발생하는 경우에 사용자의 테스트 명령 입력 실수인지 또는 시스템 상의 결함인지를 보다 더 용이하게 판단할 수 있는 효과가 있다.

Claims (3)

  1. 웨이퍼 번인 테스트 공정을 수행하기 위한 테스트 조건 및 테스트 명령을 입력하기 위한 컴퓨터와, 다수의 테스트 보드를 장착하고 상기 테스트 조건 및 테스트 명령을 제공받아 소정의 테스트 시그널을 생성하는 메인 테스트 장치 및, 상기 테스트 시그널을 웨이퍼상의 각 소자에 인가하는 성능측정 보드를 포함하여 구성되는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법에 있어서,
    상기 다수의 테스트 보드에 탑재된 각 FPGA에 버전 확인명령을 인식할 수 있는 버전 확인명령 인식 로직과 상기 각 FPGA에 기저장된 프로그램 로직에 대한 버전 정보를 기저장하는 제 1 단계;
    상기 컴퓨터를 이용하여 상기 각 테스트 보드에 대한 버전 확인명령을 입력하는 제 2 단계;
    상기 각 테스트 보드 내의 상기 각 FPGA에서 상기 버전 확인명령을 수신하여 상기 저장된 버전 정보를 상기 컴퓨터로 전송하는 제 3 단계;
    상기 컴퓨터에서 상기 각 테스트 보드로부터 제공된 버전 정보를 디스플레이하는 제 4 단계를 포함하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계는, 상기 다수의 테스트 보드중 일부 테스트 보드를 선택하여 상기 선택된 테스트 보드에 대한 버전 확인명령을 입력하며,
    상기 제 3 단계는, 상기 각 테스트 보드 내의 상기 각 FPGA에서 상기 버전 확인명령을 수신하여 분석하고, 상기 분석 결과에 의거하여 상기 선택된 테스트 보드에 해당하는 각 FPGA에서만 상기 버전 정보를 상기 컴퓨터로 전송하는 것을 특징으로 하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 버전정보는,
    상기 각 FPGA에 기저장된 프로그램 로직에 대한 버전 수치, 작성 일자, 작성자, 간략 정보를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법.
KR1020020066209A 2002-10-29 2002-10-29 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법 KR20040037640A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020066209A KR20040037640A (ko) 2002-10-29 2002-10-29 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020066209A KR20040037640A (ko) 2002-10-29 2002-10-29 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법

Publications (1)

Publication Number Publication Date
KR20040037640A true KR20040037640A (ko) 2004-05-07

Family

ID=37335926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066209A KR20040037640A (ko) 2002-10-29 2002-10-29 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법

Country Status (1)

Country Link
KR (1) KR20040037640A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666248A (zh) * 2023-07-26 2023-08-29 北京象帝先计算技术有限公司 测试结果异常确定方法、装置、电子设备及可读存储介质
CN117949706A (zh) * 2024-03-21 2024-04-30 苏州珂晶达电子有限公司 晶圆检测系统、方法及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247377B1 (ko) * 1997-09-25 2000-03-15 서평원 상위 콘트롤러에서 수신된 데이타에 의한 피엘디의 자체 프로그램방법
KR20000075166A (ko) * 1999-05-29 2000-12-15 서평원 컴파일 시간 정보를 이용한 필드 프로그래머블 게이트 어레이컴파일러 기능 개선 방법
JP2002169701A (ja) * 2000-12-01 2002-06-14 Nec Miyagi Ltd Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法
KR20030000693A (ko) * 2001-06-26 2003-01-06 엘지전자 주식회사 에프피지에이 이이피롬의 무선 업그레이드 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247377B1 (ko) * 1997-09-25 2000-03-15 서평원 상위 콘트롤러에서 수신된 데이타에 의한 피엘디의 자체 프로그램방법
KR20000075166A (ko) * 1999-05-29 2000-12-15 서평원 컴파일 시간 정보를 이용한 필드 프로그래머블 게이트 어레이컴파일러 기능 개선 방법
JP2002169701A (ja) * 2000-12-01 2002-06-14 Nec Miyagi Ltd Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法
KR20030000693A (ko) * 2001-06-26 2003-01-06 엘지전자 주식회사 에프피지에이 이이피롬의 무선 업그레이드 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666248A (zh) * 2023-07-26 2023-08-29 北京象帝先计算技术有限公司 测试结果异常确定方法、装置、电子设备及可读存储介质
CN116666248B (zh) * 2023-07-26 2023-11-17 北京象帝先计算技术有限公司 测试结果异常确定方法、装置、电子设备及可读存储介质
CN117949706A (zh) * 2024-03-21 2024-04-30 苏州珂晶达电子有限公司 晶圆检测系统、方法及存储介质

Similar Documents

Publication Publication Date Title
US6988231B2 (en) On-chip method and apparatus for testing semiconductor circuits
JP2006242638A (ja) 半導体検査装置
KR101370728B1 (ko) 테스트 장치
CN100580473C (zh) 支持开放架构测试系统中的校准和诊断
US7552370B2 (en) Application specific distributed test engine architecture system and method
EP1756606B1 (en) Supporting calibration and diagnostics in an open architecture test system
WO2015048366A1 (en) Programmable interface-based validation and debug
US20130096866A1 (en) Method And Apparatus For Designing A Custom Test System
JP2005513444A (ja) マイクロプロセッサに基づく集積回路検査のための測定
JP2000305799A (ja) 不揮発性メモリ内蔵マイクロコンピュータおよびその検査システム、ならびに不揮発性メモリ内蔵マイクロコンピュータを搭載したｉｃカードおよびその検査システム
KR100856079B1 (ko) 반도체 검사장치
KR20040037640A (ko) 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
JP4167217B2 (ja) Ｌｓｉ、ｌｓｉ検査方法およびマルチチップモジュール
KR100930010B1 (ko) 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
JP4522352B2 (ja) 回路検査方法及び回路検査システム
KR20020054571A (ko) 이동통신 단말기 시험장치
KR100483493B1 (ko) 웨이퍼 번인 시스템의 메인 테스트 장치
JP2002016118A (ja) 半導体パラメトリック試験装置
KR200234483Y1 (ko) 회로기판상 전자부품측정장치
Clark et al. A code-less BIST processor for embedded test and in-system configuration of boards and systems
KR100633449B1 (ko) 반도체 테스터 인터페이스 시스템
KR100671555B1 (ko) 디스플레이 장치
JP2007042876A (ja) 半導体集積回路及び半導体集積回路の内部信号モニタ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application