KR100633449B1 - 반도체 테스터 인터페이스 시스템 - Google Patents

반도체 테스터 인터페이스 시스템 Download PDF

Info

Publication number
KR100633449B1
KR100633449B1 KR1020040064640A KR20040064640A KR100633449B1 KR 100633449 B1 KR100633449 B1 KR 100633449B1 KR 1020040064640 A KR1020040064640 A KR 1020040064640A KR 20040064640 A KR20040064640 A KR 20040064640A KR 100633449 B1 KR100633449 B1 KR 100633449B1
Authority
KR
South Korea
Prior art keywords
module
test
interface
semiconductor tester
semiconductor
Prior art date
Application number
KR1020040064640A
Other languages
English (en)
Other versions
KR20060016260A (ko
Inventor
강종구
Original Assignee
주식회사 유니테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니테스트 filed Critical 주식회사 유니테스트
Priority to KR1020040064640A priority Critical patent/KR100633449B1/ko
Publication of KR20060016260A publication Critical patent/KR20060016260A/ko
Application granted granted Critical
Publication of KR100633449B1 publication Critical patent/KR100633449B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 외부의 장치와의 인터페이스를 수행하는 외부 인터페이스 모듈과, 작업 진행을 위해 사용되는 사용자 입력 정보를 입력받고 각 DUT(device under test)별 테스트 진행 상태 및 결과를 표시하는 동작 모듈과, 메모리 패턴 프로그램을 위한 편집과 스크램블 데이터 편집과 SPD(serial presence detect) 데이터 편집과 소스 프로그램 컴파일 및 프로젝트 관리를 수행하는 프로젝트 모듈과, 하드웨어 선택 사양과 테스트 옵션을 선택하는 구성 모듈과, 메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈(bin)을 지정하는 테스트 설정 모듈과, 상기 동작 모듈과 상기 프로젝트 모듈과 상기 구성 모듈과 상기 테스트 설정 모듈을 상기 외부 인터페이스 모듈과 인터페이스하며 테스트 수행을 총괄적으로 제어하는 최상부 모듈을 포함하는 반도체 테스터 인터페이스 시스템에 관한 것이다.
본 발명에 따르면, 반도체 소자의 테스트를 위한 소스 프로그램을 간단하게 작성할 수 있고 반도체 테스터의 테스트 실행시 테스트 설정에 대한 인터페이스를 제공할 수 있다.
DUT, 반도체 테스터, 데이터 편집, 사용자 인터페이스, 빈, 롯(lot)

Description

반도체 테스터 인터페이스 시스템{SYSTEM FOR INTERFACING SEMICONDUCTOR TESTER}
도 1a는 종래의 반도체 테스터에서 사용되는 소스 프로그램의 구조를 도시하는 도면.
도 1b는 종래의 반도체 테스터에서 사용되는 소스 프로그램의 실제 예를 도시하는 도면.
도 2는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 블록도.
도 3a는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 외부 인터페이스 모듈의 블록도.
도 3b는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 동작 모듈의 블록도.
도 3c는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 구성 모듈의 블록도.
<도면의 주요부분에 대한 부호의 설명>
110: 매크로 블록 120: 레지스터 이니셜 블록
130: 시작함수 블록 140: 서브함수 블록
210: 외부 인터페이스 모듈 212: TCP/IP 통신 인터페이스 모듈
215: GPIB 인터페이스 모듈 218: 테스터 인터페이스 모듈
220: 최상부 모듈(220) 230: 동작 모듈
232: 동작 설정 모듈 235: 작업 상태 모듈
238: 테스트 결과 표시 모듈 240: 프로젝트 모듈
250: 구성 모듈 252: DUT 설정 모듈
254: 타이밍 설정 모듈 256: 하드웨어 설정 모듈
258: 옵션 설정 모듈 260: 테스트 설정 모듈
본 발명은 반도체 테스터 인터페이스 시스템에 관한 것으로, 더욱 구체적으로는 반도체 소자의 테스트를 위한 소스 프로그램을 간단하게 작성할 수 있고 반도체 테스터의 테스트 실행시 테스트 설정에 대한 인터페이스를 제공할 수 있는 반도체 테스터 인터페이스 시스템에 관한 것이다.
반도체 테스터 인터페이스 시스템은 반도체 테스터와 제어 및 분석 장치 사이의 인터페이스를 수행하는 시스템이다. 반도체 테스터는 예컨대 메모리 모듈 또는 메모리 콤포넌트의 테스트에 사용되어 반도체 소자의 불량 여부를 검사하는 장치이다. 제어 및 분석 장치는 반도체 테스터 장치 외부에서 반도체 테스터 장치의 수행을 제어하고 분석하는 장치로서, 예컨대 반도체 테스터로 테스트 관련 프로그램을 전송하고 반도체 테스터로부터 테스트 결과를 전송받아 분석하는 기능을 포함 하는 PC이다.
반도체 테스터는 메모리 소자의 개발 상황, 특히 메모리 소자의 상당 부분을 차지하는 DRAM의 개발 상황에 따라서 설계되어 개발된다. 현재의 DRAM 발전 상황은 EDO(Extended Data Output) 기능을 탑재한 DRAM이나, SDRAM(Synchronous DRAM), 램버스(Rambus) DRAM에 이어서 DDR(Double Data Rate) DRAM으로 발전되고 있다.
이러한 DRAM을 테스트하기 위해서는 메모리의 고속화에 대응하여 반도체 테스터도 고속 및 고정밀도가 요구된다. 또한 메모리의 대용량화에 따라 테스트 시간이 증가하게 되므로 테스트의 속도 역시 빨라져야 한다. 또한 소형화되고 경제적인 반도체 테스터를 구현하여 테스트 비용을 절감할 수 있어야 한다.
이러한 반도체의 테스트 과정은 일반적으로 외부의 PC와 같은 제어 및 분석 장치에서 테스트를 수행하기 위해서 소스 프로그램을 작성하고 소스 프로그램을 컴파일하여 테스트 프로그램(또는 "메모리 패턴 프로그램"아라고 함)을 생성한 후 테스트 프로그램을 반도체 테스터 장치로 전송하여 테스트를 수행한 후 테스트 결과를 다시 외부의 제어 및 분석 장치로 전송하여 테스트 결과를 저장하는 구성을 취한다.
이러한 종래 반도체 테스터의 구성은 예컨대, 본 출원인에 의해서 2004년 8월 3일자로 출원된 "메모리 소자 테스트를 위한 알고리즘 패턴 생성기 및 이를 이용한 메모리 테스터"라는 명칭의 대한민국 특허출원번호 제10-2004-006108호에 예시적으로 개시되어 있다.
도 1은 상기 특허출원번호 제10-2004-006108호에 개시된 종래의 반도체 테스 터에서 사용되는 소스 프로그램의 예를 도시한 도면으로서, 도 1a는 소스 프로그램의 구조를 나타내며, 도 1b는 소스 프로그램의 실제 예를 나타낸다.
도시되듯이, 소스 프로그램은 메모리 패턴 알고리즘과 레지스터에 대해 기술하고 있는 프로그램으로서, 매크로를 정의하는 부분(110)과, 레지스터 초기값에 대해 정의하는 레지스터 이니셜 블록(120)과, 테스트 기능에 대해 기술하는 시작함수 블록(130)과, 서브함수에 대해 기술하는 서브함수 블록(140)으로 구분될 수 있다.
도 1b는 이러한 소스 프로그램의 실제 예로서 일부 부분을 도시한다.
이렇게 작성된 소스 프로그램은 제어 및 분석 장치, 즉 상기 특허출원번호 제10-2004-006108호에서는 콘솔 PC에서 로딩되어 컴파일러에 의해서 테스트 프로그램으로 컴파일된다.
그러나 이러한 소스 프로그램을 작성하는 경우 다양한 옵션 등을 포함하고 있기 때문에 소스 프로그램의 작성시 많은 시간이 필요하게 된다.
또한 반도체 테스트의 수행에 대해서 테스트 도중에 이의 진행을 확인하고 각종 설정을 변경할 수 있도록 반도체 테스트와의 인터페이스를 위한 수단이 필요하다.
따라서 이러한 소스 프로그램을 간단하게 작성하고 또한 반도체 테스터와의 인터페이스를 제공할 수 있는 방안에 대한 필요성이 증가하고 있다.
본 발명의 목적은 반도체 소자의 테스트를 위한 소스 프로그램을 간단하게 작성할 수 있고 반도체 테스터의 테스트 실행시 테스트 설정에 대한 인터페이스를 제공할 수 있는 반도체 테스터 인터페이스 시스템을 제공하는 데 있다.
본 발명의 다른 목적은 상기 반도체 테스터 인터페이스 시스템을 이용한 반도체 테스터를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 외부의 장치와의 인터페이스를 수행하는 외부 인터페이스 모듈과, 작업 진행을 위해 사용되는 사용자 입력 정보를 입력받고 각 DUT별 테스트 진행 상태 및 결과를 표시하는 동작 모듈과, 메모리 패턴 프로그램을 위한 편집과 스크램블 데이터 편집과 SPD 데이터 편집과 소스 프로그램 컴파일 및 프로젝트 관리를 수행하는 프로젝트 모듈과, 하드웨어 선택 사양과 테스트 옵션을 선택하는 구성 모듈과, 메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈을 지정하는 테스트 설정 모듈과, 상기 동작 모듈과 상기 프로젝트 모듈과 상기 구성 모듈과 상기 테스트 설정 모듈을 상기 외부 인터페이스 모듈과 인터페이스하며 테스트 수행을 총괄적으로 제어하는 최상부 모듈을 포함하는 반도체 테스터 인터페이스 시스템을 제공한다.
본 발명에 따른 반도체 테스터 인터페이스 시스템에 있어서, 상기 외부 인터페이스 모듈은, 지역 네트워크를 통해서 테스트 정보와 결과를 자동으로 수신하는 TCP/IP 통신 인터페이스 모듈과, 자동화된 테스트 핸들러와 연결되어 동작하기 위한 GPIB 인터페이스 모듈과, 반도체 테스터 내의 하드웨어와의 인터페이스를 위한 테스터 인터페이스 모듈을 포함하는 것이 바람직하다.
또한 본 발명에 따른 반도체 테스터 인터페이스 시스템에 있어서, 상기 동작 모듈은, 고객명, 제품명, 모듈 롯(lot) 번호, 패키지 롯 번호, 작업자 아이디, 전체 양, 테스트 설정 파일 중 하나 이상의 정보를 입력받는 사용자 인터페이스를 제공하는 동작 설정 모듈과, 각 DUT에 연결된 테스트 모듈의 상태를 표시하고 각 DUT 별로 테스트의 진행을 제어하는 사용자 인터페이스를 포함하는 작업 상태 모듈과, 테스트 결과를 보고서 형식으로 정리하여 표시하고 테스트 도중의 시스템 메시지를 출력하는 사용자 인터페이스를 포함하는 테스트 결과 표시 모듈을 포함하는 것이 바람직하다.
또한 본 발명에 따른 반도체 테스터 인터페이스 시스템에 있어서, 상기 스크램블 데이터는 어드레스 스크램블 데이터 및 데이터 스크램블 데이터를 포함하는 것이고, 상기 프로젝트 모듈은, 상기 어드레스 스크램블 데이터 및 상기 데이터 스크램블 데이터를 사용자의 장치 구조에 맞게 편집하는 인터페이스를 포함하는 것이 바람직하다.
또한 본 발명에 따른 반도체 테스터 인터페이스 시스템에 있어서, 상기 구성 모듈은, 상기 DUT의 옵션에 대한 정보를 설정하는 DUT 설정 모듈과, 테스트에 사용되는 클럭의 타이밍 정보를 설정하는 타이밍 설정 모듈과, 테스트에 사용되는 프로그램가능 전원 공급(programmable power supply)의 전압 정보를 설정하고 기타 하드웨어의 정보를 설정하는 하드웨어 설정 모듈과, 불량 메모리에 대한 정보 및 상기 SPD에 대한 옵션을 설정하는 옵션 설정 모듈을 포함하는 것이 바람직하다.
또한 본 발명에 따른 반도체 테스터 인터페이스 시스템에 있어서, 상기 테스트 설정 모듈은, 상기 동작 모듈과 상기 프로젝트 모듈과 상기 구성 모듈에서 설정 된 정보를 사용하여 메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈을 지정하는 것이 바람직하다.
또한 본 발명은 반도체 테스터로서, 본 발명에 따른 반도체 테스터 인터페이스 시스템을 사용하여 반도체 소자의 테스트를 수행하는 반도체 테스터를 제공한다.
또한 본 발명은 외부의 장치와의 인터페이스를 수행하는 기능과, 작업 진행을 위해 사용되는 사용자 입력 정보를 입력받고 각 DUT별 테스트 진행 상태 및 결과를 표시하는 기능과, 메모리 패턴 프로그램을 위한 편집과 스크램블 데이터 편집과 SPD 데이터 편집과 소스 프로그램 컴파일 및 프로젝트 관리를 수행하는 기능과, 하드웨어 선택 사양과 테스트 옵션을 선택하는 기능과, 메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈을 지정하는 기능과, 상기 동작 모듈과 상기 프로젝트 모듈과 상기 구성 모듈과 상기 테스트 설정 모듈을 상기 외부 인터페이스 모듈과 인터페이스하며 테스트 수행을 총괄적으로 제어하는 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
이하, 본 발명의 반도체 테스터 인터페이스 시스템을 도면을 참조로 하여 단계별로 보다 구체적으로 설명한다.
도 2는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 블록도이다.
도시되듯이, 본 발명에 따른 반도체 테스터 인터페이스 시스템은, 외부 인터페이스 모듈(210)과, 최상부 모듈(220)과, 동작 모듈(230)과, 프로젝트 모듈(240)과, 구성 모듈(250)과, 테스트 설정 모듈(260)을 포함한다.
외부 인터페이스 모듈(210)은 반도체 테스터 인터페이스 시스템 외부의 장치, 즉 반도체 테스터의 하드웨어나 네트워크 또는 반도체 테스터에 연결되어 반도체 소자의 이송 등에 사용되는 테스트 핸들러와의 통신 인터페이스를 제공한다.
도 3a는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 외부 인터페이스 모듈(210)의 블록도이다. 도시되듯이, 외부 인터페이스 모듈(210)은 따라서 지역 네트워크(local network)를 통해서 테스트 정보와 결과를 자동으로 수신하는 TCP/IP 통신 인터페이스 모듈(212)과, 자동화된 테스트 핸들러와 연결되어 동작하기 위한 GPIB 인터페이스 모듈(215)과, 반도체 테스터 내의 다수의 하드웨어와의 인터페이스를 위한 테스터 인터페이스 모듈(218)을 포함한다. GPIB(general-purpose interface bus)는 컴퓨터와 각종 전자 계측기기, 센서, 자동 시험 기기 등의 생산 자동화 관련 기기를 연결하여 정보를 교환하거나 컴퓨터를 통해 상기 기기들을 제어하는 외부 버스로서 사실상의 업계 표준이다.
동작 모듈(230)은 작업 진행을 위해 사용되는 사용자 입력 정보를 입력받고 각 DUT별 테스트 진행 상태 및 결과를 표시한다.
도 3b는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 동작 모듈(230)의 블록도이다. 도시되듯이, 상기 동작 모듈(230)은 고객명, 제품명, 모듈 롯(lot) 번호, 패키지 롯 번호, 작업자 아이디, 테스트될 소자의 전체 개수, 테스트 설정 파일 중 하나 이상의 정보를 입력받는 사용자 인터페이스를 제공하는 동작 설정 모듈(232)과, 각 DUT에 연결된 테스트 모듈의 상태를 표시하고 각 DUT 별로 테스트의 진행을 제어하는 사용자 인터페이스를 포함하는 작업 상태 모듈(235)과, 테스트 결 과를 보고서 형식으로 정리하여 표시하고 테스트 도중의 시스템 메시지를 출력하는 사용자 인터페이스를 포함하는 테스트 결과 표시 모듈(238)을 포함한다.
동작 설정 모듈(232)은 작업 진행을 위해서 필요한 사용자 정보를 입력받는 것으로, 이는 개발 단계에서 각 고객별로 필요한 정보들을 반영하여 변경될 수 있는 것이며, 예컨대 작업 일자 등의 정보와 기타 테스트 모드(즉 원격 모드 또는 지역 모드)등의 정보를 포함할 수도 있다.
작업 상태 모듈(235)은 테스트 수행시 테스트 진행에 대한 정보를 표시하는 사용자 인터페이스를 포함하고 있으며, 예컨대 동작 설정 모듈(232)을 통해서 사용자가 입력한 정보들과, 테스트의 결과를 클리어(clear)하고 시스템을 초기화하기 위한 기능들과, 선택된 DUT에 대해 테스트의 진행 또는 정지를 위한 기능과, DUT에서 테스트가 진행되는 경우 에러가 발생하는 지 여부를 표시하는 기능과, 각 DUT 내의 각 소자의 상태를 표시하는 기능과, 빈(bin)별 결과 및 롯(lot) 진행 제어 등을 표시하는 기능을 포함할 수 있다.
테스트 결과 표시 모듈(238)은 롯 진행이 종료된 후 테스트 결과를 테이블 형태의 보고서 방식으로 출력하여 표시하고 또한 각 테스트 진행에 대한 로그(log) 또는 테스트 진행중에 발생한 시스템 메시지(에러 메시지 포함)를 표시한다.
프로젝트 모듈(240)은 메모리 패턴 프로그램을 위한 편집과 스크램블 데이터 편집과 SPD 데이터 편집과 소스 프로그램 컴파일 및 프로젝트 관리를 수행한다.
더욱 구체적으로는 프로젝트 모듈은 상기 스크램블 데이터, 즉 어드레스 스크램블 데이터 및 데이터 스크램블 데이터를 사용자의 장치 구조에 맞게 편집하는 인터페이스를 포함하고 있으며, 소스 프로그램을 편집하고 메모리 패턴 프로그램으로 컴파일하는 등 프로젝트 전체의 관리를 수행한다.
소스 프로그램은 예컨대 본 출원인에 의해서 개발된 TTL(Turbo Test Language)를 사용하여 작성될 수 있으며, 프로젝트 모듈(240)은 이러한 소스 프로그램을 메모리 패턴 프로그램으로 컴파일하여 반도체 테스터에게로 전송되어 테스트를 수행할 수 있도록 한다.
또한 이러한 테스트를 수행하는 데 있어서, 데이터 어드레스 스크램블링은 메모리의 물리적 어드레스와 논리적 어드레스(로우와 컬럼으로 표현됨)를 매칭시키기 위해서 상호 변환하는 것을 의미하며, 데이터의 스크램블링은 어드레스의 함수로 표시되는 것으로 메모리 레이아웃에서 면적을 최소화하기 위해서 메모리 업체들이 사용하는 방식이 다르므로 이를 정합하기 위한 과정이다. 상기 스크램블 데이터, 즉 어드레스 스크램블 데이터 및 데이터 스크램블 데이터는 이러한 스크램블링을 위한 데이터이며, 프로젝트 모듈(240)은 이러한 스크램블링을 위한 스크램블 데이터를 소자 구조에 맞도록 편집할 수 있다.
또한 SPD(serial presence detect)는 메모리 모듈 상의 EEPROM으로서 모듈에 대한 정보를 포함하고 있는 것이다. 프로젝트 모듈(240)은 이러한 SPD 데이터에 대한 편집을 수행한다.
구성 모듈(250)은 하드웨어 선택 사양과 테스트 옵션을 선택하는 기능을 수행한다.
도 3c는 본 발명에 따른 반도체 테스터 인터페이스 시스템의 구성 모듈(250) 의 블록도이다. 도시되듯이, 상기 구성 모듈(250)은 DUT의 옵션에 대한 정보를 설정하는 DUT 설정 모듈(252)과, 테스트에 사용되는 클럭의 타이밍 정보를 설정하는 타이밍 설정 모듈(254)과, 테스트에 사용되는 프로그램가능 전원 공급(programmable power supply)의 전압 정보를 설정하고 기타 하드웨어의 정보를 설정하는 하드웨어 설정 모듈(256)과, 불량 메모리에 대한 정보 및 상기 SPD에 대한 옵션을 설정하는 옵션 설정 모듈(258)을 포함한다.
DUT 설정 모듈(252)은 DUT의 옵션에 대한 정보를 설정한다. 즉, 테스트되는 DUT가 메모리 소자인 경우, 모듈상의 메모리의 종류, 모듈상의 컴포넌트의 소자폭(device width)의 종류(즉, x4, x8 또는 x16), 모듈의 버퍼 형태[버퍼링되지 않거나 레지스터드버퍼(registered buffer)], 모듈의 CS의 개수, 모듈의 ECC 모드 등의 정보이다.
또한, DUT 설정 모듈(252)은 모듈상의 데이터 라인 중 마스크하고자 하는 데이터 라인에 대해서 마스크비트를 설정하는 것과 데이터 라인에 대해서 스크램블링을 해제하여 정확한 불량 정보를 얻기 위한 매핑 등의 설정을 수행할 수 도 있다.
타이밍 설정 모듈(254)은 테스트에 사용되는 클럭의 타이밍 정보를 설정한다. 예컨대, 메모리 테스트를 수행하는 경우 반도체 테스터에서 사용되는 클럭들은 PLL에 의해서 타이밍 제어를 할 수 있다. 타이밍 설정 모듈(254)은 이러한 클럭에 대한 정보를 설정하는 것으로서, 예컨대, 반도체 테스터 내의 ALPG(Algorithm pattern generator)의 내부 클럭과, DQS(data strobe generation clock) 클럭, DQ(data generation clock) 클럭, MCLK(memory clock generation clock), 재동기화(resync) 클럭에 대한 설정과, 파이프라인 지연에 대한 최적화 등 클럭에 대한 정보를 설정한다.
하드웨어 설정 모듈(256)은 테스트에 사용되는 프로그램가능 전원 공급의 전압 정보를 설정하고 기타 하드웨어의 정보를 설정한다. 즉 상기 프로그램 가능 전원 공급에 대해서, VDD(DUT 메인 전력 전압), VREF(SSTL2 입력 버퍼를 위한 기준 전압), 각 전원의 최소 허용 전압 및 최대 허용 전압, 각 전원에 부가되는 오프셋 전압, 전류 제한치 등에 대한 설정을 한다. 또한, 기타의 하드웨어들, 즉 테스터 내의 스위치나 LED, FPGA 등의 정보를 설정할 수 있다.
옵션 설정 모듈(258)은 불량 메모리에 대한 정보 및 상기 SPD에 대한 옵션을 설정한다.
즉 예컨대, 테스트가 수행될 때 불량이 발생한 경우 진행 여부, 불량 메모리에 저장될 개수 설정, 불량 메모리에 저장될 시작 번지, 기타 SPD에 대한 옵션(기록, 검증, 보호 등), 롯 진행을 지역 모드에서 수행할 것인지 원격 모드에서 수행할 것인지 등의 옵션을 설정한다.
테스트 설정 모듈(260)은 메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈(bin)을 지정한다. 즉 상기 동작 모듈(230)과 상기 프로젝트 모듈(240)과 상기 구성 모듈(250)에서 설정된 정보를 사용하여 메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈을 지정하게 된다.
최상부 모듈(220)은 상기 동작 모듈(230)과 상기 프로젝트 모듈(240)과 상기 구성 모듈(250)과 상기 테스트 설정 모듈(260)을 상기 외부 인터페이스 모듈(210) 과 인터페이스하며 테스트 수행을 총괄적으로 제어한다. 즉 각 모듈들(230, 240, 250, 260)에서 설정된 정보를 실제 테스트에 반영하기 위해서 적용한다.
비록 본원 발명이 구성이 예시적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들 예시에 의해 제한되는 것은 아니며, 본원 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.
이상 설명한 바와 같이, 본 발명에 따르면 반도체 소자의 테스트를 위한 소스 프로그램을 간단하게 작성할 수 있고 반도체 테스터의 테스트 실행시 테스트 설정에 대한 인터페이스를 제공할 수 있다.

Claims (8)

  1. 외부의 장치와의 인터페이스를 수행하는 외부 인터페이스 모듈과,
    작업 진행을 위해 사용되는 사용자 입력 정보를 입력받고 각 DUT(device under test)별 테스트 진행 상태 및 결과를 표시하는 동작 모듈과,
    메모리 패턴 프로그램을 위한 편집과 스크램블 데이터 편집과 SPD(serial presence detect) 데이터 편집과 소스 프로그램 컴파일 및 프로젝트 관리를 수행하는 프로젝트 모듈과,
    하드웨어 선택 사양과 테스트 옵션을 선택하는 구성 모듈과,
    메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈(bin)을 지정하는 테스트 설정 모듈과,
    상기 동작 모듈과 상기 프로젝트 모듈과 상기 구성 모듈과 상기 테스트 설정 모듈을 상기 외부 인터페이스 모듈과 인터페이스하며 테스트 수행을 총괄적으로 제어하는 최상부 모듈
    을 포함하는 반도체 테스터 인터페이스 시스템.
  2. 제1항에 있어서, 상기 외부 인터페이스 모듈은,
    지역 네트워크를 통해서 테스트 정보와 결과를 자동으로 수신하는 TCP/IP 통신 인터페이스 모듈과,
    자동화된 테스트 핸들러와 연결되어 동작하기 위한 GPIB 인터페이스 모듈과,
    반도체 테스터 내의 하드웨어와의 인터페이스를 위한 테스터 인터페이스 모듈
    을 포함하는 것인 반도체 테스터 인터페이스 시스템.
  3. 제1항에 있어서, 상기 동작 모듈은,
    고객명, 제품명, 모듈 롯(lot) 번호, 패키지 롯 번호, 작업자 아이디, 전체 양, 테스트 설정 파일 중 하나 이상의 정보를 입력받는 사용자 인터페이스를 제공하는 동작 설정 모듈과,
    각 DUT에 연결된 테스트 모듈의 상태를 표시하고 각 DUT 별로 테스트의 진행을 제어하는 사용자 인터페이스를 포함하는 작업 상태 모듈과,
    테스트 결과를 보고서 형식으로 정리하여 표시하고 테스트 도중의 시스템 메시지를 출력하는 사용자 인터페이스를 포함하는 테스트 결과 표시 모듈
    을 포함하는 것인 반도체 테스터 인터페이스 시스템.
  4. 제1항에 있어서,
    상기 스크램블 데이터는 어드레스 스크램블 데이터 및 데이터 스크램블 데이터를 포함하는 것이고,
    상기 프로젝트 모듈은,
    상기 어드레스 스크램블 데이터 및 상기 데이터 스크램블 데이터를 사용자의 장치 구조에 맞게 편집하는 인터페이스를 포함하는 것인 반도체 테스터 인터페이스 시스템.
  5. 제1항에 있어서, 상기 구성 모듈은,
    상기 DUT의 옵션에 대한 정보를 설정하는 DUT 설정 모듈과,
    테스트에 사용되는 클럭의 타이밍 정보를 설정하는 타이밍 설정 모듈과,
    테스트에 사용되는 프로그램가능 전원 공급(programmable power supply)의 전압 정보를 설정하고 기타 하드웨어의 정보를 설정하는 하드웨어 설정 모듈과,
    불량 메모리에 대한 정보 및 상기 SPD에 대한 옵션을 설정하는 옵션 설정 모듈
    을 포함하는 것인 반도체 테스터 인터페이스 시스템.
  6. 제1항에 있어서, 상기 테스트 설정 모듈은,
    상기 동작 모듈과 상기 프로젝트 모듈과 상기 구성 모듈에서 설정된 정보를 사용하여 메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈을 지정하는 것인 반도체 테스터 인터페이스 시스템.
  7. 반도체 테스터로서,
    제1항 내지 제6항중 어느 한 항에 기재된 반도체 테스터 인터페이스 시스템을 사용하여 반도체 소자의 테스트를 수행하는 반도체 테스터.
  8. 외부의 장치와의 인터페이스를 수행하는 기능과,
    작업 진행을 위해 사용되는 사용자 입력 정보를 입력받고 각 DUT별 테스트 진행 상태 및 결과를 표시하는 기능과,
    메모리 패턴 프로그램을 위한 편집과 스크램블 데이터 편집과 SPD 데이터 편집과 소스 프로그램 컴파일 및 프로젝트 관리를 수행하는 기능과,
    하드웨어 선택 사양과 테스트 옵션을 선택하는 기능과,
    메모리 패턴 프로그램의 진행 순서와 각 아이템 별 테스트 조건 및 빈을 지정하는 기능과,
    상기 동작 모듈과 상기 프로젝트 모듈과 상기 구성 모듈과 상기 테스트 설정 모듈을 상기 외부 인터페이스 모듈과 인터페이스하며 테스트 수행을 총괄적으로 제어하는 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020040064640A 2004-08-17 2004-08-17 반도체 테스터 인터페이스 시스템 KR100633449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040064640A KR100633449B1 (ko) 2004-08-17 2004-08-17 반도체 테스터 인터페이스 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064640A KR100633449B1 (ko) 2004-08-17 2004-08-17 반도체 테스터 인터페이스 시스템

Publications (2)

Publication Number Publication Date
KR20060016260A KR20060016260A (ko) 2006-02-22
KR100633449B1 true KR100633449B1 (ko) 2006-10-13

Family

ID=37124581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064640A KR100633449B1 (ko) 2004-08-17 2004-08-17 반도체 테스터 인터페이스 시스템

Country Status (1)

Country Link
KR (1) KR100633449B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999269A (ja) 1982-11-27 1984-06-07 Hitachi Ltd 大規模集積回路テスト方式
JPH11304878A (ja) 1998-04-16 1999-11-05 Oki Electric Ind Co Ltd プロセッサ及びプロセッサのテスト方法
KR100404762B1 (ko) 1995-07-31 2004-02-14 아드밴스트 마이크로 디이바이시스 인코포레이티드 자동웨이퍼레벨검사및신뢰도데이터분석을위한방법및장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999269A (ja) 1982-11-27 1984-06-07 Hitachi Ltd 大規模集積回路テスト方式
KR100404762B1 (ko) 1995-07-31 2004-02-14 아드밴스트 마이크로 디이바이시스 인코포레이티드 자동웨이퍼레벨검사및신뢰도데이터분석을위한방법및장치
JPH11304878A (ja) 1998-04-16 1999-11-05 Oki Electric Ind Co Ltd プロセッサ及びプロセッサのテスト方法

Also Published As

Publication number Publication date
KR20060016260A (ko) 2006-02-22

Similar Documents

Publication Publication Date Title
US7353442B2 (en) On-chip and at-speed tester for testing and characterization of different types of memories
US20090119542A1 (en) System, method, and program product for simulating test equipment
CN100399473C (zh) 内置自测系统和方法
US20010005132A1 (en) Semiconductor device testing method and system and recording medium
US20090119084A1 (en) System, method, and program product for simulating test equipment
KR20010104362A (ko) 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트
KR20010104719A (ko) 단일 테스터 채널을 이용하여 다수의 디바이스의 테스트를병행하기 위한 분산형 인터페이스
WO2001063311A2 (en) Method and system for wafer and device-level testing of an integrated circuit
US20030120985A1 (en) Method and apparatus for memory self testing
US20080040639A1 (en) Apparatus and Method For Generating Test Pattern Data For Testing Semiconductor Device
US7047174B2 (en) Method for producing test patterns for testing an integrated circuit
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
CN111426946A (zh) 用于逻辑电路的全速测试的系统芯片及其操作方法
JP2005063471A (ja) 半導体試験装置及びその制御方法
JP3871384B2 (ja) 半導体メモリ試験装置用不良解析メモリ
JP2007018595A (ja) 半導体集積回路装置
CN103454578A (zh) 用于运行被配置为测试器件的自动测试系统的方法
CN101727980A (zh) 多芯片模块
JP2006252267A (ja) システム検証用回路
KR100200481B1 (ko) 테스트 회로
KR100633449B1 (ko) 반도체 테스터 인터페이스 시스템
JP2660028B2 (ja) Ｌｓｉのテスト装置
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
JP2001051025A (ja) 半導体試験用プログラムデバッグ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160906

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180821

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 14