KR100200481B1 - 테스트 회로 - Google Patents

테스트 회로 Download PDF

Info

Publication number
KR100200481B1
KR100200481B1 KR1019950032710A KR19950032710A KR100200481B1 KR 100200481 B1 KR100200481 B1 KR 100200481B1 KR 1019950032710 A KR1019950032710 A KR 1019950032710A KR 19950032710 A KR19950032710 A KR 19950032710A KR 100200481 B1 KR100200481 B1 KR 100200481B1
Authority
KR
South Korea
Prior art keywords
memory
test
chip
test circuit
generating
Prior art date
Application number
KR1019950032710A
Other languages
English (en)
Other versions
KR970017693A (ko
Inventor
백상현
이성원
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950032710A priority Critical patent/KR100200481B1/ko
Priority to US08/717,695 priority patent/US6019502A/en
Publication of KR970017693A publication Critical patent/KR970017693A/ko
Application granted granted Critical
Publication of KR100200481B1 publication Critical patent/KR100200481B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트 회로를 공개한다. 그 회로는 복수개의 메모리 셀을 구비한 메모리 장치, 상기 메모리 장치를 제어하기 위한 제어신호들을 발생하고, 상기 메모리 장치를 칩내에서 테스트하여 만일 상기 메모리 장치내의 메모리 셀들중에 불량인 셀이 존재할 때 에러신호를 발생하고 소정수의 특정신호들을 발생하기 위한 제어신호 발생 및 테스트 수단, 상기 제어신호 발생 및 테스트 수단으로부터 출력되는 제어신호들 및 소정수의 특정신호들과 미리 계산된 원하는 데이타가 동일한지 동일하지 않는지를 칩내에서 비교하고 만일 동일하지 않으면 에러신호를 발생하기 위한 비교수단, 및 상기 제어신호 발생 및 테스트 수단 및 상기 비교수단의 에러신호를 논리합하여 최종적인 에러신호를 발생하기 위한 논리합수단으로 구성되어 있다. 따라서, 칩내부의 메모리와 칩내부에서 메모리를 테스트하기 위한 자기 테스트 회로를 동시에 칩내부에서 테스트할 수 있기 때문에 테스트 속도가 빠르다.

Description

테스트 회로
제1도는 본 발명의 테스트 회로의 블럭도이다.
본 발명은 메모리를 테스트하기 위하여 칩에 내장된 자기 테스트 회로에 관한 것으로, 특히 칩에 내장된 메모리뿐만아니라 자기 테스트 회로도 테스트할 수 있는 테스트 회로에 관한 것이다.
내장된 메모리는 외부로부터 직접적으로 접근이 안되기 때문에, 테스트하는데 여러 가지 문제점을 안고 있다. 이를 테스트하기 위해 일반적으로 취해지는 방법은 두가지가 있다. 하나는 칩의 입출력 단자들로부터 직접적으로 내장된 메모리의 제어단자들을 접근 가능하게 하는 형태이고, 다른 하나는 메모리를 자동적으로 테스트 하는 회로, 즉, 자기 테스트(BIST; built- in self test)회로를 칩에 내장하는 형태이다. 첫번째 방법은 칩의 입출력 단자들에 대한 부담과 테스트가 장비에서만 이루어질 수 있다는 점들로 인해 두번째 방법에 비해 그 효율성이 낮다고 말할 수 있다.
자기 테스트 회로는 내장된 메모리를 테스트하기 위해 많이 사용되고 있다. 이 방법은 메모리의 크기가 커져 가면서 더욱 유용한 방법으로 받돋움하고 있다. 또한, 자기 테스트 회로는 그 구성이 매우 간단하여, 추가 회로에 대한 부담이 적어 구현이 용이하다.
자기 테스트 회로를 사용함으로써, 상술한 바와 같은 장점이 있기는 하지만, 다른 일반 기능 모듈들과 같이 사용되기 이전에 테스트되어져야 한다는 부담을 가지고 있다. 즉, 테스트 장비가 정확히 동작하는가를 확인하는 것과 같다고 할 수 있다.
자기 테스트 회로를 테스트하는 방법은 일반 모듈을 테스트하는 것과 별로 다른점이 없다. 첫번째는 스캔(scan)방법을 사용할 수 있을 경우 자기 테스트 회로의 테스트는 비교적 쉽게 진행될 수 있다. 그러나, 칩을 설계하는 단계에서, 스캔을 구현하지 않을 경우가 종종 발생하는데, 이러한 경우에는 따로 자기 테스트 회로를 테스트하는 방법을 생각해야 한다.
따라서, 본 발명의 목적은 메모리와 칩내부에서 메모리를 테스트하기 위한 자기 테스트 회로를 모두 테스트할 수 있는 테스트 회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 테스트 회로는 복수개의 메모리 셀을 구비한 메모리 장치, 상기 메모리 장치를 제어하기 위한 제어신호들을 발생하고, 상기 메모리 장치를 칩내에서 테스트하여 만일 상기 메모리 장치내의 메모리 셀들중에 불량인 셀이 존재할 때 에러신호를 발생하고 소정수의 특정신호들을 발생하기 위한 제어신호 발생 및 테스트 수단, 상기 제어신호 발생 및 테스트 수단으로부터 출력되는 제어신호들 및 소정수의 특정신호들과 미리 계산된 원하는 데이타가 동일한지 동일하지 않는지를 칩내에서 비교하고 만일 동일하지 않으면 에러신호를 발생하기 위한 비교수단, 및 상기 제어신호 발생 및 테스트 수단 및 상기 비교수단의 에러신호를 논리합하여 최종적인 에러신호를 발생하기 위한 논리합수단을 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 테스트 회로를 설명하면 다음과 같다.
제1도는 본 발명의 테스트 회로의 블럭도로서, 메모리(10), 테스트 시작신호에 의해서 인에이블되고 메모리(10)을 테스트하기 위한 테스크회로(28), 및 메모리(10)을 제어하기 위한 어드레스 카운터(22), 메모리 테스트 알고리즘을 구현하기 위한 카운터들(24, 26)로 구성된 메모리 제어 및 테스트 회로(20), 카운터들(22, 24, 26)의 최상위 비트 데이타와 메모리(10)의 라이트 동작을 인에이블하기 위한 라이트 인에이블 신호(WE; write enable), 리드 동작을 인에이블하기 위한 리드 인에이블 신호(RE; read enable), 및 메모리(10)를 선택하기 위한 칩 선택신호(CS; chip select)를 저장하기 위한 레지스터(32), 및 미리 시뮬레이션을 통하여 출력되기를 원하는 신호들의 형태가 정해지고, 원하는 데이타의 형태와 레지스터(32)의 출력신호를 입력하여 동일한지를 비교하여 동일하면 에러신호를 방생하지 않고, 동일하지 않으면 에러신호를 발생하기 위한 비교회로(34)로 구성된 메모리 제어 및 테스트 회로(20)을 테스트하기 위한 테스트 회로(30) 및 비교회로(34)의 출력신호와 메모리 제어 및 테스트 회로(20)로 부터의 메모리 에러신호를 논리합하여 최종적인 에러신호를 발생하기 위한 OR게이트(40)로 구성되어 있다. 제1도에 나타낸 회로에서는 메모리 제어 및 테스트 회로(20) 내부의 3개의 카운터들의 최상위 비트와 3개의 메모리 제어신호를 비교하는 것을 나타내었지만 비교하는 신호들의 수가 많을수록 좀 더 세밀하게 에러를 검출할 수 있으며, 에러 검출의 정밀성을 높일 수가 있다. 또한, 메모리 제어 및 테스트 회로(20)내부의 3개의 카운터들만을 나타내었지만 여러 가지 다양한 형태의 카운터들이 존재할 수 있으므로, 보다 많은 카운터들이 존재하는 경우에는 이들 카운터의 최상위 비트신호를 모두 비교신호로 사용할 수도 있다.
제1도로부터, 메모리 제어 및 테스트 회로(20)을 테스트하기 위한 법칙을 살펴보면 다음과 같다.
첫째, 메모리 제어 및 테스트 회로(20) 내부의 카운터들의 최상위 비트(MSB;most significant bit) 신호들을 테스트 회로(30)의 테스트 입력으로 사용한다.
둘째, 메모리 제어 및 테스트 회로(20)로부터 생성되는 메모리(10)의 제어신호들을 테스트 회로(30)의 테스트 입력으로 사용한다.
상술한 첫 번째 원칙은 아래와 같은 이유로 채택되었다.
메모리 제어 및 테스트 회로(20)가 동작시에 카운터들(22, 24, 26)이 어떤 시점에 0으로부터 1로 변하는지, 아니면, 1로부터 0으로 변하는지를 알 수 있고, 또한, 모든 카운터들(22, 24, 26)은 0으로부터 최고치까지 실행되기 때문에, 최상위 비트만 검증함으로써 카운터들의 기능이 정확하게 실행되는지를 알 수 있다.
상술한 두 번째 원칙은 다음의 이유로 채택되었다.
메모리(10)의 제어신호들 이외에도 메모리(10)에서 넘겨주는 데이타, 메모리(10)의 입출력 레지스털를 제어하는 신호들이 있다. 그러한 신호들은 테스트 회로(30)의 테스트 입력으로 사용하기 보다는 그러한 신호들을 발생하기 위한 카운터들(22, 24, 26)의 최상위 비트 신호를 테스트 회로(30)의 입력신호로 사용함으로써 테스트 회로(30)의 크기를 줄일 수 있다.
즉, 본 발명의 메모리 제어 및 테스트 회로(20)를 테스트 하기 위한 테스트는 폴트(fault) 모델에 의한 테스트보다는 기능을 확인하는데 촛점을 둔 것이다.
따라서, 본 발명의 테스트 회로는 첫째, 칩내부의 메모리와 칩내부에서 메모리를 테스트하기 위한 자기 테스트 회로를 동시에 칩내부에서 테스트할 수 있기 때문에 테스트 속도가 빠르다.
둘째, 메모리를 테스트하기 위한 자기 테스트 회로가 동작하면서, 원하는 데이타가 동시에 계산되기 때문에 중간단계에서 자기 테스트 회로의 실행여부를 확인할 필요가 없다. 만일 원하는 데이타를 구하지 않을 경우, 자기 테스트 회로의 중간신호들을 따로 검증하여야 하는데, 그렇게 된다면, 검증에 필요한 패턴들을 테스터에 따로 기록하여야 한다. 결과적으로, 테스터 메모리에 추가적인 부담을 주게된다. 하지만 본 발명은 그러한 문제점을 제거할 수 있다.
세째, 메모리를 테스트하기 위한 테스트 회로를 동작시키기 위해서, 테스트 시작신호를 인에이블하는 것외에는 다른 동작이 필요하지 않기 때문에 칩내에서 메모리를 테스트하기가 용이하다.

Claims (3)

  1. 복수개의 메모리 셀을 구비한 메모리 장치; 상기 메모리 장치를 제어하기 위한 제어신호들을 발생하고, 상기 메모리 장치를 칩내에서 테스트하여 만일 상기 메모리 장치내의 메모리 셀들중에 불량인 셀이 존재할 때 에러신호를 발생하고 소정수의 특정신호들을 발생하기 위한 제어신호 발생 및 테스트 수단; 상기 제어신호 발생 및 테스트 수단으로부터 출력되는 제어신호들 및 소정수의 특정신호들과 미리 계산된 원하는 데이타가 동일한지 동일하지 않는지를 칩내에서 비교하고 만일 동일하지 않으면 에러신호를 발생하기 위한 비교수단; 및 상기 제어신호 발생 및 테스트 수단 및 상기 비교수단의 에러신호를 논리합하여 최종적인 에러신호를 발생하기 위한 논리합수단을 구비한 것을 특징으로 하는 테스트 회로.
  2. 제1항에 있어서, 상기 제어신호 발생 및 테스트 수단은 소정수의 카운터들을 구비하는 것을 특징으로 하는 테스트 회로.
  3. 제2항에 있어서, 상기 소정수의 특정신호들은 상기 소정수의 카운터들로부터 발생되는 최상위 비트 데이타인 것을 특징으로 하는 테스트 회로.
KR1019950032710A 1995-09-29 1995-09-29 테스트 회로 KR100200481B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950032710A KR100200481B1 (ko) 1995-09-29 1995-09-29 테스트 회로
US08/717,695 US6019502A (en) 1995-09-29 1996-09-23 Test circuits and methods for built-in testing integrated devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032710A KR100200481B1 (ko) 1995-09-29 1995-09-29 테스트 회로

Publications (2)

Publication Number Publication Date
KR970017693A KR970017693A (ko) 1997-04-30
KR100200481B1 true KR100200481B1 (ko) 1999-06-15

Family

ID=19428409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032710A KR100200481B1 (ko) 1995-09-29 1995-09-29 테스트 회로

Country Status (2)

Country Link
US (1) US6019502A (ko)
KR (1) KR100200481B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442878B1 (ko) * 2002-07-08 2004-08-02 삼성전자주식회사 온 칩 롬 테스트 장치 및 방법
KR100894504B1 (ko) * 2006-09-05 2009-04-22 (주)알파칩스 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324657B1 (en) * 1998-06-11 2001-11-27 Micron Technology, Inc. On-clip testing circuit and method for improving testing of integrated circuits
KR100399365B1 (ko) * 2000-12-04 2003-09-26 삼성전자주식회사 페일 비트 검출 스킴을 구비한 불휘발성 반도체 메모리장치 및 그것의 페일 비트 카운트 방법
JP3795822B2 (ja) * 2002-04-03 2006-07-12 Ｎｅｃエレクトロニクス株式会社 組込み自己テスト回路及び設計検証方法
AU2002345380A1 (en) * 2002-06-24 2004-01-06 Samsung Electronics Co., Ltd. Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
US7213186B2 (en) * 2004-01-12 2007-05-01 Taiwan Semiconductor Manufacturing Company Memory built-in self test circuit with full error mapping capability
EP1584939B1 (en) * 2004-04-07 2013-02-13 STMicroelectronics (Research & Development) Limited An integrated circuit with boundary scan test circuitry
US6992609B1 (en) 2004-09-17 2006-01-31 Pulselink, Inc. Digital to analog converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0649091A1 (en) * 1993-10-13 1995-04-19 International Business Machines Corporation Correction and modification of microprocessor chip operations
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442878B1 (ko) * 2002-07-08 2004-08-02 삼성전자주식회사 온 칩 롬 테스트 장치 및 방법
KR100894504B1 (ko) * 2006-09-05 2009-04-22 (주)알파칩스 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ

Also Published As

Publication number Publication date
KR970017693A (ko) 1997-04-30
US6019502A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
US6658611B1 (en) Programmable built-in self-test system for semiconductor memory device
US6108252A (en) Integrated circuit memory devices having self-test circuits therein and method of testing same
US6182262B1 (en) Multi bank test mode for memory devices
US5604756A (en) Testing device for concurrently testing a plurality of semiconductor memories
US5475815A (en) Built-in-self-test scheme for testing multiple memory elements
JPH06295599A (ja) 半導体記憶装置
KR19980064254A (ko) 모니터 및 테스터 모드를 가진 내장 자가 테스트 회로를 구비한집적 회로 메모리 장치
KR20040008185A (ko) 데이터 저장장치를 테스트하기 위한 테스트 방법
US20050157565A1 (en) Semiconductor device for detecting memory failure and method thereof
KR100200481B1 (ko) 테스트 회로
US5659549A (en) Memory test system having a pattern generator for a multi-bit test
US7490279B1 (en) Test interface for random access memory (RAM) built-in self-test (BIST)
US6681357B2 (en) MISR simulation tool for memory BIST application
US5425035A (en) Enhanced data analyzer for use in bist circuitry
US20030154426A1 (en) Method and apparatus for programmable BIST and an optional error counter
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
US6675336B1 (en) Distributed test architecture for multiport RAMs or other circuitry
KR100212599B1 (ko) 메모리 시험장치
JPH10106292A (ja) メモリ試験装置
US5463635A (en) Semiconductor memory device including means for checking the operation of an internal address generator
US20110270599A1 (en) Method for testing integrated circuit and semiconductor memory device
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
KR100253707B1 (ko) 반도체 메모리소자의 테스트장치 및 방법
US7318182B2 (en) Memory array manufacturing defect detection system and method
KR100421955B1 (ko) 램테스팅 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 17

EXPY Expiration of term