KR100421955B1 - 램테스팅 장치 - Google Patents

Abstract

본 발명은 전자회로장치내에 설치된 램의 기능을 테스트하는 램테스트장치에서, 상기 램의 에러검출을 위해 테스트패턴신호를 생성하여 출력하는 테스트신호 생성부와, 상기 테스트신호 생성부로부터 출력된 테스트용 패턴신호에 입력 어드레스신호를 부가하여 램으로 입력하고 램의 출력에서 하나의 어드레스만큼 지연된 출력 어드레스신호를 생성하여 인가하는 어드레스 생성부와, 상기 어드레스 생성부의 어드레스신호에 동기하여 램의 테스트를 위한 제어신호를 생성하는 램제어신호 생성부와, 상기 어드레스 생성부의 출력 어드레스신호에 실려 출력되는 램의 패턴신호와 상기 테스트신호 생성부의 테스트용 패턴신호를 비교하여 램의 동작오류판단신호를 출력하는 비교기를 포함하는 램테스팅 장치를 제공한다.

상기와 같은 본 발명은 단순한 회로구성으로 테스트데이터를 생성하여 램에 입력시키고 그 결과를 확인하여 램을 테스트하므로써, 램의 오류상태를 정확히 판별할 수 있으므로 그에 따라 램의 오류테스팅 특성을 향상시키게 됨은 물론 램을 통해 검출된 테스팅 비트신호를 분석하여 램 셀의 고장유무를 판별할 수 있어 그에 따라 램테스팅의 정확성도 상당히 향상시킨다.

Description

램테스팅 장치{RAM testing equipment}

본 발명은 램테스팅 장치에 관한 것으로, 특히 단순한 회로구성으로 테스트데이터를 생성하여 램에 입력시키고 그 결과를 확인하여 램을 테스트하는 램테스팅장치에 관한 것이다.

일반적으로 램(RAM: random access memory)은 읽기(read)와 쓰기(write)의 두회로가 있어서 정보를 읽고 쓰는 기억장치소자로서 널리 사용되고 있다. 그리고, 이러한 램은 비교적 소형이면서 낮은 소비전력, 고속 응답, 비파괴성 해독 등의 장점을 가지고 있는 반면, 전원이 인가되지 않을 경우 그 기억하고 있던 모든 정보가 소실된다는 단점을 가지고 있다. 또한, 상기와 같은 램의 종류로는 전원이 연결된 상태에서 일정한 주기마다 리프레시(refresh) 조작을 해주어야만 정보가 지워지지 않는 다이나믹램(DRAM)과 전원만 연결되어 있으면 정보가 지워지지않는 스택틱램(SRAM)으로 구분되는데, 이러한 램은 고밀도 집접회로를 사용하여 소형, 대용량화되고 있다.

그런데, 상기와 같은 램은 제작되어 전자회로 특히 ASIC(Application specific integrated circuit)이나 FPGA(field programmable gate array)회로에 사용될 경우 다른 전자회로들과의 정상적인 동작을 위해 램테스트를 통상실행하게 되는데, 이러한 램을 테스트하기 위한 램테스트장치들이 현재 다양하게 개발되어 사용되고 있다.

그러면, 상기와 같은 종래 램테스트장치중 일례인 M-MST(Memory-boundary scan test)장치를 도 1의 (a)를 참고로 살펴보면, 전자회로(70)내에 설치된 램(71)에 테스트패턴신호를 생성하여 인가하는 외부테스트 신호생성부(72)와, 상기 외부테스트 신호생성부(72)로부터 램(71)에 인가된 신호를 램(71)으로부터 검출하여 램(71)의 동작에러를 판별하는 에러판별부(73)를 포함한다.

그리고, 상기와 같은 종래 M-MST장치(74)의 동작을 살펴보면, 먼저, 램(71)이 전자회로(70)에 설치되면 외부에서 테스트신호를 인가하는 방식의 M-MST장치(74)의 외부테스트 신호생성부(72)가 램(71)의 연결핀을 통해 테스트패턴신호를 생성하여 인가한다. 그러면, 상기 램(71)은 입력된 테스트패턴신호에 의해 내부 기능을 수행하고 그 출력신호를 연결핀을 통해 상기 M-MST장치(74)의 에러판별부(73)로 입력시킨다. 이때, 상기 에러판별부(73)는 램(71)으로부터 입력된 출력신호를 외부테스트 신호생성부(72)의 테스트패턴신호를 이용하여 분석하고 램(71)의 오류여부를 결정하여 외부로 표시한다.

한편, 상기와 같은 종래 램테스트장치중 다른 일례인 BIST(Built in test)장치를 도 1의 (b)를 참고로 살펴보면, 전자회로장치(75)의 내부에 설치되어 램테스신호를 생성하여 인가하는 테스트신호생성부(76)와, 상기 테스트신호생성부(76)로부터 램(77)에 인가된 신호를 램(77)으로부터 검출하여 램(77)의 동작에러를 판단하고 전자회로장치(75)의 내부에 설치된 에러판단부(78)와, 상기 에러판단부(78)로부터 출력된 램(77)의 오류판단 결과신호를 문자나 숫자 혹은 그래픽으로 표시하는 표시장치부(79)를 포함한다.

그리고, 상기와 같은 종래 BIST장치의 동작을 살펴보면, 램(77)이 전자회로장치(75) 예컨대, ASIC이나 FPGA내에 설치될 경우 상기 BIST장치도 내장되어 램(77)에 연결시킨다. 그리고, 상기 램(77)의 테스팅을 실행할 경우 BIST장치(80)의 테스트 신호생성부(76)가 램(77)에 연결된 연결핀을 통해 테스트신호를 생성하여 인가한다. 그러면, 상기 램(77)은 입력된 테스트신호에 의해 내부 기능을 수행하고 그 출력신호를 연결핀을 통해 BIST장치(80)의 에러판단부(78)로 입력시킨다. 이때, 상기 에러판단부(78)는 램(77)으로부터 입력된 출력신호를 분석하여 램(77)의 오류여부를 판단하고 그 결과를 외부의 표시장치부(79)를 통해 표시한다.

그러나, 상기와 같은 종래 램테스트장치들은 램의 동작상태를 테스팅하기위해 비교적 고가이면서 복잡한 고품질의 테스트장비를 필요로하기 때문에 테스트패턴생성시 전체적인 오버헤드 및 시간이 증가되었음은 물론 부가비용도 별도로 부가되는 회로나 장비만큼 증가하는 문제점을 야기시켰다.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 단순한 회로구성으로 테스트데이터를 생성하여 램에 입력시키고 그 결과를 확인하여 램을 테스트하므로써, 램의 오류상태를 정확히 판별할 수 있으므로 그에 따라 램의 오류테스팅특성을 향상시키는 램테스팅 장치를 제공함에 그 목적이 있다.

본 발명의 다른 목적은 램을 통해 검출된 테스팅 비트신호를 분석하여 램 셀의 고장유무를 판별할 수 있어 그에 따라 램테스팅의 정확성도 상당히 향상시키는 램테스팅 장치를 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 전자회로장치내에 설치된 램의 기능을 테스트하는 램테스트장치에서,상기 램의 에러검출을 위해 의사랜덤 이진코드로된 8비트의 PRBS 패턴신호가 생성되도록 직렬로 다수개 연결된 시프트레지스터와, 상기 시프트레지스터의 최종단 출력신호와 이 시프트레지스터의 이전단의 출력신호를 각각 입력받아 논리연산하여 최종 PRBS패턴신호를 생성하는 출력 익스클루시브 오어게이트로 이루어진 테스트신호 생성부와;상기 테스트신호 생성부로부터 출력된 테스트용 패턴신호를 실을 입력 어드레스신호를 생성하는 제1 카운터와, 상기 제1 카운터의 입력 어드레스신호보다 한 클럭만큼 지연되어 출력어드레스신호를 생성하는 제2 카운터로 구성된 어드레스 생성부와;상기 어드레스 생성부의 어드레스신호에 동기하여 램의 테스트를 위한 제어신호를 생성하는 램제어신호 생성부와;상기 어드레스 생성부의 출력 어드레스신호에 실려 출력되는 램의 패턴신호와 상기 테스트신호 생성부의 테스트용 패턴신호를 비교하여 램의 동작오류판단신호를 출력하는 익스클루시브 오어게이트로 구성된 비교기를 포함하는 램테스팅 장치를 제공한다.

도 1의 (a)-(b)는 종래 램테스트장치를 설명하는 설명도.

도 2는 본 발명 장치를 설명하는 설명도.

도 3은 본 발명장치의 어드레스 생성부의 출력값을 설명하는 설명도.

도 4는 본 발명장치의 테스트신호 생성부를 설명하는 설명도.

도 5는 본 발명 장치의 동작상태를 설명하는 파형도.

<부호의 상세한 설명>

1 : 램 2 : 테스트신호 생성부

3 : 어드레스 생성부 4 : 램제어신호 생성부

5 : 비교기 6 : 시프트레지스터

7 : 익스클루시브 오어게이트 8 : 제1 카운터

9 : 제2 카운터 10: 표시장치부

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명 장치는 도 2에 도시된 바와같이 램(1)의 에러검출을 위해 테스트신호 예컨대, PRBS(pseudo-random bit sequence) 패턴신호를 생성하여 출력하는 테스트신호 생성부(2)와, 상기 테스트신호 생성부(2)로부터 출력된 테스트용 패턴신호에 입력 어드레스신호를 부가하여 램(1)으로 입력하고 램(1)의 출력에서 하나의 어드레스만큼 지연된 출력 어드레스신호를 생성하여 인가하는 어드레스 생성부(3)와, 상기 어드레스 생성부(3)의 어드레스신호에 동기하여 램의 제어신호 예컨대, Enable, read/write, strobe 등의 제어신호를 생성하는 램제어신호 생성부(4)와, 상기 어드레스 생성부(3)의 출력 어드레스신호에 실려 출력되는 램(1)의 패턴신호와 상기 테스트신호 생성부(2)의 입력 테스트신호를 비교하여 램(1)의 동작오류판단신호를 출력하는 비교기(5)를 포함한다.

여기서, 상기 PRBS는 의사이진코드로서, 시프트레지스터의 개수에 따라 { 2}^{15 }-1 이나 이나 { 2}^{23 }-1 의 불규칙한 바이너리 코드를 말한다.

그리고, 상기 테스트신호 생성부(2)는 도 3에 도시된 바와같이 8비트의 PRBS패턴신호가 생성되도록 직렬로 다수개 예컨대, 15개가 연결된 시프트레지스터(6A-N)와, 상기 최종단의 시프트레지스터(6N)의 출력과 이 시프트레지스터(6N)의 이전 시프트레지스터(6N-1)의 출력신호를 각각 입력받아 논리연산(XOR)하여 최종 PRBS패턴신호를 생성하는 출력 익스클루시브 오어게이트(7)를 포함한다.

또한, 상기 어드레스 생성부(3)는 도 3에 도시된 바와같이 프리런(FREE RUN)으로 00H ~ F 까지 어드레스신호를 생성하는 것으로, 클럭신호에 따라 입력 어드레스신호를 생성하는 제1 카운터(8)와, 이 제1 카운터(8)의 입력 어드레스신호보다 하나의 어드레스만큼 지연되어 출력 어드레스신호를 생성하는 제2 카운터(9)를 포함한다.

그리고, 상기 비교기(5)는 익스클루시브 오어게이트(xor)로 구성될 수도 있다. 또한, 상기 비교기(5)의 출력단에는 램(1)의 오류판단 결과신호를 문자나 숫자 혹은 그래픽으로 표시하는 표시장치부(10)를 포함한다.

다음에는 상기와 같은 본 발명장치의 작용,효과를 설명한다.

본 발명은 먼저, 예컨대, ASIC 이나 FPGA와 같은 전자회로(도시 안됨)에 설치된 램(1)에 간단히 설치한 다음 램테스팅기능을 실행시키면 되는데, 이때, 램제어신호 생성부(4)는 테스팅을 위한 제어신호 A포트에는 예컨대, write enable, write clock를 인가하고 B포트에는 read enable, read clock 를 인가한다. 그러면, 상기 램제어신호 생성부(4)의 write clock신호에 따라 어드레스 생성부(3)가 입력 어드레스신호와 출력 어드레스신호를 생성하여 램(1)에 각각 인가시킨다.

이때, 상기 어드레스 생성부(3)의 입력 어드레스 신호에 테스트신호생성부(2)가 상기 램제어신호 생성부(4)의 write clock신호에 따라 램(1)의 동작상태를 테스트할 수 있는 테스트패턴신호를 실어 램(1)으로 입력시킨다.

즉, 상기 어드레스 생성부(3)의 제1 카운터(8)가 write clock신호에 따라 입력 어드레스 신호 예컨대, "00H"신호를 램(1)으로 인가하면, 도 5에 도시된 바와같이 램제어신호 생성부(4)의 테스팅을 위한 write enable신호가 예컨대, "로우"인 상태에서 clock 신호도 "로우"가 되는 순간에 상기 테스트신호 생성부(2)의 시프트레지스터들(6A-N)이 8비트의 PRBS 테스트 패턴신호를 상기 입력 어드레스신호에 실어 램(1)으로 전송한다.

여기서, 상기 테스트신호 생성부(2)의 다수 예컨대, 15개의 직렬 연결된 시프트레지스터들(6A-N)과 익스클루시브 오어게이트(7)는 보편적인 램(1)의 입출력 데이터와 유사한 형태인 8의 배수단위로 PRBS 패턴데이터 예컨대, "0001 0000"과 같은 형태의 데이터를 생성하여 램(1)으로 인가한다.

따라서, 상기 램(1)은 램제어신호 생성부(4)의 write enable 신호에 따라 입력된 PRBS 패턴데이터를 해당 어드레스에 저장하고 B포트로 인가되는 read enable 신호에 따라 그 저장된 해당번지의 PRBS 패턴데이터를 읽어 출력시키게된다. 이때, 상기 테스트 데이터의 읽기과정은 상기 어드레스 생성부(3)의 제2 카운터(9)가 상기 램제어신호 생성부(4)의 read clock신호에 따라 테스트를 위한 입력 어드레스 신호 예컨대, "00H"보다 하나의 어드레스가 지연된 예컨대, "FFH"신호를 인가하게 된다.

그러면, 상기 램(1)은 도 5에 도시된 바와같이 램제어신호 생성부(4)의 테스팅을 위한 read enable신호가 예컨대, "하이"인 상태에서 clock 신호도 "하이"가 되는 순간에 그 저장되어 있던 8비트의 PRBS 테스트 패턴신호를 상기 출력 어드레스신호에 실어 비교기(5)로 전송한다.

여기서, 상기 테스트를 받는 램(1)은 램제어신호 생성부(4)의 테스팅 기능제어신호에 따라 상기 과정을 반복하여 출력신호를 비교기로 출력시키게 되는데, 이때, 상기 램(1)의 출력 어드레스신호는 입력 어드레스신호에 비해 램(1)의 내부처리과정 때문에 항상 하나의 어드레스만큼 지연되어 출력된다. 그러므로, 상기 입력 어드레스의 데이터와 이 입력 어드레스보다 하나 뒤진 출력 어드레스의 값은 동일한 값을 갖게 된다.

한편, 상기 비교기(5)는 상기 출력 어드레스에 실려 입력된 테스트 PRBS 패턴신호와 상기 테스트신호 생성부(2)로부터 직접 입력된 PRBS 패턴신호를 내부의 익스클루시브 오어게이트를 통해 비교하게되는데, 이때 상기 램(1)으로부터 출력 어드레스신호에 실려 출력된 테스트용 PRBS 패턴신호는 상기 테스트신호 생성부(2)로부터 직접 입력된 PRBS 패턴신호보다 하나의 어드레스만큼(혹은 한 클럭) 뒤진 값이다.

즉, 상기 비교기(5)는 입력 어드레스에 실려 램(1)으로 인가된 PRBS 패턴신호를 기억해놓았다가 한 클럭(혹은 하나의 어드레스)다음에 램(1)으로부터 출력되는 값과 비교하여 그 결과신호를 표시장치부(10)로 출력시키므로 사용자가 램(1)의 오류판정을 확인하게 한다.

예컨대, 상기 입력 어드레스 "00H"에 실린 PRBS 데이터가 "10H"이고, 램(1)에 쓰여졌다가 읽어진 데이터가 "10H"이었다면 이 두 신호를 비교기(5)에서 익스클루시브 오어연산(XOR)하여 비교할 경우 "00H"란 값이 출력된다. 따라서, 이 값은 입력된 값과 출력된 값이 동일함을 의미하므로 현재 램(1)의 셀에는 에러가 없을 판정할 수 있다.

그러나, 만일 입력 데이터가 "10H"이고 출력 데이터가 "01H"일 경우 이 두 신호를 비교기(5)에서 익스클루시브 오어연산(XOR)하여 비교할 경우 "11H"란 값이 출력된다.

즉, 7654 3210 비트열

입력 데이터 0001 0000

출력 데이터 0000 0001

결과 데이터 0001 0001로 출력된다.

이것은 해당 어드레스의 LSB기준 4번과 0번 비트에 에러가 발생했음을 의미하며, 이것은 또한 램(1)내에서 해당 비트 셀의 고장유무를 판단하는 근거로 사용되게 된다.

이상 설명에서와 같이 본 발명은 단순한 회로구성으로 테스트데이터를 생성하여 램에 입력시키고 그 결과를 확인하여 램을 테스트하므로써, 램의 오류상태를 정확히 판별할 수 있으므로 그에 따라 램의 오류테스팅특성을 향상시키는 장점을 가지고 있다.

또한, 본 발명에 의하면, 램을 통해 검출된 테스팅 비트신호를 분석하여 램셀의 고장유무를 판별할 수 있어 그에 따라 램테스팅의 정확성도 상당히 향상시키는 효과도 있다.

Claims (5)

1. 전자회로장치내에 설치된 램의 기능을 테스트하는 램테스트장치에 있어서,

   상기 램의 에러검출을 위해 의사랜덤 이진코드로된 8비트의 PRBS 패턴신호가 생성되도록 직렬로 다수개 연결된 시프트레지스터와, 상기 시프트레지스터의 최종단 출력신호와 이 시프트레지스터의 이전단의 출력신호를 각각 입력받아 논리연산하여 최종 PRBS패턴신호를 생성하는 출력 익스클루시브 오어게이트로 이루어진 테스트신호 생성부와;

   상기 테스트신호 생성부로부터 출력된 테스트용 패턴신호를 실을 입력 어드레스신호를 생성하는 제1 카운터와, 상기 제1 카운터의 입력 어드레스신호보다 한 클럭만큼 지연되어 출력어드레스신호를 생성하는 제2 카운터로 구성된 어드레스 생성부와;

   상기 어드레스 생성부의 어드레스신호에 동기하여 램의 테스트를 위한 제어신호를 생성하는 램제어신호 생성부와;

   상기 어드레스 생성부의 출력 어드레스신호에 실려 출력되는 램의 패턴신호와 상기 테스트신호 생성부의 테스트용 패턴신호를 비교하여 램의 동작오류판단신호를 출력하는 익스클루시브 오어게이트로 구성된 비교기를 포함하는 것을 특징으로 하는 램테스팅 장치.
2. 삭제
3. 삭제
4. 삭제
5. 삭제