KR100679586B1

KR100679586B1 - 모니터및테스터모드를가진내장자가테스트회로를구비한집적회로메모리장치

Info

Publication number: KR100679586B1
Application number: KR1019970069931A
Authority: KR
Inventors: 대니 알. 클라인; 써어 제이. 포웰; 쿠옹 에이치. 히
Original assignee: 텍사스 인스트루먼츠 인코포레이티드
Priority date: 1996-12-19
Filing date: 1997-12-17
Publication date: 2007-04-19
Also published as: TW368657B; DE69720158D1; DE69720158T2; EP0849743A2; EP0849743B1; JPH10199294A; EP0849743A3; US5936900A; KR19980064254A

Abstract

본 발명의 집적 회로 메모리 장치(10)는 자가 테스트 모니터 모드를 갖도록 제공된다. 이 메모리 장치(10)는 복수의 메모리 셀을 가진 메모리 어레이(26)를 포함한다. 상기 메모리 장치(10)는 자가 테스트 선택 신호를 수신하도록 접속된 내장 자가 테스트 회로(12)를 더 포함한다. 이 내장 자가 테스트 회로(12)는 메모리 장치(10)가 자가 테스트 모드에 있을 때에 메모리 어레이(26)의 작동 및 테스팅을 전제로하여 내부 자가 테스트 신호를 발생하도록 동작될 수 있다. 데이타 버퍼(28)는 내장 자가 테스트 신호 및 모니터 모드 신호를 수신하도록 접속된다. 데이타 버퍼(28)는 메모리 장치(10)가 자가 테스트 모니터 모드에 있을 때에 메모리 장치(10)에서 외부로 내장 자가 테스트 신호를 제공하기 위해서 내부 자가 테스트 신호를 상기 메모리 장치의 단자에 접속시키도록 작동된다. 모니터된 내부 자가 테스트 신호는 내장 자가 테스트 회로(12)의 작동을 검증하는데에 사용될 수 있다. 또한 모니터된 자가 테스트 신호는 테스트 모드에서 다른 메모리 장치를 테스트하는데에 사용될 수 있다.

Description

모니터 및 테스터 모드를 가진 내장 자가 테스트 회로를 구비한 집적 회로 메모리 장치{INTEGRATED CIRCUIT MEMORY DEVICE HAVING BUILT-IN SELF TEST CIRCUIT WITH MONITOR AND TESTER MODES}

본 발명은 일반적으로 집적 회로 메모리 장치의 분야에 관한 것으로, 구체적으로 모니터 및 테스터 모드를 가진 내장 자가 테스트(BIST)회로를 구비한 집적 회로 메모리 장치에 관한 것이다.

메모리 장치를 포함하는 집적 회로 장치의 동작을 테스트하는 데에는 내장 자가 테스트(BIST)방식이 사용될 수 있다. 메모리 장치와 관련하여, BIST 회로 그자체를 검증하는데 사용되는 종래의 방법은 메모리 어레이의 일부분에 대해서 BIST를 실행하고, 이어서 테스터로 이동시켜 메모리 어레이내에서의 데이타 값을 체크하는 것을 포함하고 있다. 그후에 BIST의 동작이 적절한지가 검증될 수 있다. 게다가, 메모리 어레이에서의 데이타에 어떤 변동이 BIST동작에 의해서 야기된 경우에 적절한 시기에 BIST를 중단시킴에 의해서 검증될 수 있다. 이러한 BIST 검증 방법은 " 대용량 메모리를 전제로한 마이크로프로그램 ROM을 사용한 BIST방법(A BIST Scheme USing Microprogram ROM for Large Capacity Memories)," 1990 International Test Conference, pages 815-822에 개시된 것과 같이 종래의 집적 회로에 사용되어 오고 있다. BIST회로의 검증에 관한 다른 방법은 스캔을 사용하는것 혹은 내부 테스팅을 위한 데이타를 시그네쳐(signatures)로 압축하는 것을 포함하는데, 이들은 나중에 각각 예상된 스캔 데이타 혹은 예상된 시그네쳐와 비교될 수 있다.

본 발명에 따르면, 실질적으로 집적 회로 메모리 장치와 관련한 종래의 BIST 방법의 문제점 및 단점을 저감 혹은 감소시킨 모니터 및 테스터 모드를 갖는 내장 자가 테스트(BIST)회로를 구비한 집적 회로 메모리 장치가 제공된다.

본 발명의 한 특징에 따르면, 자가 테스트 모니터 모드를 가진 집적 회로 메모리 장치가 제공된다. 이 메모리 장치는 복수의 메모리 셀을 가진 메모리 어레이를 포함한다. 이 메모리 장치는 자가 테스트 선택 신호를 수신하도록 접속된 내장 자가 테스트 회로를 더 포함한다. 이 내장 자가 테스트 회로는 메모리 장치가 자가 테스트 모드에 있을 때에 메모리 어레이를 동작 및 테스팅하기 위한 내부 자가 테스트 신호를 발생시키도록 작동된다. 데이타 버퍼는 내부 자가 테스트 신호 및 모니터 모드 신호를 수신하도록 접속된다. 데이타 버퍼는 메모리 장치가 자가 테스트 모니터 모드에 있을 때에 내부 자가 테스트 신호를 메모리 장치의 단자에 접속시켜 메모리 장치에서 외부로 내부 자가 테스트 신호를 제공하도록 작동된다.

본 발명의 다른 특징에 따르면, 내장 자가 테스트 회로를 모니터링하는 것을 가능하게 하는 집적 회로 메모리 장치에 관련한 동작 방법이 제공된다. 모니터 모드 신호는 메모리 장치가 자가 테스트 모니터 모드에 있다는 것을 나타내는 메모리 장치에 의해서 수신된다. 이어서, 내장 자가 테스트 회로에 의해서 발생된 내부 자가 테스트 신호가 자가 테스트 모니터 모드의 표시에 응답하는 메모리 장치의 단자에 접속된다. 이 단자는 외부 접속용으로 내부 자가 테스트 신호를 모니터하는데 사용될 수 있다.

본 발명의 또다른 특징에 따르면, 내장 자가 테스트 회로를 가진 다른 집적 회로 메모리 장치를 사용한 집적 회로 메모리 장치를 테스팅하기 위한 방법이 제공된다. 제1 메모리 장치내의 내장 자가 테스트 회로에 의해서 발생된 내부 자가 테스트 신호는 제1 메모리 장치의 단자에 접속된다. 제1 메모리 장치의 단자는 제2 메모리 장치가 제1 메모리 장치로부터 자가 테스트 신호를 수신하도록 하는 제2 메모리 장치의 단자에 접속된다. 내장 자가 테스트 회로의 자가 테스트 프로세스는 자가 테스트 신호를 사용하는 제2 메모리 장치를 테스트하도록 운용된다. 이어서, 제2 메모리 장치를 테스팅한 결과를 나타내는 합격/불량 신호가 제공된다.

본 발명의 기술적인 장점은 집적 회로 메모리 장치의 출력 단자를 멀티플렉싱하여 외부 출력 단자상에서 이용가능한 신호들을 만들어 내므로써 BIST회로내에서 선택된 신호들을 모니터하는 능력이다.

본 발명은 테스터 모드시에 모니터된 신호를 사용하여 다른 집적 회로 메모리 장치를 테스트할 수 있는 다른 기술적 장점을 제공한다.

본 발명의 보다 완전한 이해와 그와 관련한 장점에 데해서는 동일한 도면 참조 번호가 동일한 부분을 표시하고 있는 첨부한 도면과 연계하여 제공된 다음의 상세한 설명으로부터 자명하게 될 수 있다.

일반적으로 종래의 테스터로부터 DRAM 및 SDRAM 등의 집적회로 메모리 장치를 데스팅하는 데에는 클럭, RAS, CAS, WE, 데이타, CS 및 어드레스 신호 등의 다수의 테스트 신호가 필요하다. 본 발명의 교시에 따르면, 상기와 같은 신호들은 내장 자가 테스트(BIST)회로에 의해서 발생되며, 집적 회로 메모리 장치의 출력 단자에서 모니터될 수 있다. 이로써 다른 집적 회로 메모리 장치를 테스팅하는 것과 관련하여 테스터 모드에서 BIST 회로의 사용뿐만 아니라 BIST 회로의 동작의 모니터링 양자를 할 수 있다. 테스터 모드는 모니터된 신호들이 특별한 경우가 아니라면 집적 회로 메모리 장치를 테스트하는데에 사용되는 신호와 동일한 신호로 될 수 있기 때문에 가능하다. 본 발명에 따르면, 하나의 시스템내에 BIST 회로를 가진 메모리 칩을 포함하고 다른 시스템의 메모리 칩을 테스트하는 경우에 BIST 회로를 가진 메모리 칩에 코맨드를 내어 그 시스템의 메모리를 테스트하는 것이 가능하다.

도 1a는 본 발명의 교시에 따른 모니터 모드를 가진 내장 자가 테스트 회로(12)를 구비한 집적 회로 메모리 장치(10)와 관련한 일실시예의 블럭도이다. 정상적인 동작 모드에서는 메모리 장치(10)가 외부 클럭 및 어드레스, RAS, CAS, 및 WE를 포함하는 제어 신호를 수신하며 종래의 메모리 어레이로서 작용한다. 그러나, 내장 자가 테스트 모니터 모드에 있어서는 BIST 회로(12)가 모니터된 테스트 신호들을 메모리 장치(10)의 출력 단자에 제공하도록 동작한다.

모니터 모드동안, 테스트 신호들은 출력 단자(DQ 0 : 31)를 멀티플렉싱하여 이들을 BIST모니터 모드 선택 신호를 사용하여 선택함으로써 메모리 장치(10)로부터 출력된다. 도 1b는 외부 입력/출력(I/O)단자와 인터페이스하는 종래의 DQ 버퍼들의 앞에 멀티플렉서 회로가 설치된 일실시예를 나타낸다. 메모리 장치(10)가 정상 모드에 있을 때에 노멀 DQ 인에이블 신호는 논리 하이이고, DQ 버퍼들은 내부 메모리 어레이에 접속된다. 메모리 장치(10)가 BIST 모니터 모드에 있을 때에 노멀 DQ 인에이블 신호는 논리 로우이며 DQ버퍼는 BIST 회로(12)내로부터의 신호에 접속된다.

도 1의 실시예에 도시된 바와 같이, 메모리 장치(10)의 종래의 메모리 어레이 동작은 클럭 신호, CLK를 수신하는 클럭 버퍼(14)를 포함할 수 있다. 어드레스 버퍼(18)는 어드레스 데이타, A (0 : 13)를 수신하며, 제어 버퍼(20)는 제어 신호 RAS, CAS, 및 WE를 수신한다. 이어서, 메인 제어 블럭(16)은 제어 버퍼(20)로부터의 신호뿐만 아니라 클럭 버퍼(14)로부터의 신호를 수신한다. 어드레스 버퍼(18)는 메모리 어레이(26)내에서의 셀들의 선택과 관련하여 어드레스 데이타를 로우 디코더(22) 및 컬럼 디코더(24)에 제공한다. 판독 모드에 있어서, 메모리 어레이(26)으로부터의 출력된 데이타는 DQ 버퍼(28)에 제공되고, 이 DQ 버퍼는 출력된 데이타를 출력 단자 DQ (0 : 31)에 제공한다. 또한 DQ 버퍼(28)는 BIST 회로(12)로부터 멀티플렉스 신호 DQM( 0 : 3) 및 모니터된 신호를 수신한다. DQ 버퍼(28)는 출력 단자 DQ ( 0 : 31)가 BIST 회로(12)내에서 메모리 어레이(26)으로부터의 데이타 혹은 모니터된 신호로부터의 데이타를 제공하는지를 판정하는 모니터 모드 선택 신호, DFT MONITOR MODE를 더 수신한다.

도 1a의 실시예에서, BIST회로(12)는 어드레스 데이타, A ( 0 : 13) 및 제어 신호 CS를 수신하는 BIST검출기(30)를 포함한다. 오실레이터(32)는 클럭 신호를 클럭 버퍼(14) 및 프로그램 카운터(34)에 제공한다. BIST 회로(30)는 메모리 장치(10)가 BIST모드인지를 체크하며 오실레이터(32)는 내부 테스트 및 모니터 및 테스터 동작과 관련한 내부 BIST 클럭을 발생시킨다. 프로그램 카운터(34) 및 디코더(36)는 ROM(38)으로부터의 어떤워드가 ROM(38)내에 기억된 테스트 알고리즘의 운용과 관련하여 지시되어야 하는지를 선택한다. 타이밍 발생기(40)는 ROM(38)으로부터 신호를 수신하고, 메모리 어레이의 테스팅 동안의 사용을 위해 테스트 신호를 제어 버퍼(28)에 제공한다. 하나의 실시예에서, 타이밍 발생기(40)는 테스팅 동작과 관련하여 3개의 타이밍 세트중에 적절한 하나를 선택할 수 있다. 데이타 발생기 회로(42)는 테스팅과 관련하여 메모리 어레이(26)으로 어떤 데이타를 기록할지를 결정하고 또한 메모리 어레이(26)가 올바르게 테스트되는 지를 판정하기 위해서 해당 데이타를 합격/불량 비교 회로(44)에 제공한다. BIST 회로(12)는 메모리 어레이(26)의 서브세트가 테스트될 수 있도록 한 어드레스 범위 레지스터(46)를 더 포함한다. 어드레스 카운터(48)는 테스트 동안의 사용과 관련하여 어드레스 신호를 어드레스 버퍼(18) 및 다른 멀티플렉서(52)에 제공한다. 인에이블 테스트 유닛(50)은 특정한 테스트 모드동안 어떤 테스트가 허가되는 지를 기억하고 적절한 테스트 알고리즘이 운용될 수 있도록 ROM(38)에 신호를 공급한다.

BIST 회로(12)는 멀티플렉스된 신호들을 DQ버퍼(28)에 제공하는 출력 멀티플렉서(52)를 더 포함한다. 출력 멀티플렉서(52)는 모니터된 신호들이 모니터될 수 있고 메모리 장치(10)에 외부적으로 사용될 수 있도록 BIST 회로(12)로부터의 모니터된 신호들을 DQ 버퍼(28)로 공급하도록 동작된다. 출력 멀티플렉서(52)는 BIST 회로(12)내에서 모니터될 수 있는 신호들의 수가 DQ 버퍼(28)로부터의 사용가능한 출력 단자의 수를 초과함으로 상기 예시된 실시예에서 사용되었다. 보다 많은 출력 단자가 사용될 수 있다면, 출력 멀티플렉서(52)가 필요없게 됨을 이해하게 될것이다. 이와 같은 경우에 BIST회로(12)내의 모든 키 신호들이 모니터되고 메모리 장치(10)의 개별 단자로 공급될 수 있다.

도 1b는 본 발명의 교시에 따른 DQ버퍼(28)의 일 실시예를 나타낸 것이다. 도시된 바와 같이, DQ 버퍼(28)는 셀렉터 회로(60) 및 노멀 DQ 버퍼(62)를 포함한다. 노멀 DQ 버퍼(62)는 멀티플렉싱 신호, DQM (0 : 3)를 수신하고, 출력 단자, DQ (0 : 31)상에 출력 신호를 제공한다. 셀렉터 회로(60)는 패스 게이트(64), 인버터(66), 패스 게이트(68), 및 인버터(70)를 포함한다. 패스 게이트(64)는 메모리 어레이(26)와 노멀 DQ 버퍼(62)간에서 데이타를 수수한다. 패스 게이트(64)는 도시된 바와 같이 노멀 DQ 인에이블 신호, NORMAL DQ ENABLE에 따라 턴온 혹은 오프된다. 유사하게 패스 게이트(68)는 도시된 바와 같이 모니터 모드 선택 신호, DET MONITOR MODE에 의해서 턴온 혹은 오프된다. 패스 게이트(68)는 BIST 회로(12)와 노멀 DQ 버퍼(62)간에서 정보를 수수한다. 예시된 실시예에서, BIST 회로(12)로부터의 출력은 출력 멀티플렉서(52)로부터 수신된다. 모니터된 신호들은 도시된 바와 같이 어드레스 신호, RAS, CAS, WE, CLK, 데이타, 합격-불량, 및 완료 신호(done signal)을 포함할 수 있다. 메모리 장치(10)의 동작 동안, 노멀 모드 혹은 모니터 모드가 선택될 수 있으나 양자 모두 선택되지 않을 수 있다.

도 2는 본 발명의 교시에 따른 테스터 모드를 갖는 BIST 회로를 구비한 집적 회로 메모리 장치와 관련된 블럭도이다. 도 2에 도시된 바와 같이, 제1 메모리 장치(80)는 BIST 회로를 포함한다. 메모리 장치(80)는 도시된 바와 같이 테스트 신호 RAS, CAS 및 WE, 어드레스 데이타, 기록 데이타, 및 예상 데이타를 제공하는데, 여기서 이들 신호들은 도 1a 및 도 1b와 관련하여 기술된 바와 같이 BIST 회로내로부터의 모니터된 신호들이다. 제2 메모리 장치(82)는 메모리 장치(80)에 의해서 테스트되는 메모리 장치이며 BIST 회로를 필요로 하지 않는다. 메모리 장치(82)는 메모리 장치(80)로부터 테스트 신호를 수신하고 이들 신호들에 따라 테스트된다.

이어서, 메모리 장치(82)로부터의 출력된 데이타는 예상된 데이타와 출력된 데이타를 비교하기 위해서 우수 데이타 비교기(84) 및 기수 데이타 비교기(86)에 제공된다. 이어서 신호 N1 및 N2가 메모리 장치(80)으로 다시 제공되고 메모리 장치(80)는 메모리 장치(82)가 합격했는지를 나타내는 합격-불량 신호, PASS-FAIL을 제공한다. 도 2의 실시예에 따르면, RAS, CAS, WE 및 클럭 신호는 파형 및 제어 신호이며, ADDRO_ADDR13 신호들은 메모리 장치(80)내의 BIST 회로로부터의 메모리 어드레스 신호들이다. 기록 데이타 신호, WRITEDATA0 및 WRITEDATA1는 테스팅을 위해 메모리 장치(82)로 기록될 데이타이다. 2개의 데이타 값이 기수 및 우수 메모리 셀간의 교번 패턴에 사용될 수 있다. 우수 데이타 비교기(84)는 우수 출력 단자와 관련하여 메모리 장치(82)로부터의 데이타 값과 예상된 값간의 비교기이다. 기수 데이타 비교기(86)는 기수 출력 단자와 관련하여 메모리 장치(82)로부터의 데이타 값과 예상된 값간의 비교기이다. 신호 N1 및 N2는 각각 메모리 장치(80)내의 다른 단자로 입력되는 우수 및 기수 결과이다. 메모리 장치(80)는 이 결과를 결합해서 메모리 장치(82)에 대한 합격-불량 결과를 출력한다. 이와 달리, 결합한 N1 및 N2로부터의 결과를 메모리 장치(80)의 외부에 결합할 수 있다.

도 3은 본 발명의 교시에 따른 복수의 시스템 메모리 칩을 테스트하는데 사용되는 테스트 모드를 가진 내장 자가 테스트 회로를 구비한 집적 회로 메모리 장치와 관련한 블럭도이다. 도시된 바와 같이, 메모리 장치(90)는 상술한 내장 자가 테스트 회로를 갖는다. 메모리 장치(90)는 테스터 모드일 때에 내장 자가 테스트 모드를 가질 필요가 없는 복수의 시스템 메모리 장치(92)를 테스트하는데에 사용될 수 있다. 메모리 선택 시퀀서(93)는 현재 어느 메모리 장치(92)가 테스트중인지에 대하여 메모리 장치(90) 및 메모리 장치(92)에 선택 신호를 제공하는데에 사용될 수 있다.

멀티플렉서(94, 96, 98)는 메모리 테스트 유닛(100)에 대하여 메모리 장치(90)로부터 테스트중인 메모리 장치(92)로 모니터된 신호를 선택 접속하게 한다. 메모리 테스트 블럭(100)은 노멀 클록킹, 어드레싱 및 데이타, 메모리 장치(90)에서 도달하는 이들 동일한 신호들 개개를 선택한다. 그후에, 우수 데이타 비교기(102) 및 기수 데이타 비교기(104)는 예상된 데이타와 테스트중인 메모리 장치(92)로부터의 데이타를 비교하며, 그 결과와 함께 메모리(90)에 신호를 제공한다. 이어서, 메모리 장치(90)는 테스트중인 메모리에 대하여 합격-불량 신호를 제공한다. 도 3의 실시예는 특정 시스템내의 내장 자가 테스트 회로를 가진 메모리 장치(90)를 실현하여 메모리 장치(90)에 대해서 자가 테스트 코맨드에 응답하는 다른 메모리 장치(92)를 테스트하게 한 것이다. 메모리 선택 시퀀서(93)는 어떤 메모리 장치(92)가 테스트될것 인지를 선택하고 각 메모리 장치(92)에서 선택 신호, CS를 사용하여 하나의 장치를 선택한다. 메모리 선택 시퀀서(93)는 어떤 메모리 장치(92)가 메모리 장치(90)로부터 테스터 신호를 사용하는지 그리고 비교기(102, 104)로 데이타를 출력하는지를 제어한다.

이제까지 본 발명에 대해서 상세히 설명하였지만 첨부한 청구범위에 규정된 바와 같이 본 발명의 사상 및 범주에 벗어남이 없이 다양한 변경, 대체 및 변화가 이루어 질 수 있음이 이해되어야 한다.

본 발명에 의하면, 실질적으로 집적 회로 메모리 장치와 관련한 종래의 BIST 방법의 문제점 및 단점을 저감 혹은 감소시킨 모니터 및 테스터 모드를 갖는 내장 자가 테스트(BIST)회로를 구비한 집적 회로 메모리 장치가 제공된다.

도 1a 및 도 1b는 본 발명의 교시에 따른 모니터 모드를 가진 내장 자가 테스트 회로를 구비한 집적 회로 메모리 장치의 일실시예에 관한 블럭도.

도 2는 본 발명의 교시에 따른 테스터 모드를 가진 내장 자가 테스트 회로를 구비한 집적 회로 메모리 칩의 일실시예에 관한 블럭도.

도 3은 본 발명의 교시에 따른 복수의 시스템 메모리 칩을 테스트하는데 사용되는 테스터 모드를 가진 내장 자가 테스트 회로를 구비한 집적 회로 메모리 장치의 일실시예에 관한 블럭도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 집적 회로 메모리 장치

12 : 내장 자가 테스트 회로

14 : 클럭 버퍼

26 : 메모리 어레이

28 : 데이타 버퍼

30 : BIST 검출기

32 : 오실레이터

34 : 프로그램 카운터

40 : 타이밍 발생기

42 : 타이밍 발생기 회로

Claims

집적 회로 메모리 장치에 있어서,

복수의 메모리셀을 갖고, 어레이 어드레스 신호 및 어레이 제어 신호에 응답하여 상기 메모리 셀들에 데이타를 기억시키고 상기 메모리 셀들에 기억된 데이타를 나타내는 어레이 출력 신호를 제공하도록 작동하는 메모리 어레이,

상기 메모리 장치가 자가 테스트 모드에 있는지를 나타내는 자가 테스트 선택 신호를 수신하도록 접속되며, 상기 메모리 장치가 자가 테스트 모드에 있을 때에 상기 메모리 어레이의 작동 및 테스트를 위한 내부 자가 테스트 신호를 발생하도록 작동하는 내장 자가 테스트 회로, 및

상기 내부 자가 테스트 신호, 및 상기 메모리 장치가 자가 테스트 모니터 모드에 있는지를 나타내는 모니터 모드 신호를 수신하도록 접속되며, 상기 메모리 장치가 자가 테스트 모니터 모드에 있을 때에 상기 메모리 장치에서 외부로 상기 내부 자가 테스트 신호를 제공하기 위해서 상기 메모리 장치의 단자로 상기 내부 자가 테스트 신호를 접속하도록 작동하는 데이타 버퍼

를 포함하는 집적 회로 메모리 장치.
제1항에 있어서, 상기 메모리 장치에서 외부로 제공된 내부 자가 테스트 신호가 상기 내장 자가 테스트 회로의 작동을 검증하기 위한 테스터에 접속되는 집적 회로 메모리 장치.
제1항에 있어서, 상기 메모리 장치에서 외부로 제공된 내부 자가 테스트 신호가 제2 메모리 장치의 작동을 테스트하도록 상기 제2 메모리 장치에 접속되는 집적 회로 메모리 장치.
제1항에 있어서, 상기 데이타 버퍼는 상기 내부 자가 테스트 신호를 상기 메모리 장치의 데이타 단자에 접속시키도록 작동되는 집적 회로 메모리 장치.
제1항에 있어서, 상기 자가 테스트 신호가 내부 메모리 어드레스, 제어, 데이타 신호 및 내부 합격/불량 신호를 포함하고,

상기 내부 메모리 어드레스, 제어 및 데이타 신호가 상기 메모리 장치가 자가 테스트 모드에 있을 때에 메모리 어레이를 작동시키는데에 사용되고,

상기 내부 합격/불량 신호가 자가 테스트의 결과를 나타내는 집적 회로 메모리 장치.
제5항에 있어서, 상기 내장 자가 테스트 회로가 내부 메모리 어드레스 신호, 내부 메모리 제어 신호, 및 합격/불량 신호를 수신하도록 접속된 출력 멀티플렉서를 포함하고,

상기 출력 멀티플렉서가 상기 내부 메모리 어드레스 신호, 내부 메모리 제어 신호, 및 합격/불량 신호의 일 부분을 선택하여 상기 메모리 장치의 데이타 버퍼에 접속시키도록 작동하는 집적 회로 메모리 장치.
내장 자가 테스트 회로를 모니터링할 수 있는 집적 회로 메모리 장치의 작동 방법에 있어서,

상기 메모리 장치가 자가 테스트 모니터 모드에 있다는 것을 나타내는 모니터 모드 신호를 수신하는 단계, 및

상기 내장 자가 테스트 회로에 의해서 발생된 내부 자가 테스트 신호를 상기 자가 테스트 모니터 모드의 표시에 응답하여 상기 메모리 장치의 단자에 버퍼링하는 단계를 포함하며, 상기 단자는 외부 접속을 위해서 상기 내부 자가 테스트 신호를 모니터하는데에 사용가능한 집적 회로 메모리 장치의 작동 방법.
제7항에 있어서, 모니터된 내부 자가 테스트 신호를 기초로하여 상기 내장 자가 테스트 회로의 작동을 검증하기 위해서 상기 메모리 장치의 단자를 테스터에 접속하는 단계를 더 포함하는 집적 회로 메모리 장치의 작동 방법.
제7항에 있어서, 상기 접속 단계는 상기 내부 자가 테스트 신호를 상기 메모리 장치의 데이타 단자에 접속시키는 단계를 포함하는 집적 회로 메모리 장치의 작동 방법.
제7항에 있어서, 상기 내부 자가 테스트 신호가 내부 메모리 어드레스, 제어, 데이타 신호 및 내부 합격/불량 신호를 포함하고,

상기 내부 메모리 어드레스, 제어 및 데이타 신호는 상기 메모리 장치가 자가 테스트 모드에 있을 때에 메모리 어레이를 작동시키는데에 사용되고,

상기 내부 합격/불량 신호는 자가 테스트의 결과를 나타내는 집적 회로 메모리 장치의 작동 방법.
제9항에 있어서, 상기 접속 단계는 상기 내부 메모리 어드레스 신호, 내부 메모리 제어 신호, 및 합격/불량 신호의 일 부분을 상기 메모리 장치의 단자에 접속시키는 단계를 포함하는 집적 회로 메모리 장치의 작동 방법.
내장 자가 테스트 회로를 가진 다른 집적 회로 메모리 장치를 사용하는 집적 회로 메모리 장치를 테스팅하는 방법에 있어서,

제1 메모리 장치내의 내장 자가 테스트 회로에 의해서 발생된 내부 자가 테스트 신호를 상기 제1 메모리 장치의 단자에 접속시키는 단계,

상기 제1 메모리 장치의 단자를 제2 메모리 장치의 단자에 접속시켜 상기 제2 메모리 장치에 대하여 상기 제1 메모리 장치로부터 자가 테스트 신호를 수신하게 하는 단계,

상기 자가 테스트 신호를 사용하는 제2 메모리 장치를 테스트하기 위해서 상기 내장 자가 테스트 회로의 자가 테스트 프로세스를 운용하는 단계, 및

상기 제2 메모리 장치를 테스팅한 결과를 나타내는 합격/불량 신호를 제공하는 단계

를 포함하는 집적 회로 메모리 장치 테스팅 방법.
제12항에 있어서, 상기 자가 테스트 프로세스를 운용하는 단계는,

상기 제2 메모리 장치에 데이타를 기록하는 단계,

상기 제2 메모리 장치로부터 데이타를 판독하는 단계, 및

상기 제2 메모리 장치로부터 판독된 데이타와 예상된 데이타를 비교하는 단계

를 포함하는 집적 회로 메모리 장치 테스팅 방법.
제12항에 있어서, 상기 접속 단계들과, 운용 및 제공 단계가 복수의 시스템 메모리 장치를 테스트하는데에 반복되는 집적 회로 메모리 장치 테스팅 방법.
제14항에 있어서, 상기 접속 단계들과 운용 및 제공 단계가 하나의 시스템 메모리 테스트 프로세스의 제어하에 이루어지는 집적 회로 메모리 장치 테스팅 방법.
제12항에 있어서, 상기 제2 메모리 장치가 내장 자가 테스트 회로를 갖는 집적 회로 메모리 장치 테스팅 방법.