KR0152914B1 - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR0152914B1
KR0152914B1 KR1019950009421A KR19950009421A KR0152914B1 KR 0152914 B1 KR0152914 B1 KR 0152914B1 KR 1019950009421 A KR1019950009421 A KR 1019950009421A KR 19950009421 A KR19950009421 A KR 19950009421A KR 0152914 B1 KR0152914 B1 KR 0152914B1
Authority
KR
South Korea
Prior art keywords
counter
self
data
address
signal
Prior art date
Application number
KR1019950009421A
Other languages
English (en)
Other versions
KR960038989A (ko
Inventor
장성진
전영현
이재식
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950009421A priority Critical patent/KR0152914B1/ko
Priority to US08/636,003 priority patent/US5640354A/en
Priority to JP8100536A priority patent/JP2743268B2/ja
Publication of KR960038989A publication Critical patent/KR960038989A/ko
Application granted granted Critical
Publication of KR0152914B1 publication Critical patent/KR0152914B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Abstract

본 발명의 반도체 메모리장치는, 특정 어드레스와 외부동기 신호와의 조합에 의해 자가검사모드로의 진입 또는 자가검사 모드에서의 탈출을 선택하여 제어하기 위한 자가검사모드 진입/탈출 제어부와, 상기 자가검사모드 진입/탈출 제어부의 출력에 따라 일정주기의 클럭신호를 발생시키기 위한 내부클럭 발생부와, 상기 내부클럭을 카운트하여 어드레스를 발생함으로써 해당 메모리셀에 데이타를 쓰거나 읽도록 하기 위한 카운터와, 상기 자가검사모드 진입/탈출 제어부의 출력과 카운터 출력신호의 최하위 로우 어드레스 천이상태를 감지하기 위한 어드레스 천이 검출부와, 상기 어드레스 천이검출부의 출력에 따라 특정 워드라인을 인에이블시키는 일정시간동안 내부 클럭신호가 상기 카운터로 전달되는 것을 방지하기 위한 카운터 제어부와, 상기 카운터의 상태에 따라 특정 패턴의 데이타를 발생하기 위한 데이타 발생부와, 메모리셀로부터 읽어들인 데이타와 데이타 발생부로부터 발생된 기대치를 비교하기 위한 데이타 비교부와, 상기 데이타 비교부의 비교결과에 따라 에러발생시로부터 자가검사 종료시까지 에러신호를 출력하고 유지하기 위한 에러 및 종료 검출부를 포함하여 구성되며, 자가 검사 수행시 로우 어들레스 선택신호와 칼럼 어드레스 선택신호의 토글이 필요없으며, 종래의 패스트 페이지 모드방식보다 검사 시간을 절반이상으로 줄일 수 있으며, 검사가 끝난 후에 종료플래그를 발생시킴으로써 검사 수행이 편리할뿐 아니라 와이 마치(Y-march) 방식으로 검사를 수행함으로 리프레시 시간의 취약성도 동시에 검사할 수 있는 효과가 있다.

Description

반도체 메모리장치
제1도는 종래의 기술에 의한 자가 검사기능을 가진 반도체 메모리장치의 구성블럭도.
제2도는 제1도의 각부 입출력 타이밍도.
제3도는 제1도 반도체 메모리장치의 어드레스 카운터의 구성도.
제4도는 종래의 기술에 의한 반도체 메모리장치의 검사 보드 구성도.
제5도는 본 발명에 의한 자가검사 가능한 반도체 메모리장치의 구성블럭도.
제6도는 제5도 반도체 메모리장치의 어드레스 카운터의 구성도.
제7도는 제5도의 각부 입출력 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
21 : 자가검사모드 진입/탈출 제어부 22 : 내부클럭 발생부
23 : 로우 제어부 25 : 카운터 제어부
24 : 어드레스 천이 검출부 26 : 카운터
27 : 메모리셀 어레이 28 : 로우 디코더
29,31 : 어드레스 버퍼 30 : 칼럼 디코더
32 : 칼럼 제어부 33 : 데이타 발생부
34 : 데이타 비교부 35 : 에러 및 종료검출부
본 발명은 반도체 메모리장치에 관한 것으로, 특히 칩(chip) 내부에서 자가 검사(self-test) 기능을 수행하며, 검사시간을 단축시킬 수 있는 반도체 메모리장치에 관한 것이다.
반도체 메모리장치중 디램(DRAM : Dynamic Random Access Memory)은 일반적으로 제1도에 도시한 바와 같이, 어드레스 신호를 외부클럭(RAS, CAS)에 동기하여 버퍼(buffer)로 받아 래치(latch)하고 로우 디코더(row decoder)(6)에서 워드선(word line)을 선택, 구동하여 메모리셀(memory cell)을 선택하도록 되어 있으며, 이러한 방법에 의해 선택된 메모리셀의 정보는 데이타선을 통해 전송되고 이것을 센스앰프(senseamp)를 통해 증폭하며, 다음에 컬럼 디코더(column decoder)(7)에서 상기 센스앰프를 선택하고 그 정보가 어드레스 버스라인(address busline)을 통해 출력되도록 되어 있는데, 종래의 경우 상기와 같은 디램의 칩내부를 자가검사(self-test)하기 위해 입출력(entry/exit)회로부(3)와 데이타 발생부(2), 칼럼 어드레스 카운터(4) 및 데이타 비교기(8)을 더 연결하였다.
그리하여 디램이 비스트(BIST:Bilt In Self-Test) 모드로 들어가면, 상기 데이타 발생부에 의해 디램의 모든 셀에 체크보드 검사 패턴(check board test pattern)이 쓰여지며, 그 후 읽기 사이클(read cycle)에서 독출된 데이타 패턴이 상기 데이타 비교기(10)의 기대치와 비교되어 에러를 감지하고, 이때 실제 에러가 감지되면 에러플래그(error flag)를 외부로 출력시키며, 상기 비스트 모드 동안에는 일반적인 데이타 출력 드라이버는 동작하지 않도록 하였다.
이를 제2도의 타이밍도를 참조하여 좀 더 구체적으로 설명하면, (a-1)도의 로우 어드레스 선택신호(RAS)가 인에이블되기 전에 (a-2)도의 칼럼 어드레스 선택신호(CAS)와 (a-3)도의 쓰기 인에이블신호(WE)가 인에이블되고(이 상태를 이하 WCBR이라 함), (a-4) 및 (a-5)도에 도시한 바와 같이 A0는 하이로, A1은 로우가 입력되면 비스트 모드로 들어가며, 일단 비스트 모드에 들어가면 씨비알(CBR:Cas before RAS) 모드 만으로 디램을 제어할 수 있게 된다.
이때 상기 쓰기 인에이블신호가 하이이면 어드레스는 불특정상태(dont'care)이고, 어드레스가 하이이면 상기 쓰기 인에이블 신호가 불특정상태이다.
그리고 16비트(bit) 병렬 검사의 경우에는 4메가(M)급에서 256K 사이클로 모든 셀에 읽기 또는 쓰기를 수행하는 것이 가능하며, 상기 비스트 모드는 4번의 256K 사이클로 수행이 완료된다.
즉, 먼저 상기 체크보드 패턴으로 모든 셀에 쓰기를 수행하고, 상기 데이타 비교기(10)의 데이타와 비교하면서 모든 셀의 데이타를 읽어 들이는데, 이때 에러가 발생하면 에러플래그를 외부로 출력시키고 이 플래그는 비스트 모드가 끝날때까지 유지되도록 한다.
다음으로 반대 데이타의 체크보드 패턴의 데이타로 위 과정을 반복하여 수행하며, 비스트 모드가 끝난 후에 WCBR 모드에 A0와 A1이 모두 로우가 되도록 특정 어드레스조합을 가하면 검사 모드로부터 빠져 나갈 수 있다.
여기서 상기 어드레스 카운터는 제3도에 도시한 바와 같이 컬럼 어드레스 카운터가 CBR 또는 히든 리프레시 모드(hiden refresh mode)에 사용되는 로우 어드레스 카운터와 연결되어 로우스캔(row scan) 방법으로 검사가 수행되며, 칼럼 어드레스 카운터에 읽기/쓰기 카운터 및 체크보드 카운터가 순차적으로 연결된다.
그리고 제4도는 상기 체크보드 중 32메가 바이트 메모리 검사 보드를 나타내었다.
그러나 이러한 종래의 기술에 의한 비스트 기능은 시스템의 유지보수 및 스타트 업(start-up) 기능 검사에 매우 효과적인 반면, 검사 기능을 수행하기 위해 CBR 모드가 필요하므로 외부동기신호의 토글(toggle)이 필요하고, 검사 수행시에 디램의 모든 셸을 기입한 후 읽어들여 데이타를 비교하므로 중간에 리프레시가 필요하거나 또는 로우 스캐닝 방식의 CBR 모드로 검사를 수행함으로써 패스트 페이지 모드(fast page mode)로 검사를 수행할 때보다 검사 시간이 길어지며, 검사가 끝난 후에 종료플래그(end flag)를 발생시키지 않기 때문에 디램 외부의 카운터에서 이를 인식해야 하는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 외부로부터 진입 신호가 인가되면 칩내부에서 칩인에이블신을 발생시켜 스스로 검사를 수행함으로써 조작이 용이하고 검사 시간을 단축시킬 수 있는 반도체 메모리장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치는, 특정 어드레스와 외부동기 신호와의 조합에 의해 자가검사모드로의 진입 또는 자가검사 모드에서의 탈출을 선택하여 제어하기 위한 자가검사모드 진입/탈출 제어부와, 상기 자가검사모드 진입/탈출 제어부의 출력에 따라 일정주기의 클럭신호를 발생시키기 위한 내부클럭 발생부와, 상기 내부클럭을 카운트하여 어드레스를 발생함으로써 해당 메모리셀에 데이타를 쓰거나 읽도록 하기 위한 카운터와, 상기 자가검사모드 진입/탈출 제어부의 출력과 상기 카운터 출력신호의 최하위 로우 어드레스 천이상태를 감지하기 위한 어드레스 천이 검출부와, 상기 어드레스 천이검출부의 출력에 따라 특정 워드라인을 인에이블시키는 일정시간동안 내부 클럭신호가 상기 카운터로 전달되는 것을 방지하기 위한 카운터 제어부와, 상기 카운터의 상태에 따라 특정 패턴의 데이타를 발생하기 위한 데이타 발생부와, 상기 메모리 셀로부터 읽어들인 데이타와 데이타 발생부로부터 발생된 기대치를 비교하기 위한 데이타 비교부와, 상기 데이타 비교부의 비교결과에 따라 에러발생시로부터 자가검사 종료시까지 에러신호를 출력하고 유지하기 위한 에러 및 종료 검출부를 포함하여 구성된 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 반도체 메모리장치는, 제5도에 도시한 바와 같이 메모리 셀 어레이(27) 주변은 종래와 동일하게 로우 제어부(23)의 출력을 버퍼링하기 위한 어드레스버퍼(29)와, 상기 어드레스값에 따라 워드선을 선택, 구동하여 메모리셀을 선택한 후 상기 선택된 메모리셀의 정보를 증폭하여 이 증폭된 값을 선택하기 위한 어드레스버퍼(31) 및 컬럼 디코더(30)와, 상기 어드레스 버퍼(31) 및 칼럼 디코더(30)를 제어하기 위한 칼럼 제어부(32)로 구성되고, 자가검사를 하기 위한 회로는 특정 어드레스(AD0∼AD2)와 외부동기신호, 즉 로우 어드레스 선택신호(RAS)와 칼럼 어드레스 선택신호(CAS) 및 쓰기 인에이블신호(WE)의 조합에 의해 WCBR모드, CBR 모드 또는 ROR(Rasb only Refresh) 모드를 선택하여 제어하기 위한 자가검사모드 진입/탈출 제어부(21)와, 상기 자가검사모드 진입/탈출 제어부(21)의 출력에 따라 일정주기의 내부 클럭신호를 발생시키기 위한 내부클럭 발생부(22)와, 제6도에 도시한 바와 같이 최하위비트로부터 N개의 칼럼 어드레스 비트와, M개의 로우 어드레스 비트와 상기 로우 어드레스 비트 사이의 읽기/쓰기 선택비트와, 데이타 패턴을 조절하기 위한 데이타패턴 발생비트로 이루어져 상기 내부 클럭신호를 카운트하여 로우 어드레스신호의 변환없이 단지 클럭신호에 동기되어 셀에 데이타를 쓰거나 또는 읽도록 하기 위한 카운터(26)와, 상기 자가검사모드 진입/탈출 제어부(21)의 출력과 카운터 출력신호의 최하위 로우 어드레스 천이상태를 감지하기 위한 어드레스 천이 검출부(24)와, 상기 어드레스 천이검출부(24)의 출력에 따라 특정 워드라인을 인에이블시키는 일정시간(H펄스)동안 내부 클럭신호가 상기 카운터로 전달되는 것을 방지하기 위한 카운터 제어부(25)와, 상기 카운터(26)의 상태에 따라 특정 패턴의 데이타를 발생하기 위한 데이타 발생부(23)와, 메모리셀로부터 읽어들인 데이타를 데이타 발생부의 특정 데이타, 즉 기대치와 비교하기 위한 데이타 비교부(34)와, 상기 데이타 비교부(34)의 비교결과에 따라 에러발생시 자가검사 종료시까지 에러신호를 출력하고 유지하기 위한 에러 및 종료 검출부(35)로 구성되며, 제7도를 참조하여 동작을 설명하면 다음과 같다.
먼저 WCBR 모드와 특정 어드레스신호의 조합, 즉 A0와 A2가 하이이고 Al이 로우인 조합에 의해 자가 검사 모드로 들어가면 (d)도에 도시한 바와 같이 자가 검사 모드 동안 하이로 유지되는 자가 검사 인에이블 신호(A)를 발생시키며, 이 신호가 하이(high) 상태로 천이할때 카운터(26)의 모든 비트가 로우로 된다.
그리고 상기 자가 검사 인에이블 신호(A)가 하이인 동안에는 내부 클럭 발생부(22)가 동작하여 (e)도와 같은 일정 주기의 내부클럭신호(B)를 발생시키고 어드레스 천이 검출부(24)에서 상기 자가 검사 인에이블 신호(A)와 카운터(26)의 최하위 로우 어드레스 출력신호(E)의 천이상태를 감지하여 (j)도와 같은 펄스(H)를 발생시키며, 이 펄스(H)는 내부 로우 어드레스 선택신호(RAS)를 발생시키고 또한 카운터 제어부(25)에서 내부 로우 어드레스 선택신호에 의해 특정 워드라인이 인에이블되어 메모리셀 내에 데이타를 (g)도에 도시한 상기 카운터(26)의 출력신호(D) 어드레스에 의해 한번 쓰기/읽기할때까지 상기 내부 클럭발생부(22)의 클럭신호가 카운터(26)로 입력되는 것을 막아준다.
후에는 (f)도의 상기 카운터 제어부의 출력신호(C)가 상기 카운터(26)를 동작시켜 카운트값 즉, (g)도의 어드레스값을 증가시켜 내부 로우 어드레스 선택신호의 변화없이 메모리셀 내에 데이타를 먼저 쓰게 된다.
따라서 이 쓰기 시간은 일반 패스트 페이지 모드와 비슷하나 외부신호를 받아서 데이타를 쓰는 것이 아니므로 칼럼 어드레스 선택신호(CAS)의 제어를 받을 필요가 없으며, 뿐만 아니라 데이타를 쓰는 시간도 줄일 수 있다.
그리고 상기 워드라인에 할당된 모든 셀에 데이타를 쓰는 것이 끝나면 상기 카운터(26)에서 어드레스 천이 검출부(24)로 입력되는 신호(E)가 토글하여 다른 워드라인을 인에이블시키게 되며, 이러한 과정을 2(M-K)워드라인 동안 반복한 뒤에 상기 카운터(26)에서 칼럼 제어부(32)로 (i)도와 같은 하이상태신호를 전송하여 읽기모드로 전환시키며, 위에서 쓰여진 모든 셀의 데이타를 읽어들여 데이타 비교부(23)에서 데이타를 비교한다.
이때 비교결과 기대치에 어긋나면 에러 및 종료검출부(35)를 통해 자가 검사 모드 동안 에러 플래그를 발생, 유지시킨다.
이러한 상기의 모든 동작들은 리프레시 시간 이내에 이루어질 수 있도록 워드라인수를 결정하며, 상기 과정들을 한 검사 패턴에 대해 2M번 반복한 후 다른 검사 패턴으로 위 과정을 반복한 후에 상기 카운터의 모든 비트가 하이가 되면 종료 플래그를 내보내고 (k)도의 신호(0)를 발생시켜 내부의 모든 자가 검사 기능을 중단시킨다.
그리고 상기 자가 검사 모드에서의 탈출은 CBR 또는 ROR(RAS Only Refresh) 모드로 가능하며, 상기 데이타 발생부(23)에서는 셀에 쓰여질 데이타를 결정하는데 상기 카운터의 최하위 비트를 이용하여 체크 보드 패턴을 구성시켜 잡음이 취약한 조건에서도 검사가 가능하도록 하고, 또한 필요에 따라서 상기 카운터의 최상위 비트를 여분으로 두어 그 상태에 따라 체크 검사 패턴을 다르게 할 수 있도록 하며, 이 체크 검사 패턴은 최상위 두 비트로 구성될 경우 로우, 하이, 체크 보드 및 역체크 보드등으로 구성될 수 있으며, 종료 플래그와 에러플래그는 각각 DQ1, DQ0로 출력시켜 만일 메모리의 출력이 하나일 경우에는 Din, Dout로 출력시키면 된다.
이상에서와 같이 본 발명에 의하면 자가 검사 수행시 로우 어들레스 선택신호와 칼럼 어드레스 선택신호의 토글이 필요없으며, 종래의 패스트 페이지 모드방식보다 검사 시간을 절반이상으로 줄일 수 있으며, 검사가 끝난 후에 종료플래그를 발생시킴으로써 검사 수행이 편리할뿐아니라 와이 마치(Y-march) 방식으로 검사를 수행함으로 리프레시 시간의 취약성도 동시에 검사할 수 있는 효과가 있다.

Claims (4)

  1. 특정 어드레스와 외부동기 신호와의 조합에 의해 자가검사모드로의 진입 또는 자가검사 모드에서의 탈출을 선택하여 제어하기 위한 자가검사모드 진입/탈출 제어부와, 상기 자가검사모드 진입/탈출 제어부의 출력에 따라 일정주기의 클럭신호를 발생시키기 위한 내부클럭 발생부와, 상기 내부클럭을 카운트하여 어드레스를 발생함으로써 해당 메모리셀에 데이타를 쓰거나 읽도록 하기 위한 카운터와, 상기 자가검사모드 진입/탈출 제어부의 출력과 카운터 출력신호의 최하위 로우 어드레스 천이상태를 감지하기 위한 어드레스 천이 검출부와, 상기 어드레스 천이검출부의 출력에 따라 특정 워드라인을 인에이블시키는 일정시간동안 내부 클럭신호가 상기 카운터로 전달되는 것을 방지하기 위한 카운터 제어부와, 상기 카운터의 상태에 따라 특정 패턴의 데이타를 발생하기 위한 데이타 발생부와, 메모리셀로부터 읽어들인 데이타와 데이타 발생부로부터 발생된 기대치를 비교하기 위한 데이타 비교부와, 상기 데이타 비교부의 비교결과에 따라 에러발생시로부터 자가검사 종료시까지 에러신호를 출력하고 유지하기 위한 에러 및 종료 검출부를 포함하여 구성된 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 카운터는 최하위비트로부터 컬럼어드레스와, 로우 어드레스와, 상기 로우어드레스 사이에 읽기/쓰기를 선택하기 위한 제1조절비트와, 그위에 데이타 패턴조절을 위한 제2 조절비트를 포함하여 구성된 것을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 카운터는 모든 비트가 하이상태이면 종료 플래그를 발생하는 것을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 카운터는 컬럼 어드레스 카운트 후 로우 어드레스가 증가할때 상기 내부 로우 어드레스신호가 인에이블되도록 임의의 출력상태를 토글하고 상기 로우 어드레스의 증가가 2(M-K)워드라인 동안 계속되며, 상기 2(M-K)워드라인을 읽고 쓰는 시간이 리프레시 시간 이내인 것을 특징으로 하는 반도체 메모리장치.
KR1019950009421A 1995-04-21 1995-04-21 반도체 메모리장치 KR0152914B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950009421A KR0152914B1 (ko) 1995-04-21 1995-04-21 반도체 메모리장치
US08/636,003 US5640354A (en) 1995-04-21 1996-04-22 Dynamic random access memory having self-test function
JP8100536A JP2743268B2 (ja) 1995-04-21 1996-04-22 自己試験機能を有するｄｒａｍ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009421A KR0152914B1 (ko) 1995-04-21 1995-04-21 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR960038989A KR960038989A (ko) 1996-11-21
KR0152914B1 true KR0152914B1 (ko) 1998-12-01

Family

ID=19412646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009421A KR0152914B1 (ko) 1995-04-21 1995-04-21 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5640354A (ko)
JP (1) JP2743268B2 (ko)
KR (1) KR0152914B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6041426A (en) * 1995-04-07 2000-03-21 National Semiconductor Corporation Built in self test BIST for RAMS using a Johnson counter as a source of data
TW338159B (en) * 1996-04-29 1998-08-11 Texas Instruments Inc Apparatus and method for subarray testing in dynamic random access memories using a built-in-self-test unit
KR100492205B1 (ko) * 1996-04-30 2005-09-14 텍사스 인스트루먼츠 인코포레이티드 집적회로메모리디바이스의내장자가테스트구성
US20020071325A1 (en) * 1996-04-30 2002-06-13 Hii Kuong Hua Built-in self-test arrangement for integrated circuit memory devices
JP3544073B2 (ja) * 1996-09-03 2004-07-21 株式会社 沖マイクロデザイン 半導体メモリ装置のテスト方法および半導体メモリ装置
US5936900A (en) * 1996-12-19 1999-08-10 Texas Instruments Incorporated Integrated circuit memory device having built-in self test circuit with monitor and tester modes
US6230245B1 (en) 1997-02-11 2001-05-08 Micron Technology, Inc. Method and apparatus for generating a variable sequence of memory device command signals
US6175894B1 (en) 1997-03-05 2001-01-16 Micron Technology, Inc. Memory device command buffer apparatus and method and memory devices and computer systems using same
US5996043A (en) 1997-06-13 1999-11-30 Micron Technology, Inc. Two step memory device command buffer apparatus and method and memory devices and computer systems using same
US5825711A (en) * 1997-06-13 1998-10-20 Micron Technology, Inc. Method and system for storing and processing multiple memory addresses
US6484244B1 (en) 1997-06-17 2002-11-19 Micron Technology, Inc. Method and system for storing and processing multiple memory commands
US6202119B1 (en) 1997-12-19 2001-03-13 Micron Technology, Inc. Method and system for processing pipelined memory commands
US6175905B1 (en) 1998-07-30 2001-01-16 Micron Technology, Inc. Method and system for bypassing pipelines in a pipelined memory command generator
SE9802800D0 (sv) * 1998-08-21 1998-08-21 Ericsson Telefon Ab L M Memory supervision
US6178488B1 (en) 1998-08-27 2001-01-23 Micron Technology, Inc. Method and apparatus for processing pipelined memory commands
KR100304700B1 (ko) * 1999-01-13 2001-09-26 윤종용 버퍼부를 내장하여 부하를 일정하게 하는 리던던시 회로
JP2001202773A (ja) * 2000-01-20 2001-07-27 Mitsubishi Electric Corp 半導体記憶装置
US6874111B1 (en) 2000-07-26 2005-03-29 International Business Machines Corporation System initialization of microcode-based memory built-in self-test
US6643807B1 (en) 2000-08-01 2003-11-04 International Business Machines Corporation Array-built-in-self-test (ABIST) for efficient, fast, bitmapping of large embedded arrays in manufacturing test
US6704894B1 (en) 2000-12-21 2004-03-09 Lockheed Martin Corporation Fault insertion using on-card reprogrammable devices
US6981188B2 (en) * 2001-08-16 2005-12-27 Tower Semiconductor Ltd. Non-volatile memory device with self test
US6907554B2 (en) * 2003-05-09 2005-06-14 International Business Machines Corporation Built-in self test system and method for two-dimensional memory redundancy allocation
DE102004022327B4 (de) * 2004-05-06 2006-04-27 Infineon Technologies Ag Integrierter Halbleiterspeicher
KR20100094241A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 예비 블록을 포함하지 않는 불휘발성 메모리 장치
US10672496B2 (en) * 2017-10-24 2020-06-02 Micron Technology, Inc. Devices and methods to write background data patterns in memory devices
US10825491B2 (en) * 2017-12-11 2020-11-03 Micron Technology, Inc. Systems and methods for writing zeros to a memory array
US10402116B2 (en) 2017-12-11 2019-09-03 Micron Technology, Inc. Systems and methods for writing zeros to a memory array
US10482989B1 (en) * 2018-02-23 2019-11-19 Cadence Design Systems, Inc. Dynamic diagnostics analysis for memory built-in self-test
US11705214B2 (en) * 2020-03-30 2023-07-18 Micron Technologv. Inc. Apparatuses and methods for self-test mode abort circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置

Also Published As

Publication number Publication date
JPH08297999A (ja) 1996-11-12
JP2743268B2 (ja) 1998-04-22
US5640354A (en) 1997-06-17
KR960038989A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR0152914B1 (ko) 반도체 메모리장치
KR0134751B1 (ko) 테스트 결과 신호를 유지하기 위한 레지스터를 가진 반도체 메모리 장치
US5905690A (en) Synchronous semiconductor device having circuitry capable of surely resetting test mode
KR100609671B1 (ko) 자기 시험 회로 및 이 자기 시험 회로를 내장한 메모리디바이스
KR0170271B1 (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
US5875153A (en) Internal/external clock option for built-in self test
KR20000011216A (ko) 모드레지스터의설정값을관측하는회로를구비한반도체기억장치
US6111801A (en) Technique for testing wordline and related circuitry of a memory array
US6529423B1 (en) Internal clock signal delay circuit and method for delaying internal clock signal in semiconductor device
KR19980086628A (ko) 워드선 다중 선택 가능한 반도체 기억 장치 및 그 시험 방법
JPH05242698A (ja) ダイナミック型ランダムアクセスメモリ装置
US6034904A (en) Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode
US5790468A (en) Refresh counter for synchronous dynamic random access memory and method of testing the same
US6813203B2 (en) Semiconductor memory device and method for testing semiconductor memory device
US5293341A (en) Semiconductor memory having a test function
KR100214466B1 (ko) 반도체 메모리의 셀프 번인회로
JPH11306797A (ja) 半導体記憶装置
US6317368B1 (en) Semiconductor integrated circuit device tested in batches
US6317373B1 (en) Semiconductor memory device having a test mode and semiconductor testing method utilizing the same
US6651022B2 (en) Semiconductor device capable of test mode operation
CA1172316A (en) Refresh counter test
JP3404488B2 (ja) 半導体記憶装置とその試験方法
KR20050118526A (ko) 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치
US20080244157A1 (en) Semiconductor memory device
KR20030002503A (ko) 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee