KR20050118526A - 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치 - Google Patents

짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치 Download PDF

Info

Publication number
KR20050118526A
KR20050118526A KR1020040043663A KR20040043663A KR20050118526A KR 20050118526 A KR20050118526 A KR 20050118526A KR 1020040043663 A KR1020040043663 A KR 1020040043663A KR 20040043663 A KR20040043663 A KR 20040043663A KR 20050118526 A KR20050118526 A KR 20050118526A
Authority
KR
South Korea
Prior art keywords
signal
refresh
self
pulse
period
Prior art date
Application number
KR1020040043663A
Other languages
English (en)
Inventor
이만중
소진호
황상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040043663A priority Critical patent/KR20050118526A/ko
Publication of KR20050118526A publication Critical patent/KR20050118526A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

테스트 모드 진입신호에 의해 통상의 셀프 리프레시 주기와 다른 주기의 셀프 리프레시 모드에 진입할 수 있는 반도체 메모리 장치 및 이 장치의 셀프 리프레시 방법이 개시되어 있다. 반도체 메모리 장치는 리프레시 진입부, 리프레시 탈출부, 리프레시 제어부, 및 선택적 펄스발생부를 포함한다. 리프레시 진입부는 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 모드로 진입하도록 하고, 리프레시 탈출부는 클럭 인에이블 신호와 테스트 모드 진입신호의 조합에 의하여 반도체 메모리 장치가 셀프 리프레시 모드에서 빠져나오도록 한다. 선택적 펄스발생부는 테스트 모드 진입신호 또는 주기 변경신호에 의하여 서로 다른 주기를 가지는 펄스중 하나를 선택하여 리프레시 제어부로 출력한다. 셀프 리프레시 방법은 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 모드로 진입하는 단계, 테스트 모드 진입신호 또는 주기 변경신호에 의하여 셀프 리프레시 모드의 주기를 변경하는 단계를 포함한다. 따라서, 멀티 스택 패키지 내의 하나의 칩에 대해 테스트를 수행하면서 다른 칩들에 대해서는 짧은 주기의 셀프 리프레시 동작을 수행할 수 있어, 멀티 스택 패키지 반도체 메모리 장치의 테스트 수행시 기존의 모노 패키지용 테스트 패턴을 이용하여 용이하게 테스트를 수행할 수 있으며, 리프레시 관련 잡음성 불량을 효과적으로 검출할 수 있다.

Description

짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE COMPRISING A SELF REFRESH MODE WITH SHORT REFRESH PERIOD}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 멀티 스택 패키지 반도체 메모리 장치의 테스트 수행시 기존의 모노 패키지용 테스트 패턴을 이용하여 용이하게 테스트를 수행하고, 리프레시 관련 잡음성 불량을 효과적으로 검출할 수 있는 반도체 메모리 장치 및 이 장치의 셀프 리프레시 방법에 관한 것이다.
디램 등과 같은 동적 반도체 메모리 장치는 시간이 지남에 따라 셀에 저장된 전하가 방전되기 때문에 일정한 시간마다 리프레시를 해주어야 한다. 반도체 메모리 장치의 리프레시에는 라스-온리-리프레시(ROR), 카스-비포-라스 리프레시(CBR), 히든 리프레시, 및 셀프 리프레시 등이 있다. 이 중 셀프 리프레시는 반도체 메모리 장치의 내부에 펄스 발생부 및 어드레스 카운터가 존재하여 외부 클럭에 상관없이 일정한 주기로 어드레스를 증가시켜가면서 리프레시 동작을 수행한다.
도 1은 종래 기술에 의한 셀프 리프레시 장치의 블록도이다. 도 1을 참조하면 셀프 리프레시 장치는 리프레시 제어부(100) 및 펄스 발생부(110)로 구성된다. 리프레시 제어부(100)는 셀프 리프레시 엔트리 신호(REF)가 활성화되면 셀프 리프레시 모드로 들어가게 하고, 펄스발생부(110)로 펄스 발생신호(PSELF)를 출력한다. 이 때 셀프 리프레시 엔트리 신호(REF)는 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 칩 선택 신호(CSB), 라이트 인에이블 신호(WEB), 및 클럭 인에이블 신호(CKE)가 모두 논리 '로우'일 때 발생한다. 펄스발생부(110)는 셀프 리프레시 주기를 결정하는 펄스신호(POSC)를 발생시켜 이를 다시 리프레시 제어부(100)로 출력하고 리프레시 제어부(100)는 이 펄스신호(POSC)를 이용하여 어드레스 카운터(미도시)를 증가시켜가면서 셀프 리프레시 동작을 수행하도록 리프레시 제어신호(CTR)를 출력한다. 또 리프레시 제어부(100)는 클럭 인에이블 신호(CKE)가 논리 '하이'로 천이할 때 셀프 리프레시 모드에서 빠져나가도록 한다. 통상의 경우 반도체 메모리 장치의 전력 절감을 위해 셀프 리프레시 주기는 비교적 길게 설정된다. 따라서 통상의 셀프 리프레시 모드의 경우 펄스신호(POSC)는 비교적 긴 주기(2us)를 가지는 펄스이다.
도 2는 멀티 스택 패키지 반도체 메모리 장치의 구성을 나타내는 블록도이다. 도 2를 참조하면, 멀티 스택 패키지 반도체 메모리 장치는 여러 개의 메모리 칩을 하나의 반도체 메모리 장치 내에 구비하여 하나의 고용량 반도체 메모리 장치로 동작하도록 한다. 그런데 이러한 멀티 스택 패키지 반도체 메모리 장치의 테스트 시에는 하나의 칩만으로 구성된 반도체 메모리 장치를 테스트하는 경우와는 달리, 테스트되는 하나의 메모리 칩 외의 다른 칩들에 대해서 데이터를 보존하기 위해 리프레시 동작을 수행할 필요가 있다. 예를 들어 2 스택 패키지 반도체 장치의 경우 아래쪽 칩을 테스트 할 때 위쪽 칩의 데이터를 보존하기 위해서 위쪽 칩에서는 리프레시 동작을 하도록 하여야 데이터의 손실을 막을 수 있다.
또한 멀티 스택 패키지 메모리 장치의 동작 시에는 멀티 스택 패키지를 구성하는 칩들이 상호간에 영향을 주게 되므로 하나의 칩으로 구성된 반도체 메모리 장치에 비하여 사용 가능한 주파수가 낮아지게 되는 등의 성능저하가 생기게 된다. 멀티 스택 패키지 메모리 장치의 경우 하나의 칩이 리드 또는 라이트 동작을 하는 동안 다른 칩들이 리프레시 동작을 수행하여야 하므로 이에 따른 리프레시 관련 잡음성 불량이 발생할 수 있다. 따라서 멀티 스택 패키지 메모리 장치의 테스트 시에는 테스트되지 않는 칩들이 짧은 주기의 리프레시 동작을 수행하도록 하면서, 테스트하려는 칩을 동작시켜볼 필요가 있다. 이는 다른 칩들이 짧은 시간간격으로 리프레시 되는 최악의 상황에서 테스트가 수행되어야 효과적으로 불량을 검출할 수 있기 때문이다.
그러나 기존의 멀티 스택 패키지 메모리 장치의 테스트 방법은 테스트 패턴 사이사이에 리프레시 커맨드를 삽입하는 방식으로 수행되었으며, 이 경우 하나의 칩으로 구성된 반도체 메모리 장치의 테스트에 이용되는 테스트 패턴을 그대로 사용할 수 없고, 테스트 패턴이 복잡하게 되는 문제가 있었다. 또한 테스트 패턴을 이루는 명령어 사이사이에 리프레시 커맨드를 삽입하여야 하였으므로 짧은 주기를 가지는 리프레시 동작을 하도록 만들기가 어려웠다.
상기 문제점을 해결하기 위한 본 발명의 목적은 모드 진입 신호에 의하여 짧은 주기의 셀프 리프레시 모드로 진입하는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 모드 진입 신호에 의하여 짧은 주기의 셀프 리프레시 모드로 진입하는 단계를 포함하는 반도체 메모리 장치의 셀프 리프레시 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 멀티 스택 패키지 반도체 장치를 구성하는 2 이상의 칩 중 리드 또는 라이트 되지 않는 1 이상의 칩이 짧은 주기의 셀프 리프레시 모드로 진입하는 단계를 포함하는 멀티 스택 패키지 반도체 장치 동작방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 반도체 메모리 장치는 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 신호를 발생시키는 리프레시 진입부, 클럭 인에이블 신호 및 테스트 모드 진입신호를 입력받아 리프레시 탈출신호를 발생시키는 리프레시 탈출부, 셀프 리프레시 신호 및 리프레시 탈출신호를 입력받아 셀프 리프레시 동작에 필요한 리프레시 제어신호 및 펄스 발생신호를 출력하는 리프레시 제어부, 및 리프레시 제어부로부터 입력된 펄스 발생신호가 활성화 되었을 경우 테스트 모드 진입신호에 따라 제1주기 펄스 도는 제2주기 펄스를 선택적으로 발생하여 리프레시 제어부로 출력하는 선택적 펄스발생부를 포함한다.
또한, 상술한 본 발명의 다른 목적을 달성하기 위한 반도체 장치의 셀프 리프레시 방법은 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 모드로 진입하는 단계 및 테스트 모드 진입신호에 의하여 셀프 리프레시 주기를 변경하는 단계를 포함한다.
또한, 상술한 본 발명의 또 다른 목적을 달성하기 위한 멀티 스택 패키지 반도체 메모리 장치 동작방법은 멀티 스택 패키지를 구성하는 2 이상의 칩 중 하나의 동작 칩이 리드 또는 라이트 동작을 수행하는 단계, 동작 칩을 제외한 1 이상의 칩이 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 모드로 진입하는 단계 및 테스트 모드 진입신호를 이용하여 셀프 리프레시 모드의 주기를 변경하는 단계를 포함한다.
이러한 반도체 메모리 장치, 반도체 메모리 장치의 셀프 리프레시 방법 및 멀티 스택 패키지 반도체 장치의 동작방법에 따르면, 멀티 스택 패키지 반도체 장치의 테스트시에 하나의 칩으로 구성된 반도체 장치에 사용되는 테스트 패턴을 거의 변경없이 사용할 수 있고, 리프레시 관련 잡음성 불량을 효과적으로 검출할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 반도체 메모리 장치의 바람직한 제1 실시예의 블록도 이다. 도 3을 참조하면, 본 발명의 제1 실시예에 의한 반도체 메모리 장치는 리프레시 진입부(310), 리프레시 탈출부(320), 리프레시 제어부(100) 및 선택적 펄스발생부(340)를 포함한다.
이하 도 3에 도시된 블록도의 각 블록들의 기능을 살펴본다.
리프레시 진입부(310)는 셀프 리프레시 엔트리 신호(REF) 및 테스트 모드 진입신호(MRS)를 입력받아 둘 중 하나가 활성화되면 리프레시 신호(ENT)를 활성화시킨다. 이 때 테스트 모드 진입신호(MRS)는 MRS신호인 것이 바람직하다. 본 실시예에서 리프레시 진입부(310)는 논리합 게이트로 구현된다. 리프레시 탈출부(320)는 클럭 인에이블 신호(CKE) 및 테스트 모드 진입신호(MRS)를 입력받아 테스트 모드 진입신호(MRS)가 비활성화되고 클럭 인에이블 신호(CKE)가 논리 '하이'로 천이되는 경우에만 셀프 리프레시 모드에서 빠져나가도록 엑시트 신호(EXIT)를 발생시킨다. 본 실시예에서 리프레시 탈출부(320)는 논리곱 게이트 및 인버터로 구현된다. 논리곱 게이트의 일 단자에는 테스트 모드 진입신호(MRS)를 반전시킨 신호가 입력된다. 논리곱 게이트의 다른 단자에는 클럭 인에이블 신호(CKE)가 입력된다. 따라서 클럭 인에이블 신호(CKE)가 논리 '하이'로 천이하여도, 테스트 모드 진입신호(MRS)신호가 활성화 상태이면 엑시트 신호(EXIT)가 논리 '하이'로 천이하지 않는다. 리프레시 제어부(100)는 도 1에 도시된 종래 기술의 리프레시 제어부와 동일하며 리프레시 신호(ENT)가 활성화되면 셀프 리프레시 모드로 들어가게 하고, 선택적 펄스발생부(340)로 펄스 발생신호(PSELF)를 출력한다. 또 리프레시 제어부(100)는 엑시트 신호(EXIT)가 논리 '하이'로 천이할 때 셀프 리프레시 모드에서 빠져나가도록 한다. 선택적 펄스발생부(340)는 테스트 모드 진입신호에 의하여 두 가지 주기의 펄스를 선택적으로 발생시킨다. 선택적 펄스발생부는 펄스발생부(110), 테스트 펄스 발생부(345), 먹스, 2개의 논리곱 게이트 및 반전기로 구성된다. 펄스발생부(110)는 도 1에 도시된 종래기술의 펄스발생부와 동일하다. 테스트 펄스발생부(345)는 펄스발생부(110)와 다른 주기의 펄스를 발생시키며 이는 당해 기술분야에서 통상의 지식을 가진 자라면 용이하게 구현할 수 있다. 또한 이 때 테스트 펄스발생부(345)가 발생시키는 펄스의 주기는 100ns정도로 펄스발생부(110)가 발생시키는 펄스의 주기에 비하여 짧은 것이 바람직하다. 두 개의 논리곱 게이트 및 인버터는 테스트 모드 진입신호가 활성화 되지 않은 경우에는 펄스발생부(110)를, 테스트 모드 진입신호가 활성화 된 경우에는 테스트 펄스발생부(345)를 동작시키도록 한다. 또한 먹스(346)는 테스트 모드 진입신호가 활성화 된 경우는 테스트 펄스발생부(345)의 출력신호가, 테스트 모드 진입신호가 활성화 되지 않은 경우는 펄스발생부(110)의 출력신호가 펄스신호(POSC)로서 리프레시 제어부(100)로 출력되도록 한다. 리프레시 제어부(100)는 이 펄스신호(POSC)를 이용하여 어드레스 카운터(미도시)를 증가시켜가면서 셀프 리프레시 동작을 수행하도록 리프레시 제어신호(CTR)를 출력한다.
결국 도 3에 도시된 본 발명의 제1 실시예에 의한 반도체 메모리 장치는 리프레시 엔트리 신호(REF)외의 테스트 모드 진입신호(MRS)에 의해 짧은 주기의 셀프 리프레시 모드로 진입할 수 있다.
도 4는 본 발명에 따른 반도체 메모리 장치의 바람직한 제2 실시예의 블록도이다. 도 4를 참조하면, 본 발명의 제2 실시예에 의한 반도체 메모리 장치는 리프레시 진입부(310), 리프레시 탈출부(320), 리프레시 제어부(100) 및 선택적 펄스발생부(340)를 포함한다. 도 4에 도시된 모든 블록의 구성 및 기능은 도 3에 도시된 것과 같으며 단지 선택적 펄스발생부(340)가 테스트 모드 진입신호(MRS)를 입력받는 것이 아니라 주기 변경신호(MRS2)를 입력받는다. 따라서 주기 변경신호(MRS2)에 의해서 펄스발생부(110) 또는 테스트 펄스발생부(345)의 출력신호가 펄스신호(POSC)로서 리프레시 제어부(100)로 출력된다. 이 경우에 테스트 모드 진입신호(MRS) 및 주기 변경신호(MRS2)는 각각 MRS신호인 것이 바람직하다.
결국 도 4에 도시된 본 발명의 제2 실시예에 의한 반도체 메모리 장치는 리프레시 엔트리 신호(REF)외의 테스트 모드 진입신호(MRS)에 의해 셀프 리프레시 모드로 진입할 수 있고, 주기 변경신호(MRS2)에 의해 셀프 리프레시 주기를 짧게 변경할 수 있다. 실시예에 따라서는 주기 변경신호(MRS2)중 일부 비트가 설정하고자 하는 주기 데이터를 포함하여 원하는 주기의 테스트 펄스를 발생시키는 방법으로 구현하는 것도 가능할 것이다.
도 5a는 종래 기술에 따른 반도체 메모리 장치를 이용한 멀티 스택 패키지 반도체 메모리 장치의 테스트 타이밍도이다. 도 5a를 참조하면 종래 기술에 따른 반도체 메모리 장치를 이용한 멀티 스택 패키지 반도체 메모리 장치의 테스트시에는 테스트되지 않는 다른 칩들의 데이터를 보존하기 위해 테스트 패턴을 이루는 리드/라이트 명령(RD/WR) 사이사이에 카스-비포-라스 리프레시(CBR) 커맨드가 삽입되는 것을 알 수 있다.
도 5b는 본 발명에 따른 반도체 메모리 장치를 이용한 멀티 스택 패키지 반도체 메모리 장치의 테스트 타이밍도이다. 도 5b를 참조하면 본 발명에 따른 반도체 메모리 장치를 이용한 멀티 스택 패키지 반도체 메모리 장치의 테스트시에는 테스트되지 않는 다른 칩들의 데이터를 보존하기 위해 테스트 패턴을 이루는 리드/라이트 명령(RD/WR) 사이사이에 카스-비포-라스 리프레시(CBR) 커맨드를 삽입할 필요가 없다. MRS모드를 이용하여 테스트 모드 진입신호를 발생시켜서 테스트되지 않는 칩들을 짧은 주기의 셀프 리프레시 모드로 진입하도록 함으로서 기존의 테스트 패턴을 거의 수정하지 않고 멀티 스택 패키지 반도체 메모리 장치의 테스트에 사용할 수 있는 것이다.
도 3 및 도 4에 도시된 실시예에서 셀프 리프레시 주기의 변경은 두 개의 펄스 중 하나를 선택하는 방법에 의하였으나, 본 발명의 셀프 리프레시 주기 변경 방법은 실시예에 제한된 방법에 한하지 아니한다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 반도체 메모리 장치, 반도체 메모리 장치의 셀프 리프레시 방법 및 멀티 스택 패키지 반도체 메모리 장치 동작방법은 테스트 모드 진입신호에 의하여 짧은 주기의 셀프 리프레시 모드로 진입할 수 있다. 따라서, 본 발명에 따른 반도체 메모리 장치, 반도체 메모리 장치의 셀프 리프레시 방법 및 멀티 스택 패키지 반도체 메모리 장치 동작방법에 따르면, 멀티 스택 패키지 반도체 메모리 장치의 테스트시에 기존의 테스트 패턴을 거의 변경없이 그대로 사용할 수 있고, 짧은 주기를 가지는 셀프 리프레시 모드에서 칩들이 동작함으로서 리프레시 관련 잡음성 불량을 효과적으로 검출할 수 있다.
도 1은 종래 기술에 따른 셀프 리프레시 장치의 블록도.
도 2는 멀티 스택 패키지 반도체 메모리 장치의 구성을 나타내는 블록도.
도 3은 본 발명에 따른 반도체 메모리 장치의 바람직한 제1 실시예의 블록도.
도 4는 본 발명에 따른 반도체 메모리 장치의 바람직한 제2 실시예의 블록도.
도 5a는 종래 기술에 따른 반도체 메모리 장치를 이용한 멀티 스택 패키지 반도체 메모리 장치의 테스트 타이밍도.
도 5b는 본 발명에 따른 반도체 메모리 장치를 이용한 멀티 스택 패키지 반도체 메모리 장치의 테스트 타이밍도.
*도면의 주요부분에 대한 부호의 설명*
100 : 리프레시 제어부
110 : 펄스 발생부
310 : 리프레시 진입부
320 : 리프레시 탈출부
340 : 선택적 펄스발생부

Claims (17)

  1. 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 모드로 진입하는 단계; 및
    상기 셀프 리프레시 모드의 셀프 리프레시 주기를 결정하는 펄스신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레시 방법.
  2. 제 1 항에 있어서, 상기 반도체 메모리 장치의 셀프 리프레시 방법은
    상기 테스트 모드 진입신호에 의하여 상기 펄스신호의 주기를 변경하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레시 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 테스트 모드 진입신호는 MRS신호인 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레시 방법.
  4. 제 2 항에 있어서, 상기 펄스신호의 주기를 변경하는 단계는 상기 테스트 모드 진입신호에 의하여 제1 주기 펄스신호 및 제2 주기 펄스신호 중 하나를 펄스신호로 선택하는 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레시 방법.
  5. 리프레시 엔트리 신호에 의하여 셀프 리프레시 모드로 진입하는 단계; 및
    주기 변경신호에 의하여 상기 셀프 리프레시 모드의 주기를 변경하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레시 방법.
  6. 제 5 항에 있어서, 상기 주기 변경신호는 MRS신호인 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레시 방법.
  7. 제 5 항에 있어서, 상기 펄스신호의 주기를 변경하는 단계는 상기 주기 변경신호에 의하여 제1 주기 펄스신호 및 제2 주기 펄스신호 중 하나를 펄스신호로 선택하는 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레시 방법.
  8. 멀티 스택 패키지를 구성하는 2 이상의 칩 중 하나의 동작 칩에 대하여 리드 또는 라이트 명령을 수행하는 단계;
    상기 2개 이상의 칩 중에서 동작 칩을 제외한 1 이상의 칩이 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 모드로 진입하는 단계를 포함하는 것을 특징으로 하는 멀티 스택 패키지 반도체 메모리 장치 동작방법.
  9. 제 8 항에 있어서 상기 멀티 스택 패키지 반도체 메모리 장치 동작방법은
    상기 1 이상의 칩에 대하여 상기 테스트 모드 진입신호를 이용하여 상기 셀프 리프레시 모드의 주기를 변경하는 단계를 더 포함하는 것을 특징으로 하는 멀티 스택 패키지 반도체 메모리 장치 동작방법.
  10. 제 8 항 또는 제 9 항에 있어서 상기 테스트 모드 진입신호는 MRS신호인 것을 특징으로 하는 멀티 스택 패키지 반도체 메모리 장치 동작방법.
  11. 멀티 스택 패키지를 구성하는 2 이상의 칩 중 하나의 동작 칩에 대하여 리드 또는 라이트 명령을 수행하는 단계;
    상기 2개 이상의 칩 중에서 동작 칩을 제외한 1 이상의 칩이 셀프 리프레시 엔트리 신호에 의하여 셀프 리프레시 모드로 진입하는 단계; 및
    주기 변경신호에 의하여 상기 셀프 리프레시 모드의 주기를 변경하는 단계를 포함하는 것을 특징으로 하는 멀티 스택 패키지 반도체 메모리 장치 동작방법.
  12. 제 11 항에 있어서 상기 주기 변경신호는 MRS신호인 것을 특징으로 하는 반도체 메모리 장치 동작방법.
  13. 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호를 입력받아 셀프 리프레시 신호를 발생키는 리프레시 진입부;
    클럭 인에이블 신호 및 상기 테스트 모드 진입신호를 입력받아 리프레시 탈출신호를 발생시키는 리프레시 탈출부;
    펄스 발생신호에 의하여 펄스를 발생시켜 리프레시 제어부로 출력하는 펄스발생부; 및
    상기 셀프 리프레시 신호, 상기 리프레시 탈출신호 및 상기 펄스 발생부에서 출력되는 펄스를 입력받아 셀프 리프레시 동작에 필요한 리프레시 제어신호 및 상기 펄스 발생신호를 출력하는 리프레시 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 셀프 리프레시 엔트리 신호 또는 테스트 모드 진입신호에 의하여 셀프 리프레시 신호를 발생키는 리프레시 진입부;
    클럭 인에이블 신호 및 상기 테스트 모드 진입신호를 입력받아 리프레시 탈출신호를 발생시키는 리프레시 탈출부;
    펄스 발생신호가 활성화되었을 경우 상기 테스트 모드 진입신호에 따라 제1주기 펄스 또는 제2주기 펄스중 하나를 선택하여 리프레시 제어부로 출력하는 선택적 펄스발생부; 및
    상기 셀프 리프레시 신호, 상기 리프레시 탈출신호 및 상기 선택적 펄스발생부에서 출력되는 펄스를 입력받아 셀프 리프레시 동작에 필요한 리프레시 제어신호 및 상기 펄스 발생신호를 출력하는 리프레시 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 13 항 또는 제 14 항에 있어서 상기 테스트 모드 진입신호는 MRS신호인 것을 특징으로 하는 반도체 메모리 장치.
  16. 펄스 발생신호가 활성화되었을 경우 주기 변경신호에 따라 제1주기 펄스 또는 제2주기 펄스중 하나를 선택하여 리프레시 제어부로 출력하는 선택적 펄스발생부; 및
    셀프 리프레시 엔트리 신호, 클럭 인에이블 신호 및 상기 선택적 펄스발생부가 발생하는 펄스를 입력받아 셀프 리프레시 동작에 필요한 리프레시 제어신호 및 상기 펄스 발생신호를 출력하는 리프레시 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 16 항에 있어서 상기 주기 변경신호는 MRS신호인 것을 특징으로 하는 반도체 메모리 장치.
KR1020040043663A 2004-06-14 2004-06-14 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치 KR20050118526A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040043663A KR20050118526A (ko) 2004-06-14 2004-06-14 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043663A KR20050118526A (ko) 2004-06-14 2004-06-14 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치

Publications (1)

Publication Number Publication Date
KR20050118526A true KR20050118526A (ko) 2005-12-19

Family

ID=37291545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043663A KR20050118526A (ko) 2004-06-14 2004-06-14 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR20050118526A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
KR100857444B1 (ko) * 2007-04-12 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 회로
KR101053512B1 (ko) * 2008-12-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 회로
US9230610B2 (en) 2013-12-09 2016-01-05 Samsung Electronics Co., Ltd. Semiconductor memory device for use in multi-chip package
CN106373601A (zh) * 2016-10-19 2017-02-01 成都益睿信科技有限公司 一种自刷新的脉冲发生器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
US7710809B2 (en) 2006-04-14 2010-05-04 Hynix Semiconductor Inc. Self refresh operation of semiconductor memory device
US8000164B2 (en) 2006-04-14 2011-08-16 Hynix Semiconductor Inc. Self refresh operation of semiconductor memory device
US8000163B2 (en) 2006-04-14 2011-08-16 Hynix Semiconductor Inc. Self refresh operation of semiconductor memory device
KR100857444B1 (ko) * 2007-04-12 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 회로
KR101053512B1 (ko) * 2008-12-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 회로
US9230610B2 (en) 2013-12-09 2016-01-05 Samsung Electronics Co., Ltd. Semiconductor memory device for use in multi-chip package
CN106373601A (zh) * 2016-10-19 2017-02-01 成都益睿信科技有限公司 一种自刷新的脉冲发生器
CN106373601B (zh) * 2016-10-19 2019-02-19 成都益睿信科技有限公司 一种自刷新的脉冲发生器

Similar Documents

Publication Publication Date Title
KR0152914B1 (ko) 반도체 메모리장치
US7187609B2 (en) Self refresh circuit of PSRAM for real access time measurement and operating method for the same
US7017090B2 (en) Semiconductor module including semiconductor memory device shiftable to test mode as well as semiconductor memory device used therein
US6327198B1 (en) Semiconductor memory device having a test mode setting circuit
KR20110106108A (ko) 반도체 장치 및 그 테스트 방법
US6034904A (en) Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode
KR20120046333A (ko) 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법
US7898899B2 (en) Semiconductor integrated circuit and system
US6563760B2 (en) Circuit and method for generating internal command signals in a semiconductor memory device
KR100936418B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 시험 방법
KR100474421B1 (ko) 반도체 기억 장치 및 그 테스트 방법과 테스트 회로
US5790468A (en) Refresh counter for synchronous dynamic random access memory and method of testing the same
KR100214466B1 (ko) 반도체 메모리의 셀프 번인회로
US5293341A (en) Semiconductor memory having a test function
KR20050118526A (ko) 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치
JP3244033B2 (ja) 同期型半導体記憶装置
KR100191023B1 (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어 할 수 있는 다이나믹형 반도체 기억장치
US6651022B2 (en) Semiconductor device capable of test mode operation
KR100712492B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
US7075854B2 (en) Semiconductor memory device, write control circuit and write control method for the same
US6288957B1 (en) Semiconductor memory device having test mode and method for testing semiconductor therewith
JP3404488B2 (ja) 半導体記憶装置とその試験方法
KR20070041956A (ko) 반도체 메모리 장치
KR100397901B1 (ko) 반도체 기억 장치
KR102524199B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination