KR20040008185A - 데이터 저장장치를 테스트하기 위한 테스트 방법 - Google Patents

데이터 저장장치를 테스트하기 위한 테스트 방법 Download PDF

Info

Publication number
KR20040008185A
KR20040008185A KR10-2003-7015152A KR20037015152A KR20040008185A KR 20040008185 A KR20040008185 A KR 20040008185A KR 20037015152 A KR20037015152 A KR 20037015152A KR 20040008185 A KR20040008185 A KR 20040008185A
Authority
KR
South Korea
Prior art keywords
data
test
test data
booth
storage device
Prior art date
Application number
KR10-2003-7015152A
Other languages
English (en)
Other versions
KR100578293B1 (ko
Inventor
알렉산더 베네딕스
레인하드 듀레거
로버트 헤르만
울프강 러프
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20040008185A publication Critical patent/KR20040008185A/ko
Application granted granted Critical
Publication of KR100578293B1 publication Critical patent/KR100578293B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

집적된 데이터 압축회로(16)를 갖는 데이터 저장장치를 테스트 하기위한 방법이 개시되는데, 여기에서 데이터 저장장치(1)는 다수의 어드레스 가능한 메모리 셀들을 갖는 메모리 셀 어레이(10)를 구비하며, 데이터 저장장치(1)에서 내부 데이터 부스(12)를 거쳐서 메모리 셀로 데이터를 판독 및 기록하기 위한 판독/기록 증폭기들(12)을 구비하고, 판독되는 테스트 데이터 시퀀스에서 적어도 하나의 데이터 에러가 발생하는지의 여부를 나타내는 개별적인 인디케이터 데이터 아이템을 생성하기 위하여, 메모리 셀 어레이(10)로부터 연속적으로 판독되는 테스트 데이터 시퀀스들을 저장된 참조 테스트 데이터 시퀀스를 기초로 압축하기 위한 테스트 데이터 압축회로(16)를 구비한다.

Description

데이터 저장장치를 테스트하기 위한 테스트 방법{Test method for testing a data store}
도 1은 종래 기술에 따른 테스트 장치를 나타낸 도면이다.
시험될 DUT(Device Under Test;시험대상 장치)가 될 회로는 제어 부스, 데이터 부스 및 어드레스 부스를 거쳐서 외부 테스트 유니트와 접속된다. 외부 테스트 유니트는, 데이터 부스에 있는 데이터 부스 라인들을 거쳐서 DUT가 될 메모리로 인가되는 테스트 데이터를 생성하기 위해서 테스트 데이터 발생기를 사용한다. 어드레스 부스는 시험될 메모리 내에서 시험되는 메모리 셀들을 어드레스하도록 사용된다. 이러한 경우에 있어서, 테스트 데이터는 데이터 부스를 거쳐서 어드레스 메모리 셀들에 기록된후 다시 판독된다. 외부 테스트 유니트는 기록된 테스트 데이터를판독된 데이터와 비교하여 불일치 또는 데이터 에러들을 근거로 하여 메모리 내의 어드레스된 메모리 셀들이 제 기능을 수행하는지 여부를 판단한다.
도 2는 도 1에 도시된 종래 기술에 따른 테스트 장치의 플로우 다이어그램이다.
테스트 유니트는 데이터 라인을 통해서 데스트 데이터를 높은 클럭 주파수로 송신하며, 데이터 저장장치로부터 이것을 다시 판독한다. 데이터 부스에 있는 각각의 데이터 라인 상에서, 테스트 유니트는 테스트 데이터 시퀀스를 수용하는데, 이때 테스트 데이터 시퀀스는 도 2에 도시된 예에서 4개의 테스트 데이터로 이루어진다. 그러한 테스트 데이터 시퀀스는 데이터 버스트(data burst)로서 또한 언급된다. 테스트 유니트는 내부 스트로브(strobe) 신호를 생성하는데, 각각의 스트로브 신호는 테스트 유니트 내에서 수신된 테스트 데이터 아이템이 저장된 참조 데이터 아이템과 비교된 값을 포함하며, 그리하여 데이터 불일치가 확인될 수 있다. 이러한 데이터의 불균일은 데이터 저장장치 내에서 어드레스된 메모리 셀이 불완전하게된 상태를 나타낸다. 근래의 데이터 저장장치는 항상 높은 작동 클럭 주파수로 동작하는데, 이것은 테스트 데이터가 메모리 셀에 기록된후 다시 판독되는 데이터 전송율이 더욱 커진다는 것을 의미한다.
이러한 이유로 하여, 테스트 데이터가 판독되고 평가되는 외부 테스트 유니트의 작동 클럭 주파수는 증가될 필요가 있다. 도 2에 도시된 예에서, 스트로브 신호의 클럭 주파수는 판독되는 테스트 데이터의 데이터 전송율에 대응한다. 테스트될 반도체 메모리의 데이터 전송율이 증가함에 따라서, 테스트 유니트는 도 1에 도시된 바와 같은 테스트 장치에 적합하게 구성되는 것이 필수적이다.
높은 데이터 전송율로 동작하는 근래의 데이터 저장장치를 발전시키기 위한 보다 짧아진 개발주기로 인하여, 많은 경우에 있어서 지금까지 사용된 테스트 유니트는 근래에 개발된 데이터 저장장치를 테스트하는데 더이상 사용될 수 없다. 시험될 데이터 저장장치에 대한 매우 높은 데이터 전송율로 인해, 상대적으로 복합한 회로를 가지며 그로 인하여 고가인 테스트 유니트가 요구된다.
본 발명은 데이터 저장장치를 테스트 하기 위한 테스트 방법, 및 매우 높은 작동 클럭 주파수에서 동작하는 빠른 반도체 메모리, 특히 DRAM 저장소 및 SRAM 저장소를 저렴하게 테스트하기 위한 집적된 테스트 데이터 압축회로를 갖는 데이터 저장장치에 관한 것이다.
도 1은 종래 기술에 따른 테스트 장치를 나타낸 도면;
도 2는 본 발명을 강조하는 종래 기술의 문제점을 설명하기 위한 플로우 다이어그램;
도 3은 본 발명의 바람직한 실시 예에 따른 데이터 저장장치의 블록 다이어그램;
도 4는 다수의 테스트 데이터 압축 회로 모듈을 갖는 본 발명의 바람직한 실시 예에 따른 테이타 저장장치에 포함된 테스트 데이터 압축회로의 블록 다이어그램;
도 5는 도 4에 도시된 테스트 데이터 압축회로 내에 있는 테스트 데이터 압축회로 모듈의 블록 다이어그램; 그리고
도 6은 본 발명에 따른 테스트 방법이 수행되는 경우에 테스트 신호들에 대한 플로우 다이어그램이다..
그러므로, 본 발명의 목적은 데이터 저장장치를 테스트 하기 위한 테스트 방법, 및 매우 높은 동작 클럭 주파수를 갖는 데이터 저장장치가 낮은 클럭 주파수로 동작하는 종래의 테스트 유니트를 이용하여 테스트될 수 있도록 하는 데이터 저장장치를 제공하는데 있다.
본 발명은 특허청구범위 제 1 항에 기재된 특징을 갖는 테스트 방법 및 특허청구범위 제 8 항에 기재된 특징을 갖는 데이터 저장장치에 의해서 이러한 목적을 달성한다.
본 발명은 데이터 저장장치를 테스트하기 위한 테스트 방법을 제공하는데, 본 발명에 따른 테스트 방법에서는, 적어도 하나의 데이터 에러가 테스트 데이터 시퀀스에서 발생되는지의 여부를 나타내는 압축된 인디케이터 데이터 아이템을 생성하기 위해서, 데이터 저장장치로부터 연속적으로 판독되는 테스트 데이터 시퀀스에서의 다수의 테스트 데이터가 참조 테스트 데이터와 비교된다.
이러한 경우에 있어서, 테스트 데이터 시퀀스는 미리정해진 수의 테스트 데이터 비트들(bits)로 이루어진다.
테스트 데이터 시퀀스는 외부 테스트 유니트에 있는 테스트 데이터 발생기에서 생성되고, 데이터 부스에서 데이터 라인을 거쳐 데이터 저장장치에 있는 메모리셀 어레이에 기록된다. 이어서, 기록된 테스트 데이터 시퀀스는 데이터 부스에서 데이터 라인을 거쳐서 메모리 셀 어레이로부터 다시 판독되며, 인디케이터 데이터 아이템을 형성하도록 압축 요소를 기초로 데이터 저장장치에 집적된 압축 회로에 의해서 압축된다. 인디케이터 데이터 아이템은 데이터 평가를 목적으로 인디케이터 데이터 부스에서 연관된 인디케이터 라인을 거쳐서 데이터 저장장치로부터 외부 테스트 유니트로 전송된다.
압축 요소는 테스트 데이터 시퀀스에서 테스트 데이터 비트의 수와 같아진다.
테스트 데이터는 제 1 데이터 전송율로 외부 테스트 유니트에 의해서 메모리 셀로 기록되며, 인디케이터 데이터는 제 2 데이터 전송율로 데이터 저장장치로부터 외부 테스트 유니트로 전송된다. 이때, 제 1 데이터 전송율 대 제 2 데이터 전송율의 비는 압축 요소에 대응한다.
본 발명의 바람직한 일 실시 예에 따른 테스트 방법에 있어서, 압축 회로에서 테스트 데이터 레지스터에 연속적으로 판독 및 기록되는 테스트 데이터 시퀀스에서의 테스트 데이터는, 인디케이터 데이터 아이템을 생성하기 위해서 논리 비교회로에 의해서, 압축 회로에서 참조 레지스터에 기록된 참조 데이터와 비트 대 비트로 비교된다.
이러한 경우에 있어서, 참조 데이터는 초기 작동 모드에서 외부 테스트 유니트에 의해서 압축 회로에 있는 참조 데이터 레지스터에 기록된다.
본 발명은 집적된 테스트 데이터 압축회로를 갖는 데이터 저장장치를 제공하는데, 이때 본 발명에 따른 데이터 저장장치는,
다수의 어드레스 가능한 메모리 셀들을 갖는 메모리 셀 어레이;
데이터 저장장치에서 내부 데이터 부스를 거쳐서 메모리 셀들로 데이터를 판독 및 기록하기 위한 판독/기록 증폭기들; 및
다수의 테스트 데이터 시퀀스를 압축시키는 테스트 데이터 압축 회로로서, 상기 데이터 시퀀스는 테스트 작동 모드로 내부 데이터 부스에서 데이터 라인을 거쳐서 메모리 셀 어레이로부터 연속적으로 각각 판독되며, 판독된 테스트 데이터 시퀀스에서 적어도 하나의 데이터 에러가 발생하는지의 여부를 나타내는 각각의 인디케이터 데이터 아이템을 생성하기 위해서, 저장된 참조 테스트 데이터 시퀀스들을 갖는 테스트 데이터 압축회로를 포함한다.
이러한 경우에 있어서, 테스트 데이터 압축회로에 의해서 생성된 인디케이터 데이터는 그이상의 데이터 평가를 목적으로 인디케이터 데이터 부스에서 인디케이터 데이터 라인을 거쳐서 데이터 저장장치로부터 외부 테스트 유니트로 각각 전송된다.
본 발명에 따른 데이터 저장장치는 제어 가능한 스위칭 유니트를 포함하는데, 이 유니트는 외부 테스트 유니트와의 데이터 교환을 위한 외부 데이터 부스, 메모리 셀 어레이와의 데이터 교환을 위한 내부 데이터 부스, 그리고 데이터 압축 회로 사이에 접속된다.
제어 가능한 스위칭 유니트는 정상적인 작동 모드 및 테스트 작동 모드 사이에서 제어 라인들을 거쳐서 외부 테스트 유니트에 의해 변화될 수 있으며, 내부 데이터 부스에서 데이터 라인을 거쳐서 판독되는 테스트 데이터 시퀀스에서의 테스트 데이터는, 테스트 작동 모드하에서 스위칭 유니트에 의해 내부 테스트 데이터 부스에서 데이터 라인을 거쳐 테스트 데이터 압축회로에 있는 테스트 데이터 레지스터에 연속적으로 기록된다.
외부 데이터 부스, 내부 데이터 부스, 테스트 데이터 부스 및 인디케이터 데이터 부스는 동일한 부스 폭을 갖는다.
본 발명에 따른 데이터 저장장치의 바람직한 일 실시 예에 있어서, 테스트 데이터 압축회로는 다수의 테스트 데이터 압축회로 모듈을 포함하며, 다수의 테스트 데이터 압축회로 모듈은,
테스트 데이터 부스에서 데이터 라인을 거쳐서 메모리 셀 어레이로부터 판독되는 테스트 데이터 시퀀스를 저장하기 위한 테스트 데이터 레지스터,
참조 테스트 데이터 시퀀스를 저장하기 위한 참조 데이터 레지스터, 및
인디케이터 데이터 아이템을 생성하기 위하여, 저장된 테스트 데이터 시퀀스와 저장된 참조 테스트 데이터 시퀀스를 비교하는 논리 비교회로를 각각 구비한다.
상기 논리 비교회로는 XOR 논리회로이다.
본 발명에 따른 테스트 방법 및 데이터 저장장치의 바람직한 실시 예가 하기에서 설명되며, 특히 첨부 도면들을 참조하여 본 발명의 기초가 되는 특징들이 설명될 것이다.
도 3은 어드레스 부스(2), 외부 데이터 부스(3) 및 인디케이터 데이터 부스(4)를 거쳐서 외부 테스트 유니트(5)에 연결되는 본 발명에 따른 데이터 저장장치(1)의 블록 다이어그램이다. 어드레스 부스(2)는 메모리 셀 어레이(10) 내에서 메모리 셀들을 활성화시키기 위하여 인가 어드레스들을 디코드하고 라인들(8,9)을 사용하는 칼럼 어드레스 디코더(column address decoder)(6) 및 로우 어드레스 디코더(row address decoder)(7)에 접속된다. 메모리 셀 어레이(10)는 판독/기록 증폭기(11)를 거쳐서 데이터 저장장치(1) 내의 내부 데이터 부스(12)에 연결된다. 외부 데이터 부스(3)와 내부 데이터 부스(12) 사이에는 제어 라인(14)을 거쳐서 외부 테스트 유니트(5)에 의해서 활성화 될 수 있는 제어 가능한 스위칭 유니트(13)가 제공된다. 스위칭 유니트(13)는 내부 테스트 데이터 부스(15)를 거쳐서 스위칭 유니트(13)에 연결되는 테스트 데이터 압축회로(16)를 구비한다.
도 4는 테스트 데이터 압축회로(16)의 블록 다이어그램이다. 테스트 데이터 압축회로(16)는 데이터 라인(15-i)를 거쳐서 스위칭 유니트(13)에 접속된다. 스위칭 유니트(13)와 집적된 테스트 데이터 압축회로(16) 사이에서 테스트 데이터 부스(15)의 데이터 부스 폭은 외부 데이터 부스(3) 및 내부 데이터 부스(12)의 데이터 부스 폭에 대응한다. 테스트 데이터 압축회로는 D 테스트 데이터 압축회로 모듈(17-i)을 포함하는데, 이들 모듈은 그이상의 데이터 평가를 목적으로 인디케이터 데이터 라인(4-1)을 거쳐서 외부 테스트 유니트(5)로 보내지는 인디케이터 데이터 아이템을 각각 생성한다.
도 5는 테스트 데이터 압축회로 모듈(17)의 회로 설계를 상세하게 나타낸 것이다. 테스트 데이터 압축회로 모듈(17)은, 메모리 셀 어레이(10)로부터 판독되는 다수의 테스트 데이터 비트들을 포함하는 테스트 데이터 시퀀스를, 내부 테스트 데이터 부스(15)에 있는 데이터 라인을 거쳐서 수신한다. 수신된 테스트 데이터 시퀀스는 제어 가능한 내부 스위치(18) 및 데이터 라인(19)을 거쳐서 클럭된 테스트 데이터 레지스터(20)에 기록된다. 테스트 데이터 레지스터는 테스트 데이터 시퀀스의 각각의 테스트 데이터 비트에 대한 저장 위치(21)를 포함한다. 저장 위치들(21)의 수(M)는 테스트 데이터 시퀀스나 테스트 데이터 버스트 내에서 테스트 데이터 비트들의 수에 대응한다.
각각의 테스트 데이터 회로 모듈(17-i)은 참조 테스트 데이터를 기록하기 위한 클럭된 참조 데이터 레지스터(22)를 포함한다. 참조 데이터 레지스터(22)는 제어 라인(24)을 통해서 외부 테스트 유니트(5)에 의해 작동되는 제어 가능한 변환 스위치(18)에 라인(23)을 거쳐서 연결된다. 클럭된 참조 데이터 레지스터(22)는 참조 데이터 비트들에 대한 다수의 기록 위치들(25)을 포함한다. 참조 데이터 레지스터(22)는 초기화 과정 동안에 외부 테스트 유니트(5)에 의해서 참조 데이터 레지스터(22)에 기록되는 M 참조 데이터 비트들을 기록한다. 데이터 압축회로 모듈(17) 내에서 데이터 압축 회로(29)에 있는 XOR 게이트들(28)에 입력하기 위해서, 테스트 데이터 레지스터(20) 내의 저장 위치들(21)은 라인들(26)을 거쳐서 연결되며, 테스트 데이터 레지스터(22) 내의 저장 위치들(25)은 라인들(27)을 거쳐서 연결된다.
XOR 게이트들(28)은 라인들(30)을 거쳐서 XOR 회로(31)에 연결되는데, 이때 XOR 회로(31)는 인디케이터 데이터 부스(4)에서 인디케이터 라인(4-i)을 거쳐서 인디케이터 데이터 아이템을 외부 테스트 유니트(5)에 전송 출력한다. 데이터 비교회로(29)는, 참조 데이터 레지스터(22)에 포함된 정상적인 데이터 또는 참조 데이터와, 메모리 셀 어레이(10)로부터 판독되는 테스트 데이터 시퀀스에서의 테스트 데이터 사이의 비트 대 비트 데이터 비교를 수행한다. 만일, 메모리 셀이 오류가 있는 상태로 제조되면, 테스트 데이터 레지스터(20)에 기록된 테스트 데이터 시퀀스에서 테스트 데이터 비트가, 참조 데이터 레지스터(22)에 기록된 참조 데이터 비트와는 달라지며, 데이터 비교회로(29)의 출력은 적어도 하나의 데이터 에러가 버퍼-저장된 테스트 데이터 시퀀스에서 발생하는 사실을 나타내는 인디케이터 데이터 아이템을 발생시킨다.
도 6에는 도 3에 도시된 데이터 저장장치(1)를 테스트하기 위한 테스트 방법과 관련하여 테스트 수행중의 타이밍 다이어그램이다. 데이터 저장장치(1) 내의 메모리 셀 어레이(10)로부터, 도 6에 도시된 예에서 4개의 테스트 데이터 비트들을 포함하는 테스트 데이트 시퀀스가 판독되고, 내부 데이터 부스(12)의 데이터 라인 및 내부 테스트 데이터 부스(15)의 데이터 라인을 거쳐서 테스트 데이터 압축 회로 모듈(17)로 연속적으로 인가되며, 테스트 데이터 압축 회로 모듈(17)의 테스트 데이터 레지스터(20)에 연속적으로 기록된다. 데이터 비교 회로(29)는 데이터 평가를 목적으로 인디케이터 데이터 부스(4)의 인디케이터 데이터 라인을 거쳐서 외부 테스트 유니트로 보내지는 인디케이터 데이터 아이템 또는 허가/실패(pass/fail) 신호를 발생시킨다. 인디케이터 데이터 아이템은 스트로브 신호를 사용하여 외부 테스트 유니트(5)에 의해서 평가된다.
도 2 및 6의 비교를 통해서 명백하게 알 수 있는 바와 같이, 외부 테스트 유니트(5)는 본 발명에 따른 방법을 수행하는 동안에 종래의 테스트 장치의 경우에서보다 데이터 압축요소(K)에 의해서 낮아진 클럭 주파수로 작동할 수 있다. 압축 회로(16) 내에서 각각의 테스트 데이터 압축 회로 모듈(17)은 테스트 데이터 시퀀스 내에서 다수의 테스트 데이터 비트들에 대응하는 테스트 데이터 비교 요소(K)로 테스트 데이터 압축을 수행한다. 도 6에 도시된 실시 예에 있어서, 테스트 데이터 시퀀스 또는 테스트 데이터 버스트는 인디케이터 데이터 아이템을 형성하도록 테스트 데이터 압축회로 모듈(17)에 의해 압축되는 4개의 데이터 비트들이다 즉, 테스트 데이터 압축요소(K)는 도 6에 도시된 실시 예에서 4개이다.
본 발명에 따른 방법은 테스트 데이터 압축 요소(K)와 연관시켜서 테스트 시간을 줄일 수 있고 테스트 데이터 압축요소(K)와 연관시켜서 외부 테스트 유니트에서 데이터 입력 및 데이터 출력을 위해 요구되는 최대 작동 주파수를 줄이도록 사용될 수 있다. 이것은 매우 높은 작동 클럭 주파수에서 작동하는 데이터 저장장치를 테스트하기 위해서 덜 복잡한 회로를 갖는 현존 테스트 유니트들의 사용이 가능함을 의미한다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 데이터 저장장치를 테스트하기 위한 테스트 방법으로서,
    적어도 하나의 데이터 에러가 테스트 데이터 시퀀스에서 발생되는지의 여부를 나타내는 압축된 인디케이터 데이터 아이템을 생성하기 위해서, 상기 데이터 저장장치(1)로부터 연속적으로 판독되는 테스트 데이터 시퀀스에서의 다수의 테스트 데이터가 참조 테스트 데이터와 비교되는 것을 특징으로 하는 테스트 방법.
  2. 제 1 항에 있어서, 상기 테스트 데이터 시퀀스는 미리정해진 수(M)의 테스트 데이터 비트들로 이루어진 것을 특징으로 하는 테스트 방법.
  3. 상기 항들중 어느 한 항에 있어서, 상기 테스트 데이터 시퀀스는, 외부 테스트 유니트(5)에 있는 테스트 데이터 발생기에서 생성되고 데이터 부스(3,12)에서 데이터 라인을 거쳐 상기 데이터 저장장치(1)의 메모리 셀 어레이(10)에 기록되며, 기록된 테스트 데이터 시퀀스는 상기 데이터 부스(12)에서 데이터 라인을 거쳐서 상기 데이터 저장장치(1)의 상기 메모리 셀 어레이(10)로부터 다시 판독되며, 인디케이터 데이터 아이템을 형성하도록 압축 요소(K)를 기초로 상기 데이터 저장장치(1)에 집적된 테스트 데이터 압축 회로(16)에 의해서 압축되고, 인디케이터 데이터 아이템은 데이터 평가를 목적으로 인디케이터 데이터 부스(4)에서 인디케이터 라인을 거쳐서 상기 데이터 저장장치(1)로부터 상기 외부 테스트 유니트(5)로 전송되는 것을 특징으로 하는 테스트 방법.
  4. 상기 항들중 어느 한 항에 있어서, 상기 압축 요소(K)는 테스트 데이터 시퀀스에서의 테스트 데이터 비트들의 수(M)와 같은 것을 특징으로 하는 테스트 방법.
  5. 상기 항들중 어느 한 항에 있어서, 테스트 데이터는 제 1 데이터 전송율로 상기 데이터 부스(3,12)를 거쳐서 상기 외부 테스트 유니트(5)에 의해 상기 데이터 저장장치(1)의 상기 메모리 셀 어레이(10)에 기록되며, 인디케이터 데이터는 제 2 데이터 전송율로 상기 데이터 저장장치(1)의 상기 데이터 압축회로(16)로부터 상기 외부 테스트 유니트(15)로 전송되고, 이때 상기 제 1 데이터 전송율 대 상기 제 2 데이터 전송율의 비는 압축 요소(K)에 대응하는 것을 특징으로 하는 테스트 방법.
  6. 상기 항들중 어느 한 항에 있어서, 상기 테스트 데이터 압축 회로(16)의 테스트 데이터 레지스터(20)에 연속적으로 판독 및 기록되는 테스트 데이터 시퀀스에서의 테스트 데이터는, 인디케이터 데이터 아이템을 생성하기 위해서 논리 비교회로에 의해서(29), 상기 테스트 데이터 압축 회로(16)에서 참조 레지스터(22)에 기록된 참조 데이터와 비트 대 비트로 비교되는 것을 특징으로 하는 테스트 방법.
  7. 상기 항들중 어느 한 항에 있어서, 상기 참조 데이터는 초기 작동 모드에서 상기 외부 테스트 유니트(5)에 의해 상기 참조 레지스터(22)에 기록되는 것을 특징으로 하는 테스트 방법.
  8. 집적된 테스트 데이터 압축회로(16)를 갖는 데이터 저장장치로서,
    (a) 다수의 어드레스 가능한 메모리 셀들을 갖는 메모리 셀 어레이(10);
    (b) 데이터 저장장치(1)에서 내부 데이터 부스(12)를 거쳐서 메모리 셀들로 데이터를 판독 및 기록하기 위한 판독/기록 증폭기들(12); 및
    (c) 다수의 테스트 데이터 시퀀스를 압축시키는 테스트 데이터 압축 회로(16)로서, 상기 데이터 시퀀스는 상기 메모리 셀 어레이(10)로부터 연속적으로 각각 판독되며, 판독된 테스트 데이터 시퀀스에서 적어도 하나의 데이터 에러가 발생하는지의 여부를 나타내는 각각의 인디케이터 데이터 아이템을 생성하기 위해서, 저장된 참조 테스트 데이터 시퀀스들을 갖는 테스트 데이터 압축회로를 포함하는 것을 특징으로 하는 데이터 저장장치.
  9. 제 8 항에 있어서, 상기 테스트 데이터 압축회로(16)는 평가를 목적으로 인디케이터 데이터 라인들을 거쳐서 인디케이터 데이터 부스(4)의 외부 테스트 유니트(5)로 인디케이터 데이터를 전송하는 것을 특징으로 하는 데이터 저장장치.
  10. 제 8 항 또는 9 항에 있어서, 외부 테스트 유니트(5)와의 데이터 교환을 위한 외부 데이터 부스(3), 상기 메모리 셀 어레이(10)와의 데이터 교환을 위한 내부 데이터 부스(12) 그리고 상기 데이터 압축 회로(16) 사이에, 제어가능한 스위칭 유니트(13)가 접속되는 것을 특징으로 하는 데이터 저장장치.
  11. 상기 항들중 어느 한 항에 있어서, 상기 제어가능한 스위칭 유니트(13)는, 정상적인 작동 모드 및 테스트 작동 모드 사이에서 제어 라인들을 거쳐서 외부 테스트 유니트(5)에 의해 변화될 수 있으며, 내부 데이터 부스(12)에서 데이터 라인을 거쳐서 판독되는 테스트 데이터 시퀀스에서의 테스트 데이터는, 테스트 작동 모드하에서 스위칭 유니트(13)에 의해 내부 테스트 데이터 부스(15)에서 데이터 라인을 거쳐 테스트 데이터 압축회로(16)의 테스트 데이터 레지스터(20)에 연속적으로 기록되는 것을 특징으로 하는 데이터 저장장치.
  12. 상기 항들중 어느 한 항에 있어서, 상기 테스트 데이터 시퀀스는 미리정해진 수(M)의 테스트 데이터 비트들을 갖는 것을 특징으로 하는 데이터 저장장치.
  13. 상기 항들중 어느 한 항에 있어서, 상기 외부 데이터 부스(3), 상기 내부 데이터 부스(12), 상기 테스트 데이터 부스(15) 및 상기 인디케이터 데이터 부스(4)는 동일한 부스 폭을 갖는 것을 특징으로 하는 데이터 저장장치.
  14. 상기 항들중 어느 한 항에 있어서, 상기 테스트 데이터 압축회로(16)는 다수의 테스트 데이터 압축회로 모듈(17)을 구비하고, 상기 테스트 데이터 압축회로 모듈은,
    테스트 데이터 부스(15)에서 데이터 라인을 거쳐서 메모리 셀 어레이(10)로부터 판독되는 테스트 데이터 시퀀스를 저장하기 위한 테스트 데이터 레지스터(20),
    참조 테스 데이터 시퀀스를 저장하기 위한 참조 데이터 레지스터(22), 및
    인디케이터 데이터 아이템을 생성하기 위하여, 저장된 테스트 데이터 시퀀스와 저장된 참조 테스트 데이터 시퀀스를 비교하는 논리 비교회로(29)를 각각 구비하는 것을 특징으로 하는 데이터 저장장치.
  15. 상기 항들중 어느 한 항에 있어서, 상기 논리 비교회로(29)는 XOR 논리회로인 것을 특징으로 하는 데이터 저장장치.
KR1020037015152A 2001-05-21 2002-05-15 데이터 저장장치를 테스트하기 위한 테스트 방법 KR100578293B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10124923.3 2001-05-21
DE10124923.3A DE10124923B4 (de) 2001-05-21 2001-05-21 Testverfahren zum Testen eines Datenspeichers und Datenspeicher mit integrierter Testdatenkompressionsschaltung
PCT/EP2002/005358 WO2002095763A1 (de) 2001-05-21 2002-05-15 Testverfahren zum testen eines datenspeichers

Publications (2)

Publication Number Publication Date
KR20040008185A true KR20040008185A (ko) 2004-01-28
KR100578293B1 KR100578293B1 (ko) 2006-05-11

Family

ID=7685725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037015152A KR100578293B1 (ko) 2001-05-21 2002-05-15 데이터 저장장치를 테스트하기 위한 테스트 방법

Country Status (8)

Country Link
US (1) US7428662B2 (ko)
EP (1) EP1389336B1 (ko)
JP (1) JP3924539B2 (ko)
KR (1) KR100578293B1 (ko)
CN (1) CN100353461C (ko)
DE (2) DE10124923B4 (ko)
TW (1) TW594774B (ko)
WO (1) WO2002095763A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184036B2 (ja) * 2002-10-25 2008-11-19 株式会社ルネサステクノロジ 半導体記憶装置およびそのテスト方法
US6999887B2 (en) * 2003-08-06 2006-02-14 Infineon Technologies Ag Memory cell signal window testing apparatus
DE102004040799A1 (de) * 2004-08-23 2006-03-09 Infineon Technologies Ag Testverfahren zum Testen eines Datenspeichers mit Baustein interner Speicherung der Testergebnisse
US20070070740A1 (en) * 2005-09-28 2007-03-29 Hynix Semiconductor Inc. Semiconductor memory device having data-compress test mode
US7549092B2 (en) 2005-09-29 2009-06-16 Hynix Semiconductor, Inc. Output controller with test unit
US20070226553A1 (en) * 2006-03-21 2007-09-27 Khaled Fekih-Romdhane Multiple banks read and data compression for back end test
TWI327732B (en) 2007-03-03 2010-07-21 Nanya Technology Corp Memory device and related testing method
CN100454318C (zh) * 2007-04-29 2009-01-21 哈尔滨工业大学 适用于多扫描链设计芯核的soc测试数据的压缩方法
DE102007049354A1 (de) * 2007-10-15 2009-04-16 Robert Bosch Gmbh Verfahren zum Testen eines Adressbusses in einem logischen Baustein
KR101431272B1 (ko) * 2008-01-30 2014-08-20 엘지전자 주식회사 외장형 스토리지가 연결 접속된 보안기기에서의 비트레이트 조정 장치 및 방법
KR101535228B1 (ko) * 2009-05-13 2015-07-08 삼성전자주식회사 빌트 오프 테스트 장치
CN102609340B (zh) * 2011-01-25 2016-12-07 北京百卓网络技术有限公司 测试数据整理系统及方法
CN102890969B (zh) * 2011-07-20 2015-06-10 群联电子股份有限公司 数据处理方法、存储器控制器及存储器储存装置
GB2498980A (en) * 2012-02-01 2013-08-07 Inside Secure Device and method to perform a parallel memory test
TWI459400B (zh) * 2012-04-17 2014-11-01 Phison Electronics Corp 記憶體儲存裝置、及其記憶體控制器與電源控制方法
KR20130131992A (ko) * 2012-05-25 2013-12-04 에스케이하이닉스 주식회사 반도체 메모리 장치의 테스트 회로 및 테스트 방법
TWI512623B (zh) * 2013-12-26 2015-12-11 Phison Electronics Corp 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
CN105719702A (zh) * 2016-01-26 2016-06-29 中国科学院微电子研究所 改进型存储器错误检测方法及装置
DE102017210851A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Integrierte Schaltung und ASIC
CN108039190B (zh) * 2017-12-15 2020-09-08 北京京存技术有限公司 一种测试方法及装置
CN110729018B (zh) * 2019-09-06 2021-06-01 天津大学 基于识别动态故障模式的存储器诊断数据压缩方法
CN115312110A (zh) * 2021-05-08 2022-11-08 瑞昱半导体股份有限公司 芯片验证系统及其验证方法
TWI800925B (zh) * 2021-09-17 2023-05-01 瑞昱半導體股份有限公司 測試系統以及測試方法
CN115902595B (zh) * 2023-02-20 2023-07-14 之江实验室 一种芯片测试系统以及芯片测试方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351798A (ja) 1991-05-28 1992-12-07 Hitachi Ltd 半導体集積回路及び縮約回路
DE4135084A1 (de) * 1991-10-24 1993-04-29 Philips Patentverwaltung Schaltungsanordnung mit einem speicher
JP2768175B2 (ja) 1992-10-26 1998-06-25 日本電気株式会社 半導体メモリ
EP0599524A3 (en) * 1992-11-24 1996-04-17 Advanced Micro Devices Inc Self-test for integrated storage networks.
JPH06295599A (ja) * 1993-04-09 1994-10-21 Nec Corp 半導体記憶装置
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
US5925142A (en) * 1995-10-06 1999-07-20 Micron Technology, Inc. Self-test RAM using external synchronous clock
US6085346A (en) * 1996-09-03 2000-07-04 Credence Systems Corporation Method and apparatus for built-in self test of integrated circuits
US5689514A (en) * 1996-09-30 1997-11-18 International Business Machines Corporation Method and apparatus for testing the address system of a memory system
KR100222046B1 (ko) * 1996-12-20 1999-10-01 윤종용 자기 테스트회로를 가진 반도체 메모리장치
US6032274A (en) * 1997-06-20 2000-02-29 Micron Technology, Inc. Method and apparatus for compressed data testing of more than one memory array
JPH11213699A (ja) 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体記憶装置
US6058056A (en) * 1998-04-30 2000-05-02 Micron Technology, Inc. Data compression circuit and method for testing memory devices
JP4540137B2 (ja) * 1998-07-24 2010-09-08 ルネサスエレクトロニクス株式会社 同期型半導体記憶装置
US6072737A (en) * 1998-08-06 2000-06-06 Micron Technology, Inc. Method and apparatus for testing embedded DRAM
US6370661B1 (en) * 1999-04-26 2002-04-09 Ip-First, Llc Apparatus for testing memory in a microprocessor
US6694461B1 (en) * 1999-07-26 2004-02-17 Ati International Srl System and method for testing integrated memories
US6671836B1 (en) * 1999-09-23 2003-12-30 Rambus Inc. Method and apparatus for testing memory
JP2001110200A (ja) 1999-10-08 2001-04-20 Hitachi Ltd Ｒａｍの診断方法及びｌｓｉ
KR100327136B1 (ko) * 1999-10-20 2002-03-13 윤종용 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US6715116B2 (en) * 2000-01-26 2004-03-30 Hewlett-Packard Company, L.P. Memory data verify operation
US6760865B2 (en) * 2001-05-16 2004-07-06 Freescale Semiconductor, Inc. Multiple level built-in self-test controller and method therefor

Also Published As

Publication number Publication date
EP1389336B1 (de) 2007-04-11
KR100578293B1 (ko) 2006-05-11
WO2002095763A1 (de) 2002-11-28
DE10124923B4 (de) 2014-02-06
US20040151037A1 (en) 2004-08-05
CN1509478A (zh) 2004-06-30
DE50209927D1 (de) 2007-05-24
CN100353461C (zh) 2007-12-05
TW594774B (en) 2004-06-21
JP2004531848A (ja) 2004-10-14
EP1389336A1 (de) 2004-02-18
US7428662B2 (en) 2008-09-23
JP3924539B2 (ja) 2007-06-06
DE10124923A1 (de) 2002-12-12

Similar Documents

Publication Publication Date Title
KR100578293B1 (ko) 데이터 저장장치를 테스트하기 위한 테스트 방법
US6536004B2 (en) On-chip circuit and method for testing memory devices
US5033048A (en) Memory selftest method and apparatus same
US7506226B2 (en) System and method for more efficiently using error correction codes to facilitate memory device testing
US6108252A (en) Integrated circuit memory devices having self-test circuits therein and method of testing same
US5996106A (en) Multi bank test mode for memory devices
US5231605A (en) DRAM compressed data test mode with expected data
US3982111A (en) Memory diagnostic arrangement
KR20000011216A (ko) 모드레지스터의설정값을관측하는회로를구비한반도체기억장치
US5533194A (en) Hardware-assisted high speed memory test apparatus and method
JP4685482B2 (ja) メモリモジュール
US7107501B2 (en) Test device, test system and method for testing a memory circuit
US6779141B1 (en) System and method for implementing memory testing in a SRAM unit
US7552368B2 (en) Systems and methods for simultaneously testing semiconductor memory devices
KR100200481B1 (ko) 테스트 회로
EP0366757B1 (en) Memory selftest method and apparatus
US8488400B2 (en) Multi-port memory device
US20020157052A1 (en) Test data generator
US6529428B2 (en) Multi-bit parallel testing for memory devices
US6701470B1 (en) Method for testing a memory device having different number of data pads than the tester
JP2000065904A (ja) 半導体試験装置
KR100388976B1 (ko) 메모리용 비아이에스티 회로
US8310881B2 (en) Semiconductor device testing memory cells and test method
KR20070031556A (ko) 동기식 디디알 메모리 소자의 병렬 비트 테스트 방법
JP2006085770A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee