KR970017693A - 테스트 회로 - Google Patents

테스트 회로 Download PDF

Info

Publication number
KR970017693A
KR970017693A KR1019950032710A KR19950032710A KR970017693A KR 970017693 A KR970017693 A KR 970017693A KR 1019950032710 A KR1019950032710 A KR 1019950032710A KR 19950032710 A KR19950032710 A KR 19950032710A KR 970017693 A KR970017693 A KR 970017693A
Authority
KR
South Korea
Prior art keywords
memory device
chip
generating
predetermined number
test
Prior art date
Application number
KR1019950032710A
Other languages
English (en)
Other versions
KR100200481B1 (ko
Inventor
백상현
이성원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950032710A priority Critical patent/KR100200481B1/ko
Priority to US08/717,695 priority patent/US6019502A/en
Publication of KR970017693A publication Critical patent/KR970017693A/ko
Application granted granted Critical
Publication of KR100200481B1 publication Critical patent/KR100200481B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Abstract

본 발명은 테스트 회로를 공개한다. 그 회로는 복수개의 메모리 셀을 구비한 메모리 장치, 상기 메모리 장치를 제어하기 위한 제어신호들을 발생하고, 상기 메모리 장치를 칩내에서 테스트하여 만일 상기 메모리 장치내의 메모리 셀들중에 불량인 셀이 존재할 때 에러신호를 발생하고 소정수의 특정신호들을 발생하기 위한 제어신호 발생 및 테스트 수단, 상기 제어신호 발생 및 테스트 수단으로부터 출력되는 제어신호들 및 소정수의 특정신호들과 미리 계산된 원하는 데이타가 동일한지 동일하지 않는지를 칩내에서 비교하고 만일 동일하지 않으면 에러신호를 발생하기 위한 비교수단, 및 상기 제어신호 발생 및 테스트 수단 및 상기 비교수단의 에러신호를 논리합하여 최종적인 에러신호를 발생하기 위한 논리합수단으로 구성되어 있다. 따라서, 칩내부의 메모리와 칩내부에서 메모리를 테스트하기 위한 자기 테스트 회로를 동시에 칩 내부에서 테스트할 수 있기 때문에 테스트 속도가 빠르다.

Description

테스트 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 테스트 회로의 블럭도이다.

Claims (3)

  1. 복수개의 메모리 셀을 구비한 메모리 장치, 상기 메모리 장치를 제어하기 위한 제어신호들을 발생하고, 상기 메모리 장치를 칩내에서 테스트하여 만일 상기 메모리 장치내의 메모리 셀들중에 불량인 셀이 존재할 때 에러신호를 발생하고 소정수의 특성신호들을 발생하기 위한 제어신호 발생 및 테스트 수단; 상기 제어신호 발생 및 테스트 수단으로부터 출력되는 제어신호들 및 소정수의 특정신호들과 미리 계산된 원하는 데이타가 동일하지 동일하지 않는지를 칩내에서 비교하고 만일 동일하지 않으면 에러신호를 발생하기 위한 비교수단; 및 상기 제어신호 발생 및 테스트 수단 및 상기 비교수단의 에러신호를 논리합하여 히좀직인 에러신호를 발생하기 위한 논리합수단을 구비한 것을 측정으로 하는 테스트 회로.
  2. 제1항에 있어서, 상기 제어신호 발생 및 테스트 수단은 소정수의 카운터들을 구비하는 것을 특징으로 하는 테스트 회로.
  3. 제2항에 있어서, 상기 소정수의 특정신호들은 상기 소정수의 카운터들로부터 발생되는 최상위 비트 데이타인 것을 특징으로 하는 테스트 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950032710A 1995-09-29 1995-09-29 테스트 회로 KR100200481B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950032710A KR100200481B1 (ko) 1995-09-29 1995-09-29 테스트 회로
US08/717,695 US6019502A (en) 1995-09-29 1996-09-23 Test circuits and methods for built-in testing integrated devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032710A KR100200481B1 (ko) 1995-09-29 1995-09-29 테스트 회로

Publications (2)

Publication Number Publication Date
KR970017693A true KR970017693A (ko) 1997-04-30
KR100200481B1 KR100200481B1 (ko) 1999-06-15

Family

ID=19428409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032710A KR100200481B1 (ko) 1995-09-29 1995-09-29 테스트 회로

Country Status (2)

Country Link
US (1) US6019502A (ko)
KR (1) KR100200481B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324657B1 (en) * 1998-06-11 2001-11-27 Micron Technology, Inc. On-clip testing circuit and method for improving testing of integrated circuits
KR100399365B1 (ko) * 2000-12-04 2003-09-26 삼성전자주식회사 페일 비트 검출 스킴을 구비한 불휘발성 반도체 메모리장치 및 그것의 페일 비트 카운트 방법
JP3795822B2 (ja) * 2002-04-03 2006-07-12 Ｎｅｃエレクトロニクス株式会社 組込み自己テスト回路及び設計検証方法
WO2004001603A1 (en) * 2002-06-24 2003-12-31 Samsung Electronics Co., Ltd. Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
KR100442878B1 (ko) * 2002-07-08 2004-08-02 삼성전자주식회사 온 칩 롬 테스트 장치 및 방법
US7213186B2 (en) * 2004-01-12 2007-05-01 Taiwan Semiconductor Manufacturing Company Memory built-in self test circuit with full error mapping capability
EP1584939B1 (en) * 2004-04-07 2013-02-13 STMicroelectronics (Research & Development) Limited An integrated circuit with boundary scan test circuitry
US6992609B1 (en) 2004-09-17 2006-01-31 Pulselink, Inc. Digital to analog converter
KR100894504B1 (ko) * 2006-09-05 2009-04-22 (주)알파칩스 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0649091A1 (en) * 1993-10-13 1995-04-19 International Business Machines Corporation Correction and modification of microprocessor chip operations
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor

Also Published As

Publication number Publication date
US6019502A (en) 2000-02-01
KR100200481B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US4503536A (en) Digital circuit unit testing system utilizing signature analysis
US5604756A (en) Testing device for concurrently testing a plurality of semiconductor memories
US6658611B1 (en) Programmable built-in self-test system for semiconductor memory device
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
US4370746A (en) Memory address selector
EP0340895A3 (en) Improvements in logic and memory circuit testing
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR960038989A (ko) 반도체 메모리장치
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR970018600A (ko) 반도체 기억장치
KR0180265B1 (ko) 반도체 장치
KR880005623A (ko) 멀리비트 테스트모드에서 임의의 테스트패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치
KR970017693A (ko) 테스트 회로
KR960012032A (ko) 반도체 기억장치
KR970012786A (ko) 다중 비트 테스트를 위한 패턴 발생기를 가지는 메모리 테스트 시스템
TW343282B (en) Testing device for a semiconductor device
KR970012691A (ko) 병렬 테스트로 내부의 어드레스들을 제어하기 위한 스위칭 회로를 가지는 반도체 메모리 장치
US5675544A (en) Method and apparatus for parallel testing of memory circuits
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
JPH10106292A (ja) メモリ試験装置
US5463635A (en) Semiconductor memory device including means for checking the operation of an internal address generator
KR900005474A (ko) 개량된 검사 회로
JPH04208880A (ja) 半導体装置
KR100524925B1 (ko) 테스트 시간을 줄일 수 있는 병렬 비트 테스트를 구현하는 반도체 메모리 장치 및 이를 이용한 병렬 비트 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 17

EXPY Expiration of term