KR900005474A - 개량된 검사 회로 - Google Patents

개량된 검사 회로 Download PDF

Info

Publication number
KR900005474A
KR900005474A KR1019890012886A KR890012886A KR900005474A KR 900005474 A KR900005474 A KR 900005474A KR 1019890012886 A KR1019890012886 A KR 1019890012886A KR 890012886 A KR890012886 A KR 890012886A KR 900005474 A KR900005474 A KR 900005474A
Authority
KR
South Korea
Prior art keywords
circuit
test
input
inspection
predetermined value
Prior art date
Application number
KR1019890012886A
Other languages
English (en)
Other versions
KR0165105B1 (ko
Inventor
쥬니어 라디.웨이트셀
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR900005474A publication Critical patent/KR900005474A/ko
Application granted granted Critical
Publication of KR0165105B1 publication Critical patent/KR0165105B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/318525—Test of flip-flops or latches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Abstract

내용 없음

Description

개량된 검사 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 검사셀의 실시예를 도시한 도면.
제13도는 제12도의 검사 장치의 양호한 실시예의 회로도.
제15도는 PSA및 PRPG동작을 동시에 수행하는 검사 장치의 회로도.

Claims (16)

  1. 집적 회로내에 사용하기 위한 검사 회로에 있어서, 입력을 셀에 격납시킬 수 있는 검사셀, 및 입력을 선정된 값과 비교하고, 입력이 선정된 값과 일치하는지를 나타내는 제어신호를 발생시키기 위해 검사셀에 접속된 비교 회로를 포함하는 것을 검사하는 회로.
  2. 제1항에 있어서, 검사셀이 선정된 값을 격납시키기 위한 메모리를 포함하는 것을 특징으로 하는 검사 회로.
  3. 제1항에 있어서, 검사 회로가 입력을 선정된 값과 비교하고, 입력이 선정된 값과 일치하는지를 나타내는 각각의 제어 신호를 발생시키기 위해 관련된 비교 회로를 갖고 있는 다수의 검사셀을 포함하는 것을 특징으로 하는 검사 회로.
  4. 제3항에 있어서, 각각의 제어 신호가 모두 일치하는지를 결정하기 위한 회로를 포함하는 것을 특징으로 하는 검사 회로.
  5. 제4항에 있어서, 한개이상의 관련된 비교 회로로 부터 일치 상태로 되게 하기 위한 회로를 포함하는 것을 특징으로 하는 검사 회로.
  6. 제1항에 있어서, 비교 회로가 익스클루시브 OR게이트를 포함하는 것을 특징으로 하는 검사 회로.
  7. 제6항에 있어서, 비교 회로가 일치 상태를 나타내는 신호가 선정된 값의 마스킹 제어 신호에 응답하여 발생되도록 익스클루시브 OR 게이트의 출력에 접속된 한 입력 및 마스킹 제어 신호에 접속된 한 입력을 갖고 있는 NAND게이트를 포함하는 것을 특징으로 하는 검사 회로.
  8. 집적 회로내에 사용하기 위한 검사 회로에 있어서, 각각의 입력을 다수의 셀에 격납시킬 수 있는 다수의 검사셀, 및 검사 회로로의 데이타 입력의 스트림상의 검사 합계를 계산하기 위해 각각의 검사셀에 접속된 기호 분석 회로를 포함하는 것을 특징으로 하는 검사 회로.
  9. 제8항에 있어서, 불량한 기호 분석 회로를 검사 합계 계산부로 부터 마스크시키기 위한 마스킹 회로를 포함하는 것을 특징으로 하는 검사 회로.
  10. 제8항에 있어서, 기호 분석 회로를 디스에이블시키기 위한 제어 회로를 포함하는 것을 특징으로 하는 검사 회로.
  11. 제8항에 있어서, 기호분석 회로들중 한 회로를 함께 검사 계산부로 부터 제외시키기위한 프로그램 가능한 다항탭 회로를 포함하는 것을 특징으로 하는 검사 회로.
  12. 제8항에 있어서, 기호 분석 회로가 검사셀의 입력에 접속된 출력, 데이타의 스트림이 입력되는 입력노드에 결합된 제1입력, 및 다음 검사셀로부터의 출력에 결합된 제2입력을 갖고 있는 익스클루시브 OR 게이트를 포함하는 것을 특징으로 하는 검사 회로.
  13. 집적 회로내에 사용하기 위한 검사 회로에 있어서, 각각의 입력을 격납할 수 있는 다수의 검사셀, 및 의사-무작위 패턴을 발생시키기 위해 각각의 검사셀에 접속된 다수의 패턴 발생 회로를 포함하는 것을 특징으로 하는 검사 회로.
  14. 제13항에 있어서, 검사셀이 이에 격납된 데이타를 다음 패턴 발생회로로 쉬프트시키기 위한 쉬프트회로를 포함하는 것을 특징으로 하는 검사 회로.
  15. 제13항에 있어서, 패턴 발생 회로를 디스에이블 시키기 위한 제어 회로를 포함하는 것을 특징으로 하는 검사 회로.
  16. 제13항에 있어서, 패턴 발생 회로들중 한 회로를 패턴 발생 계산부로부터 제외시키기위한 프로그램 가능한 다향탭 회로를 포함하는 것을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012886A 1988-09-07 1989-09-06 개량된 검사 회로 KR0165105B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24151188A 1988-09-07 1988-09-07
US241,511 1988-09-07

Publications (2)

Publication Number Publication Date
KR900005474A true KR900005474A (ko) 1990-04-14
KR0165105B1 KR0165105B1 (ko) 1999-04-15

Family

ID=22910976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012886A KR0165105B1 (ko) 1988-09-07 1989-09-06 개량된 검사 회로

Country Status (4)

Country Link
EP (1) EP0358371B1 (ko)
JP (2) JPH032577A (ko)
KR (1) KR0165105B1 (ko)
DE (1) DE68928600T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE504041C2 (sv) * 1995-03-16 1996-10-21 Ericsson Telefon Ab L M Integrerat kretsarrangemang för provning
JP2009216619A (ja) * 2008-03-12 2009-09-24 Texas Instr Japan Ltd 半導体集積回路装置
EP2624000A4 (en) 2010-09-27 2014-08-06 Fujitsu Ltd INTEGRATED CIRCUIT
TWI416145B (zh) * 2011-11-03 2013-11-21 Winbond Electronics Corp 積體電路及其測試方法
EP2722680B1 (en) * 2012-10-19 2018-10-10 IMEC vzw Transition delay detector for interconnect test
CN113377592B (zh) * 2021-06-28 2022-07-29 昆山国显光电有限公司 芯片的检测方法及装置、计算机可读存储介质及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155599A (ja) * 1982-03-10 1983-09-16 Hitachi Ltd メモリテスタ−
US4618956A (en) * 1983-09-29 1986-10-21 Tandem Computers Incorporated Method of operating enhanced alu test hardware
US4594711A (en) * 1983-11-10 1986-06-10 Texas Instruments Incorporated Universal testing circuit and method
GB8432533D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
GB8501143D0 (en) * 1985-01-17 1985-02-20 Plessey Co Plc Integrated circuits
US4734921A (en) * 1986-11-25 1988-03-29 Grumman Aerospace Corporation Fully programmable linear feedback shift register
JP2628154B2 (ja) * 1986-12-17 1997-07-09 富士通株式会社 半導体集積回路

Also Published As

Publication number Publication date
JP3529762B2 (ja) 2004-05-24
JPH032577A (ja) 1991-01-08
DE68928600T2 (de) 1998-07-02
EP0358371A3 (en) 1992-02-26
EP0358371A2 (en) 1990-03-14
JP2002236145A (ja) 2002-08-23
DE68928600D1 (de) 1998-04-16
KR0165105B1 (ko) 1999-04-15
EP0358371B1 (en) 1998-03-11

Similar Documents

Publication Publication Date Title
US5938784A (en) Linear feedback shift register, multiple input signature register, and built-in self test circuit using such registers
KR900002086A (ko) 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치
KR900005472A (ko) 검사 버퍼/레지스터
KR900005473A (ko) 집적 회로용 검사셀
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
KR950020755A (ko) 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법
KR890008570A (ko) 전역 사상 검정 시스템
KR960042082A (ko) 매립 논리 회로 검사 시스템 및 그 검사 방법과 집적 회로 칩
KR960008341A (ko) 반도체 집적회로 및 검사 방법
WO1995003589A1 (en) Robust delay fault built-in self-testing method and apparatus
KR970018600A (ko) 반도체 기억장치
KR900019050A (ko) 반도체 집적회로 장치
KR890005534A (ko) Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템
JPS6022678A (ja) 論理装置の自己テスト装置
KR900005474A (ko) 개량된 검사 회로
Favalli et al. Sensing circuit for on-line detection of delay faults
TW343282B (en) Testing device for a semiconductor device
KR100200481B1 (ko) 테스트 회로
US5425035A (en) Enhanced data analyzer for use in bist circuitry
US6105156A (en) LSI tester for use in LSI fault analysis
KR970012695A (ko) 테스트 동안 데이타의 출력 디실렉트를 위한 방법 및 장치
US7299391B2 (en) Circuit for control and observation of a scan chain
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
KR940022585A (ko) 반도체 메모리 장치 및 그 장치의 동작 시험 방법
JPS573299A (en) Memory integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 15

EXPY Expiration of term