KR890005534A - Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템 - Google Patents

Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템 Download PDF

Info

Publication number
KR890005534A
KR890005534A KR1019880011801A KR880011801A KR890005534A KR 890005534 A KR890005534 A KR 890005534A KR 1019880011801 A KR1019880011801 A KR 1019880011801A KR 880011801 A KR880011801 A KR 880011801A KR 890005534 A KR890005534 A KR 890005534A
Authority
KR
South Korea
Prior art keywords
analysis system
device under
function generator
analysis
circuit
Prior art date
Application number
KR1019880011801A
Other languages
English (en)
Other versions
KR970003524B1 (ko
Inventor
알. 마이딜 마크
제이.포웰 토
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR890005534A publication Critical patent/KR890005534A/ko
Application granted granted Critical
Publication of KR970003524B1 publication Critical patent/KR970003524B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

LSI/VLSI 검사 시스템용 분산 의사 무작위 순차 제어 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 의사 무작위 직렬 스캔 검사를 위한 검사 구성도.
제2a도 및 제 2b도는 동시에 다수의 스캔 경로를 검사하기 위한 검사 구성도.
제3a도는 응답 데이타 압축기능을 갖고 있는 병력 결정 장치 입력의 제1형태에 대한 검사 구성도.
제3b도는 응답 데이타 압축기능을 갖고 있는 병렬 결정 장치 입력의 제2형태에 대한 검사 구성도.

Claims (23)

  1. 대규모 집적 회로용 검사 시스템내에서, 검사하의 장치의 사용하기 위한 분산 의사 무작위 패턴 발생및 엔코드 응답 분석 시스템이, 검사하의 장치의 각핀에관련된 다수의 범용 다항식 함수 발생기, 검사하의 장치의 입력에 분석 시스템을 접속하기 위한 제 1게이트 회로, 검사하의 장치의 출력에 함수 발생기를 접속하기 위한 제2게이트 회로, 다수의 클럭/타이밍 신호들중 한개의 신호에 분석 회로를 상호 접속하기 위한 제3게이트 회로, 함수 발생기를 구성하기 위한 단 선택 회로, 및 다수의 함수 발생기를 캐스케이드시키기 위해 함수 발생기상의 다수의 입력/출력 단자에 접속된 다수의 NAND회로를 포함하는 것을 특징으로 하는 분석 시스템.
  2. 제1항에 있어서, 함수 발생기가 소정 비트 길이의 한개의 다항식 및 소정의 특성 다항식을 발생시키도록 구성가능한 범용 다항식 함수 발생기인 것을 특징으로 하는 분석 시스템.
  3. 제1항에 있어서, 제1게이트가 최소한 3개의 소오스들중 소정의 소오스로부터 검사하의 장치로의 입력을 공급하는 것을 특징으로 하는 분석 시스템.
  4. 제3항에 있어서, 최소한 3개의 소오스가 병렬 패턴 메모리, 직렬 패턴 메모리, 및 분석 시스템을 포함하는 것을 특징으로 하는 분석 시스템.
  5. 제1항에 있어서, 제2게이트가 검사하의 장치로부터의 데이타를 최소한 3개의 상이한 목적지에 출력시키는 것을 특징으로 하는 분석 시스템.
  6. 제5항에 있어서, 3개의 상이한 장치가 상태 선택회로, 범용 다항식 함수 발생기, 및 수신 논리 비교 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  7. 제1항에 있어서, NAND게이트들이 한개의 분석 회로를 이전 분석 회로 및 다음 분석 회로, 또는 이 2개의 회로에 결합하기 위해 사용되는 것을 특징으로 하는 분석 시스템.
  8. 제1항에 있어서, 범용 다항식 함수 발생기가 프로그램가능 선형 피드백 쉬프트 레지스터인 것을 특징으로 하는 분석 시스템
  9. 제1항에 있어서, 범용 다항식 함수 발생기가 요구된 차수의 다항식을 선택하기 위한 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  10. 제1항에 있어서, 범용 다항식 함수 발생기가 피드백항 선택을 선택하기 위한 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  11. 제1항에 있어서, 범용 다항식 함수 발생기가 의사 무작위 패턴 출력을 발생시키기 위한 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  12. 제1항에 있어서, 범용 다항식 함수 발생기가 직렬 및 병렬 부호 분석 입력을 지원하기 위한 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  13. 제1항에 있어서, 범용 다항식 함수 발생기가 부호 비교을 지원하기 위한 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  14. 대규모 집적 회로용 검사 시스템내에서, 검사하의 장치에 사용하기 위한 분산 의사 무작위 검사 패턴발생 및 엔코드 응답 분석 시스템이, 범용 다항식 함수 발생기. 검사하의 장치와 함수 발생기를 접속하기위한 입력 및 출력 회로, 함수 발생기에 한개이상의 상이한 클럭 신호들을 입력시키기 위한 클럭 선택 게이트, 및 검사하의 장치로 부터의 부호 분석기 입력들을 변화시키기 위한 단선택 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  15. 제14항에 있어서, 의사 부작위 팬턴 발생기로서 분석 시스템을 구성하도록 데이타를 수신하기 위해 함수 발생기에 접속된 데이타 버퍼를 포함하는 것을 특징으로 하는 분석 시스템
  16. 제14항에 있어서, 부호 분석 프로그램 시스템으로서 분석 시스템을 구성하도록 데이타를 수신하기 위해 함수 발생기에 접속된 데이타 버퍼를 포함하는 것을 특징으로 하는 분석 시스템.
  17. 제14항에 있어서, 다수의 검사하의 장치로부터의 일련의 응답들을 엔코드하도록 다수의 함수 발생기를 캐스케이드하기 위한 게이트 회로를 포함하는 것을 특징으로 하는 분석 시스템.
  18. 제14항에 있어서, 클럭 선택 게이트가 다른 검사 패턴 소오스와의 동기를 허용하고, 기억된 의사 무작위 패턴들의 동적 혼합을 용이하게 하는 것을 특징으로 하는 분석 시스템.
  19. 제14항에 있어서, 분석회로 및 검사하의 장치가 의사 무작위 직렬 스캔 검사용으로 접속될 수 있는 것을 특징으로 하는 분석 시스템.
  20. 제14항에 있어서, 분석 회로 및 검사하의 장치가 동시 스캔 경로 검사용으로 접속될 수 있는 것을 특징으로 하는 분석 시스템.
  21. 제14항에 있어서, 분석 시스템 및 검사하의 장치가 응답 데이타 압축기능을 갖고 있는 병렬 결정 장치 입력용으로 접속될 수 있는 것을 특징으로 하는 분석 시스템.
  22. 제14항에 있어서, 분석 회로 및 검사하의 장치가 패턴과 의사 무작위 패턴 발생, 및 직렬 부호 분석 및 기억된 패턴 비교를 혼합 검사하기 위해 접속될 수 있는 것을 특징으로 하는 분석 시스템.
  23. 대규모 집적 회로용 검사 시스템내에서, 검사하의 장치에 사용하기 위한 분산 의사 무작위 검사 패턴 발생 및 엔코드, 응답 분석 시스템이, 검사하의 장치의 각편에 관련된 다수의 범용 다항식 함수 발생기, 검사하의 장치의 입력에 분석 시스템을 접속하기 위한 제1게이트 회로, 및 검사하의 장치의 출력에 함수 발생기를 접속하기 위한 제 2 게이트 회로를 포함하는 것을 특징으로 하는 분석 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019880011801A 1987-09-14 1988-09-13 Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템 KR970003524B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/096,703 US4870346A (en) 1987-09-14 1987-09-14 Distributed pseudo random sequence control with universal polynomial function generator for LSI/VLSI test systems
US096,703 1987-09-14

Publications (2)

Publication Number Publication Date
KR890005534A true KR890005534A (ko) 1989-05-15
KR970003524B1 KR970003524B1 (ko) 1997-03-18

Family

ID=22258670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011801A KR970003524B1 (ko) 1987-09-14 1988-09-13 Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템

Country Status (3)

Country Link
US (1) US4870346A (ko)
JP (1) JPH01158373A (ko)
KR (1) KR970003524B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL94115A (en) * 1990-04-18 1996-06-18 Ibm Israel Dynamic process for creating pseudo-random test templates for pompous hardware design violence
EP0454320B1 (en) * 1990-04-20 1995-12-13 Texas Instruments Incorporated Scan test circuit for use with multiple frequency circuits
US5528600A (en) * 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
US5369648A (en) * 1991-11-08 1994-11-29 Ncr Corporation Built-in self-test circuit
US5357523A (en) * 1991-12-18 1994-10-18 International Business Machines Corporation Memory testing system with algorithmic test data generation
US5416783A (en) * 1993-08-09 1995-05-16 Motorola, Inc. Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor
JPH10117147A (ja) * 1996-10-09 1998-05-06 Nec Corp エラーチェック用データ発生回路
US6594789B2 (en) * 1997-09-16 2003-07-15 Texas Instruments Incorporated Input data capture boundary cell connected to target circuit output
US6134684A (en) * 1998-02-25 2000-10-17 International Business Machines Corporation Method and system for error detection in test units utilizing pseudo-random data
TW407280B (en) * 1998-06-29 2000-10-01 United Microelectronics Corp Test device with unlimited input/output terminals and method thereof
KR100295050B1 (ko) * 1998-08-13 2001-08-07 윤종용 선형궤환쉬프트레지스터를사용한내장자기진단장치
US7024653B1 (en) * 2000-10-30 2006-04-04 Cypress Semiconductor Corporation Architecture for efficient implementation of serial data communication functions on a programmable logic device (PLD)
US6754867B2 (en) 2000-12-28 2004-06-22 Intel Corporation Method of determining non-accessible device I/O pin speed using on chip LFSR and MISR as data source and results analyzer respectively
US7109734B2 (en) * 2003-12-18 2006-09-19 Xilinx, Inc. Characterizing circuit performance by separating device and interconnect impact on signal delay
US8627163B2 (en) * 2008-03-25 2014-01-07 Micron Technology, Inc. Error-correction forced mode with M-sequence
US11341064B2 (en) * 2019-12-05 2022-05-24 Realtek Singapore Private Limited Method of protecting sensitive data in integrated circuit and integrated circuit utilizing same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924181A (en) * 1973-10-16 1975-12-02 Hughes Aircraft Co Test circuitry employing a cyclic code generator
US4222514A (en) * 1978-11-30 1980-09-16 Sperry Corporation Digital tester
DE2902375C2 (de) * 1979-01-23 1984-05-17 Siemens AG, 1000 Berlin und 8000 München Logikbaustein für integrierte Digitalschaltungen
US4503536A (en) * 1982-09-13 1985-03-05 General Dynamics Digital circuit unit testing system utilizing signature analysis
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
US4503537A (en) * 1982-11-08 1985-03-05 International Business Machines Corporation Parallel path self-testing system
JPS6068624A (ja) * 1983-09-26 1985-04-19 Toshiba Corp Ｌｓｉの自己検査装置
US4745355A (en) * 1985-06-24 1988-05-17 International Business Machines Corporation Weighted random pattern testing apparatus and method
US4745603A (en) * 1986-05-27 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Code sequence generator for a digital transmission line fault location system

Also Published As

Publication number Publication date
JPH01158373A (ja) 1989-06-21
KR970003524B1 (ko) 1997-03-18
US4870346A (en) 1989-09-26

Similar Documents

Publication Publication Date Title
KR890005534A (ko) Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템
US4051352A (en) Level sensitive embedded array logic system
US4293919A (en) Level sensitive scan design (LSSD) system
US4225957A (en) Testing macros embedded in LSI chips
US5412665A (en) Parallel operation linear feedback shift register
US3783254A (en) Level sensitive logic system
US4740970A (en) Integrated circuit arrangement
KR940009988B1 (ko) 신호처리회로
US5422891A (en) Robust delay fault built-in self-testing method and apparatus
Harris et al. BIST-based delay path testing in FPGA architectures
US3958110A (en) Logic array with testing circuitry
KR910003799A (ko) 반도체 집적회로 장치 및 그 테스트 방법
US4063078A (en) Clock generation network for level sensitive logic system
KR910001388A (ko) 논리 검사 시스템을 위한 재구성가능한 구조 및 방법
KR19990029299A (ko) 로직 회로 테스트용 셀프 테스트 회로를 포함한 집적 회로 및 그 테스트 방법
KR880003247A (ko) 반도체 집적회로장치
KR960042768A (ko) 페일메모리장치
Muehldorf et al. LSI logic testing—An overview
US4071902A (en) Reduced overhead for clock testing in a level system scan design (LSSD) system
KR910006735A (ko) 디지탈 집적회로에 있어서의 테스트 용이화 회로
KR970030813A (ko) 프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그램 가능 회로
JPH04303777A (ja) 埋め込みアレイを試験するためのテストパターンジェネレータ
EP0330841A2 (en) Logic circuit with a test function
KR880003248A (ko) 반도체 집적회로장치
KR920001083B1 (ko) 논리회로의 테스트용이화회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 14

EXPY Expiration of term