KR970030813A - 프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그램 가능 회로 - Google Patents

프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그램 가능 회로 Download PDF

Info

Publication number
KR970030813A
KR970030813A KR1019960044017A KR19960044017A KR970030813A KR 970030813 A KR970030813 A KR 970030813A KR 1019960044017 A KR1019960044017 A KR 1019960044017A KR 19960044017 A KR19960044017 A KR 19960044017A KR 970030813 A KR970030813 A KR 970030813A
Authority
KR
South Korea
Prior art keywords
clock
programmable
clock signal
type
output
Prior art date
Application number
KR1019960044017A
Other languages
English (en)
Other versions
KR100241219B1 (ko
Inventor
장홍용
야스히토 마키
조셉 앤드류 이아단자
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
이데이 노부유키
소니 가부시기가이샤
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼, 이데이 노부유키, 소니 가부시기가이샤, 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 야마자끼 순페이
Publication of KR970030813A publication Critical patent/KR970030813A/ko
Application granted granted Critical
Publication of KR100241219B1 publication Critical patent/KR100241219B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

로직 셀들의 프로그램형 어레이를 스캔 테스트하기 위한 시스템이 제공된다. 로직 셀들의 저장 회로는 마스터／슬레이브 저장 회로로 변경되고 스캔 테스트를 위해 시프트 레지스터에 연결된다. 저장 회로는 동작중 A, B 및 C 클럭을 필요로 한다. 프로그램형 클럭 분리기는 사용자-공급의 A, B 및 C 클럭 신호가 저장 회로의 A, B 및 C 클럭 입력단에 직접 제공되는 제 1 구성을 갖는다. 또한 프로그램형 클럭 분리기는 A 클럭이 비활성화되고 B 및 C 클럭이 단일의 B 및 C 클럭 신호원으로부터 유도되는 제 2 구성을 갖는다. 프로그램형 스위치는 사용자-공급의 A, B 및 C 클럭 신호원이나 소정의 대체 클럭 신호원으로부터 소정의 클럭을 프로그램 가능하게 제공하기 위해 제공된다. 프로그램형 클럭 분리기 및 스위치는 단일 입력 클럭의 교번 위상으로부터 두 개의 클럭을 유도하기 위한 회로부를 포함한다. 로직 셀에 대한 서로 다른 수준의 클럭 선택성을 제공하는 프로그램형 클럭 분리기 및 스위치의 다양한 구성예가 개시된다.

Description

프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그램 가능 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 4는 본 발명의 원리를 따른 조합 로직 및 시프트 레지스터로 변경된 저장 회로로 구성된 로직 셀을 도시한 예시도.

Claims (31)

  1. 다수의 프로그램형 로직 셀과 프로그램 가능한 상호연결망을 갖는 프로그램형 어레이에 있어서, 최소한 수개의 상기 로직 셀의 각각은 (1) 로직 셀 입력 신호들 상에서 로직 기능을 수행하는 조합 로직과; (2) 제 1 저장 회로를 포함하며, 상기 제 1 저장 회로는 ① 상기 조합 로직의 출력 신호를 수신하기 위해 소정의 조합 로직의 출력단에 연결된 제 1 데이터 입력단과, ② 최소한 수개의 또 다른 상기 로직 셀내의 제 2 저장 회로의 출력단에 연결된 제 2 데이터 입력단과, ③ 상기 상호연결망과 최소한 수개의 또 다른 상기 로직 셀의 제 3 저장 회로 중 최소한 어느 일측에 저장 회로 출력 신호를 제공하기 위한 데이터 출력단을 구비하여, 상기 연결된 저장 회로들은 소정의 시프트 레지스터의 일부분을 형성하는 것을 특징으로 하는 프로그램형 어레이.
  2. 제 1 항에 있어서, 상기 제 1 저장 회로는 하나의 마스터부와; 하나의 슬레이브부와; 제 1 데이터 입력단에 수신된 소정의 신호를 이용하여 마스터부를 클럭 하기 위한 제 1 클럭 신호를 수신하기 위한 소정의 제 1 클럭 입력과;제 2 데이터 입력단에 수신된 소정의 신호를 이용하여 마스터부를 클럭하기 위한 제 2 클럭 신호를 수신하기 위한 소정의 제 2 클럭 입력과; 마스터부로부터 수신된 소정의 신호를 이용하여 슬레이브부를 클럭하기 위한 제 3 클럭 신호를 수신하기 위한 소정의 제 3 클럭 입력을 더 포함하는 것을 특징으로 하는 프로그램형 어레이.
  3. 제 2 항에 있어서, 상기 프로그램형 어레이와 연결된 최소한 수개의 로직 셀들의 각각은, 최소한 하나의 대체 클럭 신호를 제공하기 위한 최소한 하나의 대체 클럭 신호원과; 제 1 및 제 3 클럭 신호원들과, 상기 최소한 하나의 대체 클럭 신호원과, 상기 제 1 및 제 3 클럭 입력 각각의 사이에 연결되어 소정의 프로그램형 스위치와 결합되는데, 상기 프로그램형 스위치는 제 1 및 제 3 클럭 신호를 상기 제 1 및 제 3 클럭 입력단 각각에 제공하기 위한 것이고, 상기 제 1 및 제 3 클럭 신호는 상기 제 1 및 제 3 클럭 신호원이나 상기 적어도 하나의 대체 클럭 신호원의 둘중 하나로부터 상기 프로그램형 스위치에 의해 프로그램 가능하게 유도되는 것을 특징으로 하는 프로그램형 어레이.
  4. 제 3 항에 있어서, 상기 최소한 수개의 로직 셀 각각은 로직 셀에 연결된 전용 프로그램형 스위치를 갖는 것을 특징으로 하는 프로그램형 어레이.
  5. 제 3 항에 있어서, 상기 프로그램형 스위치는 최소한 수개인 각각의 상기 로직 셀과 상기 제 1, 제 3 클럭 신호와 대체 클럭 신호원 사이에 공통으로 연결된 단일 스위치를 포함하는 것을 특징으로 하는 프로그램형 어레이.
  6. 제 3 항에 있어서, 최소한 수개의 상기 로직 셀과 상기 상호연결망의 일부분은 LSSD 스캔 기술을 이용하여 시험 가능하도록 설계되며, 상기 시프트 레지스터는 상기 최소한 수개의 로직 셀들과 상기 상호연결망의 일부분을 스캔 시험하기 위한 스캔 체인을 포함하는 것을 특징으로 하는 프로그램형 어레이.
  7. 제 6 항에 있어서, 상기 제 1 클럭 신호는 LSSD 마스터부의 C 유형 클럭을 포함하고, 상기 제 2 클럭 신호는 LSSD 스캔 A 유형 클럭을 포함하며, 상기 제 3 클럭 신호는 LSSD 슬레이브부의 B 유형 클럭을 포함하는 것을 특징으로 하는 프로그램형 어레이.
  8. 제 3 항에 있어서, 상기 제 1 및 제 3 클럭 신호는 상기 프로그램형 스위치에 의해 상기 최소한 하나의 대체 클럭 신호의 교번 위상으로부터 각각 유도되는 것을 특징으로 하는 프로그램형 어레이.
  9. 제 3 항에 있어서, 상기 대체 클럭 신호원은 상기 프로그램형 어레이의 동작용 클럭 분배망을 포함하는 것을 특징으로 하는 프로그램형 어레이.
  10. 시프트 레지스터에 연결된 다수의 저장 회로를 갖는 집적 회로에 있어서, 상기 집적 회로는 제 1 및 제 2 입력 클럭 신호 각각에 대한 하나의 입력단과, 상기 다수의 저장 회로에 인가되는 제 1 및 제 2 출력 클럭 신호의 각각에 대한 하나의 출력단을 갖는 제 1 프로그램형 클럭 분리기를 더 포함하되, 상기 제 1 프로그램형 클럭 분리기는 상기 제 1 프로그램형 클럭 분리기에 의해 상기 제 1 및 제 2 출력 클럭 신호 각각이 상기 제 1 및 제 2 입력 클럭 신호로부터 각각 독립적으로 유도되는 제 1 구성방식 및 상기 제 1 프로그램형 클럭 분리기에 의해 상기 제 1 및 제 2 입력 클럭 신호들 모두가 상기 제 1 및 제 2 출력 클럭 신호중 하나의 교번 위상으로부터 유도되는 제 2 구성 방식을 포함하는 최소한 2개의 구성 방식으로 프로그램될 수 있는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  11. 제 10 항에 있어서, 상기 제 1 프로그램형 클럭 분리기는 하나의 제 3 입력 클럭 신호를 위한 입력단과, 제 3 출력 클럭 신호를 위한 출력단을 더 포함하며, 상기 제 3 출력 클럭 신호는 동작을 위해 다수의 저장 회로에 인가되며, 상기 프로그램형 클럭 분리기는 상기 제 3 출력 클럭 신호가 상기 제 3 입력 클럭 신호 및 소정의 비활성 신호중의 하나로부터 유도될 수 있게 프로그램되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  12. 제 11 항에 있어서, 상기 제 2 구성에서 상기 제 3 출력 클럭 신호는 상기 비활성 신호로부터 유도되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  13. 제 10 항에 있어서, 다수의 로직 셀들과; 최소한 수개의 상기 로직 셀을 상호 연결하는 하나의 상호연결망을 더 포함하고, 상기 최소한 수개의 상기 로직 셀 각각은 조합 로직과 다수의 저장 회로중 해당되는 최소한 하나의 저장 회로로 구성되며, 각 셀의 상기 조합 로직의 출력은 해당되는 저장 회로에 인가되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  14. 제 13 항에 있어서, 최소한 수개의 로직 셀과 상호연결망의 일부분은 LSSD 스캔 기술을 사용하여 시험이 가능하게 설계하며, 상기 시프트 레지스터는 상기 최소한 수개의 상기 로직 셀과 상기 상호연결망의 일부분을 스캔 시험하기 위한 스캔 체인을 구성하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  15. 제 14 항에 있어서, 상기 제 3 입력 클럭 신호는 소정의 LSSD A 유형 클럭을 포함하고, 상기 제 2 입력 클럭 신호는 소정의 LSSD B 유형 클럭을 포함하며, 상기 제 1 입력 클럭 신호는 소정의 LSSD C 유형 클럭을 포함하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  16. 제 15 항에 있어서, 상기 다수의 저장 회로중에서 최소한 하나의 저장 회로는 마스터부와 슬레이브부를 포함하며, 또한 최소한 하나의 저장 회로에서 있어서, 저장 회로에 인가되는 상기 프로그램형 클럭 분리기의 상기 제 1 출력 클럭 신호는 마스터부를 상기 각각의 조합 로직으로부터 수신된 데이터로 클럭킹하고; 저장 회로에 인가되는 상기 프로그램형 클럭 분리기의 상기 제 2 출력 클럭 신호는 슬레이브부를 마스터부로부터 수신된 데이터로 클럭킹 하고; 저장 회로에 인가되는 상기 프로그램형 클럭 분리기의 상기 제 3 출력 클럭 신호는 마스터부를 시프트 레지스터내의 이전 신호원으로부터 수신된 데이터로 클럭킹하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  17. 제 10 항에 있어서, 제 1 프로그램형 클럭 분리기를 포함하는 다수의 프로그램형 클럭 분리기를 포함하며, 상기 다수의 프로그램형 클럭 분리기의 각각은 각각에 해당되는 다수의 저장 회로를 위한 출력 클럭 신호들을 제공하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  18. 제17 항에 있어서, 상기 해당되는 다수의 저장 회로에 대체 클럭 신호들을 제공하기 위한 동작용 클럭 분배망을 더 포함하며, 상기 동작용 클럭 분배망을 각각 해당되는 다수의 저장 회로를 위한 분배점을 갖는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  19. 제 18 항에 있어서, 상기 해당되는 다수의 로직 회로중 최소한 수개의 각 저장 회로는 각각의 프로그램형 클럭 분리기의 상기 제 1 및 제 2 출력 신호 혹은 상기 동작용 클럭 분배망으로부터 유도된 소정의 클럭 신호를 각 해당되는 저장 회로에 프로그램 가능하게 제공하기 위한 프로그램형 스위치와 연결되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  20. 다수의 마스터／슬레이브 저장 회로를 갖는 집적 회로에 있어서, 상기 다수의 저장 회로는 회로 동작중에 데이터를 유지하고 상기 집적 회로를 스캔 시험하기 위해 하나의 시프트 레지스터에 연결되며; 스캔 시험중에, 사용자-공급 클럭 신호원으로부터의 다수의 사용자-공급 클럭 신호들은 저장 회로를 구동하기 위해 사용되고; 상기 집적 회로는 상기 다수의 저장 회로를 동작시키기 위한 다수의 클럭 신호들을 제공하기 위한 프로그램형 클럭 분리기를 포함하며, 상기 프로그램형 클럭 분리기는 제 1, 제 2 및 제 3의 클럭 신호들이 상기 다수의 사용자-공급 클럭 신호들 중의 해당되는 하나로부터 유도되는 제 1 구성과, 제 1 및 제 2 출력 클럭 신호들이 상기 다수의 사용자-공급 클럭 신호들중 활성 상태인 하나의 신호로부터 유도되며 상기 제 3 출력 클럭 신호는 비활성화시키는 제 2 구성으로 프로그램 가능하게 되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  21. 제 20 항에 있어서, 상기의 다수의 사용자-공급 클럭 신호들 및 상기 다수의 출력 클럭 신호들은 A 유형, B 유형 및 C 유형 클럭을 포함하되, 상기 A 유형 클럭은 시프트 레지스터의 이전 정보로부터 각 저장 회로에 데이터를 입력하기 위한 것이고, 상기B 유형 클럭은 각 저장 회로의 해당 마스터부로부터 각 저장 회로의 슬레이브부에 데이터를 입력하기 위한 것이고, 상기 C 유형 클럭은 상기 집적 회로의 조합 로직으로부터 각 저장 회로에 데이터를 입력하기 위한 것임을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  22. 제 21 항에 있어서, 상기 프로그램형 클럭 분리기의 상기 제 1 구성에서, 유형 A, 유형 B 및 유형 C 출력 클럭 신호들 각각은 상기 유형 A, 유형 B 및 유형 C의 사용자-공급 신호들중 하나로부터 유도되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  23. 제 22 항에 있어서, 상기 프로그램형 클럭 분리기의 상기 제 2 구성에서, 상기 유형 B 및 유형 C 출력 클럭 신호들은 상기 유형 B 및 유형 C의 사용자-공급 클럭 신호중 하나의 교번 위상을 사용함으로써 상기 프로그램형 클럭 분리기에 의해 유도되며, 상기 유형 A 출력 클럭 신호는 비활성화되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  24. 제 23 항에 있어서, 다수의 로직 셀을 더 포함하며, 상기 로직 셀들의 각각은 상기 다수의 저장 회로중 해당되는 하나로 구성되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  25. 제 24 항에 있어서, 하나의 교번 클럭원을 더 포함하며, 상기 다수의 저장 회로중 최소한 수개는 상기 유형 A, 유형 B, 유형 C의 사용자-공급 클럭 신호들이나 혹은 상기 대체 클럭원에서 유도된 클럭 신호로부터 유도된 신호를 상기 각각의 저장회로 클럭에 프로그램 가능하게 인가하기 위한 제 1 프로그램형 스위치와 연결되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  26. 제 25 항에 있어서, 상기 제 1 프로그램형 스위치는 프로그램형 클럭 분리기, 대체 클럭원과 다수의 저장 회로 중 수개의 사이에 연결되어, 프로그램형 클럭 분리기로부터 상기 출력 신호나 혹은 대체 클럭원으로부터 유도된 클럭 신호를 프로그램 가능하게 제공하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  27. 제 26 항에 있어서, 다수의 프로그램형 스위치들을 더 포함하며, 상기 다수의 프로그램형 스위치들은 제 1 프로그램형 스위치와 상기 최소한 다수의 저장 회로의 최소한 수개중 그 각각에 해당하는 각 프로그램형 스위치를 포함하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  28. 제 27 항에 있어서, 상기 프로그램형 스위치들 각각은 대체 클럭원으로부터 각각 수신된 단일 클럭의 교번 위상으로부터 두 개의 클럭 신호를 유도하기 위한 회로를 포함하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  29. 제 26 항에 있어서, 상기 제 1 프로그램형 스위치는 상기 대체 클럭원으로부터 수신된 단일 클럭의 교번 위상으로부터 두 개의 클럭 신호를 유도하기 위한 회로를 포함하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  30. 제 25 항에 있어서, 상기 사용자-공급 클럭 신호원은 A, B 및 C 클럭 신호원과 하나의 대체 클럭 신호원을 포함하며, 상기 프로그램형 스위치는 A, B 혹은 C 클럭 신호원, 대체 클럭 신호원과 상기 프로그램형 클럭 분리기 사이에 연결되어, 상기 A, B 혹은 C 클럭 신호원 혹은 상기 대체 클럭 신호원으로부터 소정의 B 혹은 C 클럭을 상기 프로그램형 클럭 분리기에 프로그램 가능하게 제공하는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
  31. 제 30 항에 있어서, 상기 프로그램 클럭 분리기로부터의 B 유형 및 C 유형 출력 클럭 신호들은 상기 프로그램형 스위치로부터 상기 프로그램형 클럭 분리기에 제공되는 상기 B 혹은 유형 C 클럭의 교번 위상을 사용함으로써 상기 프로그램형 클럭 분리기에 의해 유도되는 것을 특징으로 하는 다수의 저장 회로를 갖는 하나의 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960044017A 1995-11-14 1996-10-04 프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그래머블 회로 KR100241219B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP95-292527 1995-11-10
US08/557,219 1995-11-14
US08/557,219 US5651013A (en) 1995-11-14 1995-11-14 Programmable circuits for test and operation of programmable gate arrays
US8/557,219 1995-11-14
JP95-332629 1995-11-27

Publications (2)

Publication Number Publication Date
KR970030813A true KR970030813A (ko) 1997-06-26
KR100241219B1 KR100241219B1 (ko) 2000-03-02

Family

ID=24224519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044017A KR100241219B1 (ko) 1995-11-14 1996-10-04 프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그래머블 회로

Country Status (2)

Country Link
US (1) US5651013A (ko)
KR (1) KR100241219B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528600A (en) 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
US6018815A (en) * 1996-10-18 2000-01-25 Samsung Electronics Co., Ltd. Adaptable scan chains for debugging and manufacturing test purposes
US6115789A (en) * 1997-04-28 2000-09-05 International Business Machines Corporation Method and system for determining which memory locations have been accessed in a self timed cache architecture
US6071314A (en) 1997-09-29 2000-06-06 Xilinx, Inc. Programmable I/O cell with dual boundary scan
US5991908A (en) * 1997-09-29 1999-11-23 Xilinx, Inc. Boundary scan chain with dedicated programmable routing
US6611932B2 (en) 1997-12-05 2003-08-26 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based ASIC
US6223313B1 (en) * 1997-12-05 2001-04-24 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based asic
US6219813B1 (en) 1998-06-29 2001-04-17 International Business Machines Corporation Programmable timing circuit for testing the cycle time of functional circuits on an integrated circuit chip
US6347387B1 (en) * 1998-10-09 2002-02-12 Agere Systems Guardian Corp. Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links
US6275081B1 (en) * 1999-06-02 2001-08-14 Adaptec, Inc. Gated clock flip-flops
US6687864B1 (en) * 2000-06-08 2004-02-03 Cypress Semiconductor Corp. Macro-cell flip-flop with scan-in input
US6304122B1 (en) 2000-08-17 2001-10-16 International Business Machines Corporation Low power LSSD flip flops and a flushable single clock splitter for flip flops
US6704894B1 (en) 2000-12-21 2004-03-09 Lockheed Martin Corporation Fault insertion using on-card reprogrammable devices
US6614263B2 (en) * 2002-02-05 2003-09-02 Logicvision, Inc. Method and circuitry for controlling clocks of embedded blocks during logic bist test mode
US6982570B1 (en) * 2003-10-30 2006-01-03 Hewlett-Packard Development Company, L.P. Reconfigurable device
US7013449B2 (en) * 2003-10-30 2006-03-14 Hewlett-Packard Development Company, L.P. Method of designing custom circuit device using scheduling clock cycles
US7437635B1 (en) * 2003-12-30 2008-10-14 Altera Corporation Testing hard-wired IP interface signals using a soft scan chain
JP4510491B2 (ja) * 2004-03-26 2010-07-21 リーダー電子株式会社 ラッチおよびこれを使用した位相同期化回路
JP5035239B2 (ja) * 2006-03-15 2012-09-26 日本電気株式会社 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス
US8086832B2 (en) 2006-05-19 2011-12-27 International Business Machines Corporation Structure for dynamically adjusting pipelined data paths for improved power management
US20070271449A1 (en) * 2006-05-19 2007-11-22 International Business Machines Corporation System and method for dynamically adjusting pipelined data paths for improved power management
JP2010203898A (ja) * 2009-03-03 2010-09-16 Renesas Electronics Corp 半導体装置のテスト回路、半導体装置及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063080A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Method of propagation delay testing a level sensitive array logic system
US4140967A (en) * 1977-06-24 1979-02-20 International Business Machines Corporation Merged array PLA device, circuit, fabrication method and testing technique
US4177452A (en) * 1978-06-05 1979-12-04 International Business Machines Corporation Electrically programmable logic array
US4225957A (en) * 1978-10-16 1980-09-30 International Business Machines Corporation Testing macros embedded in LSI chips
DE3029883A1 (de) * 1980-08-07 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Schieberegister fuer pruef- und test-zwecke
US4404635A (en) * 1981-03-27 1983-09-13 International Business Machines Corporation Programmable integrated circuit and method of testing the circuit before it is programmed
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4504784A (en) * 1981-07-02 1985-03-12 International Business Machines Corporation Method of electrically testing a packaging structure having N interconnected integrated circuit chips
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
US4509008A (en) * 1982-04-20 1985-04-02 International Business Machines Corporation Method of concurrently testing each of a plurality of interconnected integrated circuit chips
US4553236A (en) * 1983-01-25 1985-11-12 Storage Technology Partners System for detecting and correcting errors in a CMOS computer system
US4495629A (en) * 1983-01-25 1985-01-22 Storage Technology Partners CMOS scannable latch
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
US4684830A (en) * 1985-03-22 1987-08-04 Monolithic Memories, Inc. Output circuit for a programmable logic array
US4635261A (en) * 1985-06-26 1987-01-06 Motorola, Inc. On chip test system for configurable gate arrays
US4771285A (en) * 1985-11-05 1988-09-13 Advanced Micro Devices, Inc. Programmable logic cell with flexible clocking and flexible feedback
US4749947A (en) * 1986-03-10 1988-06-07 Cross-Check Systems, Inc. Grid-based, "cross-check" test structure for testing integrated circuits
US4782283A (en) * 1986-08-22 1988-11-01 Aida Corporation Apparatus for scan testing CMOS integrated systems
US4857774A (en) * 1986-09-19 1989-08-15 Actel Corporation Testing apparatus and diagnostic method for use with programmable interconnect architecture
GB8626516D0 (en) * 1986-11-06 1986-12-10 Int Computers Ltd Testing programmable logic arrays
US4780874A (en) * 1987-04-20 1988-10-25 Tandem Computers Incorporated Diagnostic apparatus for a data processing system
US5047710A (en) * 1987-10-07 1991-09-10 Xilinx, Inc. System for scan testing of logic circuit networks
US4855669A (en) * 1987-10-07 1989-08-08 Xilinx, Inc. System for scan testing of logic circuit networks
US4893311A (en) * 1988-04-25 1990-01-09 Motorola, Inc. CMOS implementation of a built-in self test input generator (BISTIG)
US4980889A (en) * 1988-12-29 1990-12-25 Deguise Wayne J Multi-mode testing systems
EP0476159B1 (en) * 1990-09-15 1996-12-11 International Business Machines Corporation Programmable neural logic device
US5285453A (en) * 1990-12-28 1994-02-08 International Business Machines Corporation Test pattern generator for testing embedded arrays
JPH0511027A (ja) * 1991-07-04 1993-01-19 Sharp Corp スキヤン回路を内蔵した集積回路
US5298805A (en) * 1991-08-29 1994-03-29 National Semiconductor Corporation Versatile and efficient cell-to-local bus interface in a configurable logic array
US5337255A (en) * 1991-10-30 1994-08-09 Xilinx, Inc. Method for implementing set/reset synchronously or asynchronously in a programmable logic device
US5257223A (en) * 1991-11-13 1993-10-26 Hewlett-Packard Company Flip-flop circuit with controllable copying between slave and scan latches
JP2817486B2 (ja) * 1991-11-29 1998-10-30 日本電気株式会社 論理集積回路
US5250852A (en) * 1992-04-16 1993-10-05 Texas Instruments Incorporated Circuitry and method for latching a logic state
US5291079A (en) * 1992-07-23 1994-03-01 Xilinx, Inc. Configuration control unit for programming a field programmable gate array and reading array status

Also Published As

Publication number Publication date
US5651013A (en) 1997-07-22
KR100241219B1 (ko) 2000-03-02

Similar Documents

Publication Publication Date Title
KR970030813A (ko) 프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그램 가능 회로
US4293919A (en) Level sensitive scan design (LSSD) system
EP0046404B1 (en) Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US4914379A (en) Semiconductor integrated circuit and method of testing same
US4225957A (en) Testing macros embedded in LSI chips
US5422891A (en) Robust delay fault built-in self-testing method and apparatus
ATE406581T1 (de) Mehrfacherfassungs-dft-system für integrierte schaltungen auf scan-basis
DE3579314D1 (de) Integrierte schaltungen.
DE69830521D1 (de) Automatisches Schaltkreisprüfgerät für Halbleitervorrichtungen
JPH0481147B2 (ko)
DE69628034D1 (de) Hochimpedanzmodus für jtag
US4780666A (en) Semiconductor integrated circuit device having rest function
JPH02300826A (ja) 検査システムの動作方法
EP0633530B1 (en) Testing sequential logic circuit upon changing into combinatorial logic circuit
EP0709688B1 (en) A scan latch and test method therefore
EP0330841A3 (en) Logic circuit with a test function
JPH10125097A (ja) 半導体装置の内部電源制御回路
KR960019643A (ko) 모듈라 프로브 구조를 갖는 대형 집적회로
KR880003248A (ko) 반도체 집적회로장치
KR960032501A (ko) 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로
US7284178B2 (en) Method and apparatus for testing a device in an electronic component
Zhao et al. I/sub DDQ/testing of input/output resources of SRAM-based FPGAs
JPH032577A (ja) 試験回路
JPH11258304A (ja) システムロジックのテスト回路およびテスト方法
KR100504688B1 (ko) 반도체칩테스트회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee