JP5035239B2 - 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス - Google Patents
再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス Download PDFInfo
- Publication number
- JP5035239B2 JP5035239B2 JP2008510751A JP2008510751A JP5035239B2 JP 5035239 B2 JP5035239 B2 JP 5035239B2 JP 2008510751 A JP2008510751 A JP 2008510751A JP 2008510751 A JP2008510751 A JP 2008510751A JP 5035239 B2 JP5035239 B2 JP 5035239B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- configuration
- data
- programmable
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
前記プログラマブルブロックの各々は、テストコンフィグレーションデータと転送コンフィグレーションデータとを予め格納したコンフィグレーションメモリと、レジスタとを有し、
テストコンフィグレーション時には、前記コンフィグレーションメモリから前記テストコンフィグレーションデータを読み出して前記プログラマブルブロックを前記テストコンフィグレーション状態にしてテストを行って前記レジスタへそのテスト結果を保持し、転送コンフィグレーション時には、前記メモリから前記転送コンフィグレーションデータを読み出して前記レジスタを直列接続して前記テスト結果を順次読み出し、前記テストコンフィグレーション状態と前記転送コンフィグレーション状態とを交互に実行する制御手段を含むことを特徴とする。
前記プログラマブルブロックの各々に、テストコンフィグレーションデータと転送コンフィグレーションデータとを予め格納したコンフィグレーションメモリと、レジスタとを設けておき、
テストコンフィグレーション時には、前記コンフィグレーションメモリから前記テストコンフィグレーションデータを読み出して前記プログラマブルブロックを前記テストコンフィグレーション状態にしてテストを行って前記レジスタへそのテスト結果を保持するステップと
転送コンフィグレーション時には、前記メモリから前記転送コンフィグレーションデータを読み出して前記レジスタを直列接続して前記テスト結果を順次読み出すステップと、
前記テストコンフィグレーション状態と前記転送コンフィグレーション状態とを交互に実行するステップとを含むことを特徴とする。
前記プログラマブルブロックの各々は、テストコンフィグレーションデータと転送コンフィグレーションデータとを予め格納したコンフィグレーションメモリと、レジスタとを有し、
テストコンフィグレーション時には、前記コンフィグレーションメモリから前記テストコンフィグレーションデータを読み出して前記プログラマブルブロックを前記テストコンフィグレーション状態にしてテストを行って前記レジスタへそのテスト結果を保持し、転送コンフィグレーション時には、前記メモリから前記転送コンフィグレーションデータを読み出して前記レジスタを直列接続して前記テスト結果を順次読み出し、前記テストコンフィグレーション状態と前記転送コンフィグレーション状態とを交互に実行する制御手段とを含むことを特徴とする。
3 機能エレメント
4 レジスタ
15,16,18_i 信号経路
17 アドレス信号
5 プログラマブルスイッチ
7A,7B 入力選択器
8 データメモリ
9 比較器
20 コンフィギュレーションコントローラ
24 遷移アドレス生成ブロック
25 遷移信号生成ブロック
26 コンフィギュレーションアドレス選択器
27 遷移アドレス選択器
30,30_i,31_i,32_i,33_i 入出力ブロック
50,50_i,51_i,52_i,53_i 周辺ブロック
60 コンフィギュレーションメモリ
70 アドレスデコーダ
80 コンフィギュレーションアドレス部
81 遷移アドレス部
90 期待値照合器
96 論理和ゲート
97 論理積ゲート
100 ロジックブロックアレイ
200 テストコントローラ
210 テストコントロールロジック
211 テストデータカウンター
212 テストコンフィギュレーションカウンター
213 比較期間カウンター
310 出力バッファ
320 入力バッファ
340 マルチプレクサ
351,352,353,354 トライステートバッファ
Claims (21)
- 複数のプログラマブルブロックと、これらプログラマブルブロック間をプログラマブルに接続するプログラマブル配線とを含む再構成可能デバイスのテストシステムであって、
前記プログラマブルブロックの各々は、テストコンフィグレーションデータと転送コンフィグレーションデータとを予め格納したコンフィグレーションメモリと、レジスタとを有し、
テストコンフィグレーション時には、前記コンフィグレーションメモリから前記テストコンフィグレーションデータを読み出して前記プログラマブルブロックを前記テストコンフィグレーション状態にしてテストを行って前記レジスタへそのテスト結果を保持し、転送コンフィグレーション時には、前記メモリから前記転送コンフィグレーションデータを読み出して前記レジスタを直列接続して前記テスト結果を順次読み出し、前記テストコンフィグレーション状態と前記転送コンフィグレーション状態とを交互に実行する制御手段を含むことを特徴とするテストシステム。 - 前記制御手段は、状態遷移トリガーデータに基づいて前記コンフィグレーションメモリのアドレスを生成する手段を有することを特徴とする請求の範囲1記載のテストシステム。
- 前記制御手段は、前記テストコンフィグレーション状態におけるテストデータを生成することを特徴とする請求の範囲1または2記載のテストシステム。
- 前記制御手段は、前記状態遷移トリガーデータ及び前記テストデータを格納したデータメモリと、このデータメモリのアドレスを生成するアドレス生成手段とを有することを特徴とする請求の範囲3記載のテストシステム。
- 前記アドレス生成手段はテストパラメータによりアドレス生成動作が制御され、前記テストパラメータは前記データメモリに保持されていることを特徴とする請求の範囲4記載のテストシステム。
- 前記制御手段は、前記状態遷移トリガーデータ及び前記テストデータを格納したデータメモリを有し、このデータメモリのアドレスは外部から供給されるようにしたことを特徴とする請求の範囲3記載のテストシステム。
- 前記再構成可能デバイスは、前記テスト結果と期待値との比較を行ってこの比較結果をアキュミュレートする比較手段を、更に含むことを特徴とする請求の範囲1〜6いずれか記載のテストシステム。
- 前記比較手段は、前記プログラマブルブロックをコンフィグレーションすることにより実現されることを特徴とする請求の範囲7記載のテストシステム。
- 前記制御手段の少なくとも一部は、前記プログラマブルブロックをコンフィグレーションすることにより実現されることを特徴とする請求の範囲1〜8いずれか記載のテストシステム。
- 複数のプログラマブルブロックと、これらプログラマブルブロック間をプログラマブルに接続するプログラマブル配線とを含む再構成可能デバイスのテスト方法であって、
前記プログラマブルブロックの各々に、テストコンフィグレーションデータと転送コンフィグレーションデータとを予め格納したコンフィグレーションメモリと、レジスタとを設けておき、
テストコンフィグレーション時には、前記コンフィグレーションメモリから前記テストコンフィグレーションデータを読み出して前記プログラマブルブロックを前記テストコンフィグレーション状態にしてテストを行って前記レジスタへそのテスト結果を保持するステップと、
転送コンフィグレーション時には、前記メモリから前記転送コンフィグレーションデータを読み出して前記レジスタを直列接続して前記テスト結果を順次読み出すステップと、
前記テストコンフィグレーション状態と前記転送コンフィグレーション状態とを交互に実行するステップと、
を含むことを特徴とするテスト方法。 - 前記テストコンフィグレーション状態と前記転送コンフィグレーション状態とを交互に実行するステップは、状態遷移トリガーデータに基づいて前記コンフィグレーションメモリのアドレスを生成して状態遷移をなすことを特徴とする請求の範囲10記載のテスト方法。
- 前記テスト結果と期待値との比較を行ってこの比較結果をアキュミュレートするステップを、更に含むことを特徴とする請求の範囲10または11記載のテスト方法。
- 複数のプログラマブルブロックと、これらプログラマブルブロック間をプログラマブルに接続するプログラマブル配線とを含む再構成可能デバイスであって、
前記プログラマブルブロックの各々は、テストコンフィグレーションデータと転送コンフィグレーションデータとを予め格納したコンフィグレーションメモリと、レジスタとを有し、
テストコンフィグレーション時には、前記コンフィグレーションメモリから前記テストコンフィグレーションデータを読み出して前記プログラマブルブロックを前記テストコンフィグレーション状態にしてテストを行って前記レジスタへそのテスト結果を保持し、転送コンフィグレーション時には、前記メモリから前記転送コンフィグレーションデータを読み出して前記レジスタを直列接続して前記テスト結果を順次読み出し、前記テストコンフィグレーション状態と前記転送コンフィグレーション状態とを交互に実行する制御手段とを含むことを特徴とする再構成可能デバイス。 - 前記制御手段は、状態遷移トリガーデータに基づいて前記コンフィグレーションメモリのアドレスを生成する手段を有することを特徴とする請求の範囲13記載の再構成可能デバイス。
- 前記制御手段は、前記テストコンフィグレーション状態におけるテストデータを生成することを特徴とする請求の範囲13または14いずれか記載の再構成可能デバイス。
- 前記制御手段は、前記状態遷移トリガーデータ及び前記テストデータを格納したデータメモリと、このデータメモリのアドレスを生成するアドレス生成手段とを有することを特徴とする請求の範囲15記載の再構成可能デバイス。
- 前記アドレス生成手段はテストパラメータによりアドレス生成動作が制御され、前記テストパラメータは前記データメモリに保持されていることを特徴とする請求の範囲16記載の再構成可能デバイス。
- 前記制御手段は、前記状態遷移トリガーデータ及び前記テストデータを格納したデータメモリを有し、このデータメモリのアドレスは外部から供給されるようにしたことを特徴とする請求の範囲15記載の再構成可能デバイス。
- 前記テスト結果と期待値との比較を行ってこの比較結果をアキュミュレートする比較手段を、更に含むことを特徴とする請求の範囲13〜18いずれか記載の再構成可能デバイス。
- 前記比較手段は、前記プログラマブルブロックをコンフィグレーションすることにより実現されることを特徴とする請求の範囲19記載の再構成可能デバイス。
- 前記制御手段の少なくとも一部は、前記プログラマブルブロックをコンフィグレーションすることにより実現されることを特徴とする請求の範囲13〜20いずれか記載の再構成可能デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008510751A JP5035239B2 (ja) | 2006-03-15 | 2007-03-01 | 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070118 | 2006-03-15 | ||
JP2006070118 | 2006-03-15 | ||
PCT/JP2007/053890 WO2007119300A1 (ja) | 2006-03-15 | 2007-03-01 | 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス |
JP2008510751A JP5035239B2 (ja) | 2006-03-15 | 2007-03-01 | 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007119300A1 JPWO2007119300A1 (ja) | 2009-08-27 |
JP5035239B2 true JP5035239B2 (ja) | 2012-09-26 |
Family
ID=38609116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008510751A Expired - Fee Related JP5035239B2 (ja) | 2006-03-15 | 2007-03-01 | 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US8843795B2 (ja) |
JP (1) | JP5035239B2 (ja) |
WO (1) | WO2007119300A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8516322B1 (en) * | 2009-09-28 | 2013-08-20 | Altera Corporation | Automatic test pattern generation system for programmable logic devices |
KR101891362B1 (ko) * | 2010-10-05 | 2018-08-23 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 고장 검출 시스템, 취출 장치, 고장 검출 방법, 프로그램 및 기록 매체 |
US8982655B1 (en) | 2013-08-21 | 2015-03-17 | Via Technologies, Inc. | Apparatus and method for compression and decompression of microprocessor configuration data |
US9223715B2 (en) * | 2013-08-21 | 2015-12-29 | Via Alliance Semiconductor Co., Ltd. | Microprocessor mechanism for decompression of cache correction data |
US9348690B2 (en) * | 2013-08-21 | 2016-05-24 | Via Alliance Semiconductor Co., Ltd. | Correctable configuration data compression and decompression system |
US9395802B2 (en) | 2014-05-22 | 2016-07-19 | Via Alliance Semiconductor Co., Ltd. | Multi-core data array power gating restoral mechanism |
US9665490B2 (en) | 2014-05-22 | 2017-05-30 | Via Alliance Semiconductor Co., Ltd. | Apparatus and method for repairing cache arrays in a multi-core microprocessor |
US9524241B2 (en) | 2014-05-22 | 2016-12-20 | Via Alliance Semiconductor Co., Ltd. | Multi-core microprocessor power gating cache restoral mechanism |
US9606933B2 (en) | 2014-05-22 | 2017-03-28 | Via Alliance Semiconductor Co., Ltd. | Multi-core apparatus and method for restoring data arrays following a power gating event |
EP3435545B1 (en) * | 2015-10-15 | 2023-06-07 | Menta | System and method for testing and configuration of an fpga |
JP6781089B2 (ja) * | 2017-03-28 | 2020-11-04 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、電子制御装置の制御方法 |
WO2019153347A1 (zh) * | 2018-02-12 | 2019-08-15 | 富士通株式会社 | 配置信息的接收和发送方法、装置及通信系统 |
US10855529B2 (en) * | 2018-11-26 | 2020-12-01 | Stmicroelectronics Application Gmbh | Processing system, related integrated circuit, device and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04278481A (ja) * | 1991-03-06 | 1992-10-05 | Kawasaki Steel Corp | プログラマブルロジックデバイス |
JPH07198784A (ja) * | 1993-12-28 | 1995-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 演算論理診断装置 |
JPH1082839A (ja) * | 1996-09-06 | 1998-03-31 | Hitachi Telecom Technol Ltd | Fpgaを使用した電子装置の診断方式 |
JPH1144741A (ja) * | 1997-07-25 | 1999-02-16 | Fujitsu Ltd | プログラマブルロジックデバイス及びその試験方法並びに試験用データ作成方法 |
WO2006010739A1 (de) * | 2004-07-26 | 2006-02-02 | Robert Bosch Gmbh | Verfahren und vorrichtung zur beschaltung von eingängen bei microcontrollern sowie entsprechender microcontroller |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448525A (en) * | 1994-03-10 | 1995-09-05 | Intel Corporation | Apparatus for configuring a subset of an integrated circuit having boundary scan circuitry connected in series and a method thereof |
US5550843A (en) * | 1994-04-01 | 1996-08-27 | Xilinx, Inc. | Programmable scan chain testing structure and method |
US6070252A (en) * | 1994-09-30 | 2000-05-30 | Intel Corporation | Method and apparatus for interactive built-in-self-testing with user-programmable test patterns |
US5651013A (en) * | 1995-11-14 | 1997-07-22 | International Business Machines Corporation | Programmable circuits for test and operation of programmable gate arrays |
US5867507A (en) | 1995-12-12 | 1999-02-02 | International Business Machines Corporation | Testable programmable gate array and associated LSSD/deterministic test methodology |
US5764079A (en) * | 1996-03-11 | 1998-06-09 | Altera Corporation | Sample and load scheme for observability of internal nodes in a PLD |
US6038392A (en) | 1998-05-27 | 2000-03-14 | Nec Usa, Inc. | Implementation of boolean satisfiability with non-chronological backtracking in reconfigurable hardware |
EP1324495B1 (en) * | 2001-12-28 | 2011-03-30 | Fujitsu Semiconductor Limited | Programmable logic device with ferrroelectric configuration memories |
JP2005532756A (ja) | 2002-07-10 | 2005-10-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プログラマブル・ロジック・セルのアレイを有する電子回路 |
US7437635B1 (en) * | 2003-12-30 | 2008-10-14 | Altera Corporation | Testing hard-wired IP interface signals using a soft scan chain |
US7500162B2 (en) * | 2005-06-02 | 2009-03-03 | Cpu Technology, Inc. | Sourcing internal signals to output pins of an integrated circuit through sequential multiplexing |
JP2005323399A (ja) | 2005-07-11 | 2005-11-17 | Fuji Xerox Co Ltd | プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法。 |
US7620864B2 (en) * | 2006-10-26 | 2009-11-17 | International Business Machines Corporation | Method and apparatus for controlling access to and/or exit from a portion of scan chain |
US7739564B1 (en) * | 2007-03-21 | 2010-06-15 | Xilinx, Inc. | Testing an integrated circuit using dedicated function pins |
-
2007
- 2007-03-01 WO PCT/JP2007/053890 patent/WO2007119300A1/ja active Application Filing
- 2007-03-01 JP JP2008510751A patent/JP5035239B2/ja not_active Expired - Fee Related
- 2007-03-01 US US12/282,482 patent/US8843795B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04278481A (ja) * | 1991-03-06 | 1992-10-05 | Kawasaki Steel Corp | プログラマブルロジックデバイス |
JPH07198784A (ja) * | 1993-12-28 | 1995-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 演算論理診断装置 |
JPH1082839A (ja) * | 1996-09-06 | 1998-03-31 | Hitachi Telecom Technol Ltd | Fpgaを使用した電子装置の診断方式 |
JPH1144741A (ja) * | 1997-07-25 | 1999-02-16 | Fujitsu Ltd | プログラマブルロジックデバイス及びその試験方法並びに試験用データ作成方法 |
WO2006010739A1 (de) * | 2004-07-26 | 2006-02-02 | Robert Bosch Gmbh | Verfahren und vorrichtung zur beschaltung von eingängen bei microcontrollern sowie entsprechender microcontroller |
Also Published As
Publication number | Publication date |
---|---|
WO2007119300A1 (ja) | 2007-10-25 |
JPWO2007119300A1 (ja) | 2009-08-27 |
US8843795B2 (en) | 2014-09-23 |
US20090138770A1 (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5035239B2 (ja) | 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス | |
US10831507B2 (en) | Configuration load of a reconfigurable data processor | |
US8108744B2 (en) | Locally synchronous shared BIST architecture for testing embedded memories with asynchronous interfaces | |
US8286041B2 (en) | Semiconductor integrated circuit and method of saving and restoring internal state of the same | |
US9483442B2 (en) | Matrix operation apparatus | |
US6745355B1 (en) | Semiconductor integrated circuit | |
US20200241844A1 (en) | Matrix normal/transpose read and a reconfigurable data processor including same | |
JP2010152939A (ja) | 半導体装置とテスト方法 | |
JP2009048674A (ja) | 半導体集積回路 | |
US7380183B2 (en) | Semiconductor circuit apparatus and scan test method for semiconductor circuit | |
JP4315775B2 (ja) | 半導体集積回路装置 | |
US8046643B2 (en) | Transport subsystem for an MBIST chain architecture | |
US20120054564A1 (en) | Method and apparatus to test memory using a regeneration mechanism | |
US10288682B2 (en) | Integrated electronic device having a test architecture, and test method thereof | |
JP4388641B2 (ja) | 集積回路の試験装置 | |
ITMI20081561A1 (it) | Metodo di diagnosi condiviso per un sistema elettronico integrato incorporante una pluralità di unità di memoria | |
US20070260953A1 (en) | Scan test | |
JP5761819B2 (ja) | スキャン非同期記憶素子およびそれを備えた半導体集積回路ならびにその設計方法およびテストパターン生成方法 | |
US20050289421A1 (en) | Semiconductor chip | |
US11143702B2 (en) | Test access port circuit capable of increasing transmission throughput | |
US11984178B2 (en) | Methods and devices for flexible RAM loading | |
JP5442522B2 (ja) | 半導体集積回路のテスト回路 | |
JP2005032375A (ja) | 半導体記憶装置、及びそのテスト方法 | |
JP2009042017A (ja) | スキャンパス回路及び半導体集積回路 | |
JP2005348297A (ja) | フィールド・プログラマブル・ゲート・アレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5035239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |