KR910003799A - 반도체 집적회로 장치 및 그 테스트 방법 - Google Patents

반도체 집적회로 장치 및 그 테스트 방법 Download PDF

Info

Publication number
KR910003799A
KR910003799A KR1019900010486A KR900010486A KR910003799A KR 910003799 A KR910003799 A KR 910003799A KR 1019900010486 A KR1019900010486 A KR 1019900010486A KR 900010486 A KR900010486 A KR 900010486A KR 910003799 A KR910003799 A KR 910003799A
Authority
KR
South Korea
Prior art keywords
scan
data
clock
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1019900010486A
Other languages
English (en)
Other versions
KR930011704B1 (ko
Inventor
다께시 야마무라
Original Assignee
야마모또 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모또 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모또 다꾸마
Publication of KR910003799A publication Critical patent/KR910003799A/ko
Application granted granted Critical
Publication of KR930011704B1 publication Critical patent/KR930011704B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로 장치 및 그 테스트 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 바운더리 스캔의 실시예를 도시한 선도,
제6도는 슈도우-랜덤 패턴(pseudo-random pattern)발생기를 도시한 간단한 회로선도,
제8도는 본 발명의 예를 도시한 도식적인 선도.

Claims (12)

  1. 반도체 집적회로 장치에 있어서, 내부회로; 상기 내부회로로 스캔 데이타를 전달하기 위한 스캔패스 수단; 테스트 모드 신호에 대응하는 스캔 데이타를 발생시키기 위한 스캔 데이타 발생 수단: 상기 테스트 모드 신호에 응답하는 스캔 클럭을 발생시키기 위한 클럭 발생 수단으로 이루어지고, 상기 내부회로, 상기 스캔 패스 수단, 상기 스캔 데이타 발생 수단과 상기 클럭 발생 수단이 단일칩으로 형성되고, 상기 스캔 데이타 발생 수단에 의해 생성된 스캔 데이타가 상기 테스트 모드 신호에 응답하는 상기 스캔 패스 수단에 전달되는 것을 특징으로 하는 반도체 집적회로 장치.
  2. 청구범위 제1항에 있어서, 상기 스캔 패스 수단이 내부회로의 입력단자와 출력단자에 연결된 다수의 플립플롭으로 이루어진 반도체 집적회로 장치.
  3. 청구범위 제1항에 있어서, 상기 내부회로의 다수 외부단자와 인터페이스를 형성하는 입/출력회로를 스캔하도록 채택하고, 다수의 입/출력 회로에 배열된 다수의 플립플롭이 서로 연결된 반도체 집적회로 장치.
  4. 청구범위 제1항에 있어서, 상기 집적회로 장치가 상기 스캔 데이타 발생수단과 상기 클럭 발생수단을 자동적으로 활성화시키기 위한 클럭을 발생시키는 기본 클럭 발생회로를 더 포함하는 반도체 집적회로 장치.
  5. 청구범위 제4항에 있어서, 상기 기본 클럭 발생회로가 링 발진기를 포함하는 반도체 집적회로 장치.
  6. 청구범위 제4항에 있어서, 상기 스캔 데이타 발생수단이 상기 기본 클럭 발생회로로부터 출력된 클럭을 기초로한 랜덤 패턴 데이타를 발생하는 반도체 집적회로 장치.
  7. 청구범위 제4항에 있어서, 상기 스캔 데이타 발생수단이 상기 기본 클럭 발생회로로부터 출력된 클럭을 기초로 반전 동작을 반복하므로써 패턴 데이타를 발생 시카고 카운터 회로에 의해 형성되는 반도체 집적회로 장치.
  8. 청구범위 제1항에 있어서, 상기 스캔 패스 수단에 의해 스캔 데스트의 경우 외부적으로부터 전달된 클럭과 스켄 테스트 데이타를 전달하는 스캔-인 동작에 대한 입/출력 회로를 포함하고, 스캔-인 동작에 대한 상기 입/출력 회로의 선택기를 더 포함하고, 상기 선택기가 활성화되므로 상기 스캔 패스수단에 대해 번-인 동작의 경우에 상기 테스트 모드 신호를 기초로 발생된 상기 클럭 발생수단을 스캔닝하기 위한 클럭과 상기 데이타 발생수단으로 부터의 발생을 스캔닝하기 위한 데이타를 전달하고, 상기 스캔 패스 수단에 대해 스캔 데스트의 경우에 외부 단자로 공급되는 스캔 데스트 데이타를 전달하는 것을 특징으로 하는 반도체 집적회로 장치.
  9. 청구범위 제3항에 있어서, 데이타가 상기 입/출력 셀에 내장된 상기 플리플롭을 통하여 LSI에 스캔-인 핀과 다른 입력으로부터 전달되고, 상기 스캔 데이타가 상기 선택기를 통하여 모든 입력 단자로부터 LSI로 상기 스캔 데이타를 전달함과 동시에 상기 플립플롭을 통하여 시리얼로 전송되는 반도체 집적회로 장치.
  10. 테스트 모드시 LSI칩 내에서 자동적으로 스캔 데이타와 스캔 클럭을 발생; 상기 스캔 패스 수단에 자동적으로 상기 스캔 데이타와 상기 스캔 클럭을 전달; 상기 스캔 패스 수단에 전달된 상기 스캔 데이타에 의한 내부회로를 활성화하는 번-인 처리를 실행; 상기 번-인 처리후 상기 내부회로가 결합이 있는지 없는지를 판별의 단계로 이루어진 스캔 패스 수단을 갖는 반도체 집적회로 장치에 대한 테스트 방법.
  11. 청구범위 제10항에 있어서, 상기 스캔 데이타가 랜덤 패턴 데이타로 형성된 테스트 방법.
  12. 청구범위 제10항에 있어서, 상기 스캔 데이타가 일부의 반전 동작을 반복하여 패턴 데이타로 형성된 테스트 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900010486A 1989-07-11 1990-07-11 반도체 집적 회로장치 및 그 테스트방법 KR930011704B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP89-178307 1989-07-11
JP1-178307 1989-07-11
JP1178307A JPH0770573B2 (ja) 1989-07-11 1989-07-11 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR910003799A true KR910003799A (ko) 1991-02-28
KR930011704B1 KR930011704B1 (ko) 1993-12-18

Family

ID=16046189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010486A KR930011704B1 (ko) 1989-07-11 1990-07-11 반도체 집적 회로장치 및 그 테스트방법

Country Status (5)

Country Link
US (1) US5341096A (ko)
EP (1) EP0408299B1 (ko)
JP (1) JPH0770573B2 (ko)
KR (1) KR930011704B1 (ko)
DE (1) DE69031551T2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499851U (ko) * 1991-02-07 1992-08-28
JP3247937B2 (ja) * 1992-09-24 2002-01-21 株式会社日立製作所 論理集積回路
GB9303758D0 (en) * 1993-02-25 1993-04-14 Texas Instruments Ltd Improvements in or relating to integrated logic circuits
JPH0712902A (ja) * 1993-06-17 1995-01-17 Fujitsu Ltd 半導体集積回路
JP2746076B2 (ja) * 1993-09-02 1998-04-28 日本電気株式会社 半導体集積回路、その設計方法およびそのテスト方法
US5416783A (en) * 1993-08-09 1995-05-16 Motorola, Inc. Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor
JP2727930B2 (ja) * 1993-10-04 1998-03-18 日本電気株式会社 バウンダリスキャンテスト回路
JP2671817B2 (ja) * 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法
US5798653A (en) * 1995-04-20 1998-08-25 Sun Microsystems, Inc. Burn-in system for reliable integrated circuit manufacturing
US6005407A (en) * 1995-10-23 1999-12-21 Opmax Inc. Oscillation-based test method for testing an at least partially analog circuit
US5796751A (en) * 1996-07-22 1998-08-18 International Business Machines Corporation Technique for sorting high frequency integrated circuits
JP3003587B2 (ja) * 1996-08-02 2000-01-31 日本電気株式会社 個別テストプログラム作成方式
US6018815A (en) * 1996-10-18 2000-01-25 Samsung Electronics Co., Ltd. Adaptable scan chains for debugging and manufacturing test purposes
US5982189A (en) * 1997-05-14 1999-11-09 International Business Machines Corporation Built-in dynamic stress for integrated circuits
FR2764991B1 (fr) * 1997-06-24 1999-09-03 Sgs Thomson Microelectronics Procede de test fonctionnel et circuit comprenant des moyens de mise en oeuvre du procede
US6205566B1 (en) * 1997-07-23 2001-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
US6573703B1 (en) * 1999-04-05 2003-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device
DE19917336C2 (de) 1999-04-16 2002-07-11 Infineon Technologies Ag Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
TW484016B (en) 1999-07-28 2002-04-21 Hitachi Ltd Semiconductor integrated circuit and recording medium
JP2001042010A (ja) * 1999-08-03 2001-02-16 Sanyo Electric Co Ltd 半導体集積回路
US6453258B1 (en) 1999-12-17 2002-09-17 International Business Machines Corporation Optimized burn-in for fixed time dynamic logic circuitry
US6476632B1 (en) 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
US6664799B2 (en) * 2000-12-14 2003-12-16 Micron Technology, Inc. Method and apparatus for enabling a digital memory tester to read the frequency of a free running oscillator
EP1271162B1 (en) * 2001-06-20 2005-10-26 Broadcom Corporation Test system
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
JP3575695B2 (ja) * 2002-07-15 2004-10-13 松下電器産業株式会社 半導体集積回路のバーンイン試験装置
KR100641706B1 (ko) * 2004-11-03 2006-11-03 주식회사 하이닉스반도체 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법
US7500165B2 (en) * 2004-10-06 2009-03-03 Broadcom Corporation Systems and methods for controlling clock signals during scan testing integrated circuits
KR100801054B1 (ko) * 2005-10-08 2008-02-04 삼성전자주식회사 반도체 회로의 타이밍 마진 측정 장치 및 이를 포함한 온칩특성 측정 장치
US7915902B2 (en) * 2006-10-18 2011-03-29 Mongtage Technology Group Limited Dynamic burn-in systems and apparatuses
JP5439742B2 (ja) 2008-05-16 2014-03-12 富士通株式会社 システムコントローラ、半導体装置、及びインターフェイス試験方法
US9033158B2 (en) 2009-08-06 2015-05-19 Kuraray Chemical Co., Ltd. Molded activated charcoal and water purifier involving same
US8633725B2 (en) * 2010-09-10 2014-01-21 Advanced Micro Devices, Inc. Scan or JTAG controllable capture clock generation
US9231567B2 (en) * 2012-09-06 2016-01-05 Lattice Semiconductor Corporation Test solution for a random number generator
US8841974B2 (en) * 2012-09-06 2014-09-23 Silicon Image, Inc. Test solution for ring oscillators

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278897A (en) * 1978-12-28 1981-07-14 Fujitsu Limited Large scale semiconductor integrated circuit device
GB8411733D0 (en) * 1984-05-09 1984-06-13 Gen Electric Co Plc Integrated circuit testing arrangements
JPH0627785B2 (ja) * 1986-07-08 1994-04-13 富士通株式会社 半導体集積回路
JP2556017B2 (ja) * 1987-01-17 1996-11-20 日本電気株式会社 論理集積回路
US4855672A (en) * 1987-05-18 1989-08-08 Shreeve Robert W Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
JPS643744A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Lsi test method

Also Published As

Publication number Publication date
EP0408299A3 (en) 1992-03-18
DE69031551T2 (de) 1998-02-19
DE69031551D1 (de) 1997-11-13
EP0408299B1 (en) 1997-10-08
KR930011704B1 (ko) 1993-12-18
EP0408299A2 (en) 1991-01-16
JPH0770573B2 (ja) 1995-07-31
US5341096A (en) 1994-08-23
JPH0342850A (ja) 1991-02-25

Similar Documents

Publication Publication Date Title
KR910003799A (ko) 반도체 집적회로 장치 및 그 테스트 방법
US5252917A (en) Scanning circuit apparatus for test
US4875003A (en) Non-contact I/O signal pad scan testing of VLSI circuits
US5444715A (en) AC interconnect test of integrated circuit chips
KR960008341A (ko) 반도체 집적회로 및 검사 방법
JPH05249186A (ja) 論理回路テスト装置及び論理回路テスト方法
EP0148403A2 (en) Linear feedback shift register
JPH01117053A (ja) 超大規模集積回路のｉ／ｏセル
RU98116488A (ru) Способ тестирования переключателя ввода/вывода с использованием стандарта оргт
US4071902A (en) Reduced overhead for clock testing in a level system scan design (LSSD) system
KR910018812A (ko) 다중 주파수 회로용 스캔 검사 회로
KR100754238B1 (ko) 제어가능하고 테스트가능한 집적 회로용 발진기 장치
KR890005534A (ko) Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템
KR100393472B1 (ko) 스캔테스트용자동리세트바이패스제어
US5610926A (en) Method & circuit for testing ic logic circuits
US6738921B2 (en) Clock controller for AC self-test timing analysis of logic system
JP2648001B2 (ja) 半導体集積回路
JPH112664A (ja) バウンダリスキャンレジスタ
JP2646713B2 (ja) 半導体素子の比較試験回路
JPS6171375A (ja) 論理回路装置
CN117517938A (zh) 一种芯片扫描链测试方法及装置、电子设备、存储介质
JP2002350509A (ja) 半導体装置
JPH04361179A (ja) 半導体集積回路装置
Hławiczka et al. Universal test controller chip for board self test
JP2001237379A (ja) 集積回路の試験回路及び試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee