JPH01117053A - 超大規模集積回路のｉ／ｏセル - Google Patents
超大規模集積回路のｉ／ｏセルInfo
- Publication number
- JPH01117053A JPH01117053A JP63178306A JP17830688A JPH01117053A JP H01117053 A JPH01117053 A JP H01117053A JP 63178306 A JP63178306 A JP 63178306A JP 17830688 A JP17830688 A JP 17830688A JP H01117053 A JPH01117053 A JP H01117053A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- cell
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 15
- 238000012360 testing method Methods 0.000 claims description 63
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 12
- 238000013461 design Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 9
- 125000004122 cyclic group Chemical group 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000011068 loading method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100173726 Arabidopsis thaliana OR23 gene Proteins 0.000 description 1
- 101000666896 Homo sapiens V-type immunoglobulin domain-containing suppressor of T-cell activation Proteins 0.000 description 1
- 102100030140 Thiosulfate:glutathione sulfurtransferase Human genes 0.000 description 1
- 102100038282 V-type immunoglobulin domain-containing suppressor of T-cell activation Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- IJJVMEJXYNJXOJ-UHFFFAOYSA-N fluquinconazole Chemical compound C=1C=C(Cl)C=C(Cl)C=1N1C(=O)C2=CC(F)=CC=C2N=C1N1C=NC=N1 IJJVMEJXYNJXOJ-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
- G01R31/318538—Topological or mechanical aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はＶＬＳＩの試験性及び標準化したチップ設計
の改良に関する。
の改良に関する。
（発明の背景）
試験性（ｔｅｓｔａｂｉｌｉｔｙ ）とは、チップの製
造者回路基板上にチップを構築するオリジナル装置製造
者、及びエンド・ユーザーが集積回路の特定の一片につ
いての適正さを決定し、その設計目的であったタスクを
実行するための能力を高める超大規模集積回路の改良と
いってもよい考え方である。
造者回路基板上にチップを構築するオリジナル装置製造
者、及びエンド・ユーザーが集積回路の特定の一片につ
いての適正さを決定し、その設計目的であったタスクを
実行するための能力を高める超大規模集積回路の改良と
いってもよい考え方である。
試験性には、例えばスループットの速度及びその整合性
、変化している環境条件におけるスループットの整合性
、特定の論理ゲート及び組合わせ論理構造の正しいパフ
ォーマンス、指定した論理設計特性に合っているか否か
の点における物理的な設計の適正さ等のパフォーマンス
特性を含む、いくつかの要素が含まれるということがで
きる。本発明で説明している改善及び特徴は、試験性を
改善すると共に、利用可能な半導体の領域（″シリコン
実ニステート″）をより効果的に利用するシステムとし
て協動することである。チップ・レベルにおける試験性
は、モジュール、基板、又はシステム・レベルの試験性
に寄与するものとなる。
、変化している環境条件におけるスループットの整合性
、特定の論理ゲート及び組合わせ論理構造の正しいパフ
ォーマンス、指定した論理設計特性に合っているか否か
の点における物理的な設計の適正さ等のパフォーマンス
特性を含む、いくつかの要素が含まれるということがで
きる。本発明で説明している改善及び特徴は、試験性を
改善すると共に、利用可能な半導体の領域（″シリコン
実ニステート″）をより効果的に利用するシステムとし
て協動することである。チップ・レベルにおける試験性
は、モジュール、基板、又はシステム・レベルの試験性
に寄与するものとなる。
試験性を改善するために、大規模集積（ＬＳＩ）回路及
び超大規模集積（ＶＬＳＩ）回路のチップには異なった
種々の試験システムが構築されていた。特定例として、
誤りが組合わせ論理処理ストリームに発生する初期にデ
ータ誤りを検出するように特に構成したりオン（Ｌｙｏ
ｎ）に付与された米国特許第４．６６０．１９８号があ
る。これは、発見した最初の誤りに基づく処理ストリー
ムにおけるあらゆる点のデータ出力を捕捉することによ
り、不良ロジックを発見するものである。
び超大規模集積（ＶＬＳＩ）回路のチップには異なった
種々の試験システムが構築されていた。特定例として、
誤りが組合わせ論理処理ストリームに発生する初期にデ
ータ誤りを検出するように特に構成したりオン（Ｌｙｏ
ｎ）に付与された米国特許第４．６６０．１９８号があ
る。これは、発見した最初の誤りに基づく処理ストリー
ムにおけるあらゆる点のデータ出力を捕捉することによ
り、不良ロジックを発見するものである。
パン・プルシド（Ｖａｎ Ｂｒｕｎｔ ）に付与された
米国特許第４．３５７．７０３号には、チップに試験性
を構築するための別の機構が説明されている。
米国特許第４．３５７．７０３号には、チップに試験性
を構築するための別の機構が説明されている。
パン・プルシドは、試験中の主要な機能１１に対する入
力を制御し、分析するためにかつその出力を導出してト
ランスミッション・ゲート１０１２３．１３及び３２と
、オペランド・ジェネレータ及びアキュムレータ２２と
、出カシエネレータ及びアキュムレータ３４とを制御す
るコントロール・レジスタを使用することを意図するも
のである。
力を制御し、分析するためにかつその出力を導出してト
ランスミッション・ゲート１０１２３．１３及び３２と
、オペランド・ジェネレータ及びアキュムレータ２２と
、出カシエネレータ及びアキュムレータ３４とを制御す
るコントロール・レジスタを使用することを意図するも
のである。
試験データは制御シフト・レジスタを介して入力され、
試験は試験制御入力を介して制御される。
試験は試験制御入力を介して制御される。
試験はチップ内の奥にある複雑な内部ロジック・セグメ
ントにより進行するので、チップが更に複雑になり、か
つ大きくなるに従って、試験オペランドを保持するため
に特殊化したフリップ・７０ツブのようなものを備える
と助かることになる。
ントにより進行するので、チップが更に複雑になり、か
つ大きくなるに従って、試験オペランドを保持するため
に特殊化したフリップ・７０ツブのようなものを備える
と助かることになる。
このような装置は、米国特許出願第０４６．２１８号に
説明されている。
説明されている。
種々の走査試験は、この発明において説明されているも
のを除き、この発明により用いることができ、またピン
を付加することなく、容易に実施することができる、走
査設計の説明については、マツクラスキー（ＨｃＣｌｕ
ｓｋｙ）著、セミコンダクター・インターナショナル（
５ｅｌｌｌｉＣＯｎｄｕＣｔＯｒＩｎｔｅｒｎａｔｉｏ
ｎａｌ ）社発行、１９８５年９月、第１１８頁〜第１
２３頁の［セミカスタム・ロジック（７）ＫＭ （ｒｅ
ｓｔｔｎｇ ｓｅｍ’７−ｃｕｓｔｏｍ ＬＯ（ｌｉｃ
） Ｊ 、及。
のを除き、この発明により用いることができ、またピン
を付加することなく、容易に実施することができる、走
査設計の説明については、マツクラスキー（ＨｃＣｌｕ
ｓｋｙ）著、セミコンダクター・インターナショナル（
５ｅｌｌｌｉＣＯｎｄｕＣｔＯｒＩｎｔｅｒｎａｔｉｏ
ｎａｌ ）社発行、１９８５年９月、第１１８頁〜第１
２３頁の［セミカスタム・ロジック（７）ＫＭ （ｒｅ
ｓｔｔｎｇ ｓｅｍ’７−ｃｕｓｔｏｍ ＬＯ（ｌｉｃ
） Ｊ 、及。
マツクラスキー著、１９８９年４月、ＩＥＥＥ設計及び
試験（ＩＥＥＥ Ｄｅｓｉｇｎ ＆ 電）、「自己試験
の組込み方法（Ｂｕｉｌｔ Ｉｎ ５ｅｌｆ Ｔｅ５ｔ
Ｔｅｃｈｎｉｑｕｅｓ ）」を参照すべきである。
試験（ＩＥＥＥ Ｄｅｓｉｇｎ ＆ 電）、「自己試験
の組込み方法（Ｂｕｉｌｔ Ｉｎ ５ｅｌｆ Ｔｅ５ｔ
Ｔｅｃｈｎｉｑｕｅｓ ）」を参照すべきである。
これら及び他の設計特徴及び試験性の考察の使用のいく
つかは、１９８６年６月、ｒＬＶＬｓ Ｉシテスム設計
（ＶＬＳＩ Ｓｙｓｔｅｍ Ｄｅｓｉｏｎ） Ｊにおイ
テ、ロン・レイク（Ｒｏｎ Ｌａｋｅ）による［オン・
チップと、１９８６年５月２６日、エレクトロニツクス
（Ｅｌｅｃｔｒｏｎｉｃｓ ）に発表したデビット・ア
ール・レスニック（Ｄａｖｉｄ Ｒ，蛮仏ｎ１ｃｋ ）
による［標準試験装置によるＶＬＳＩの検査（Ｃｈｅｃ
ｋｉｎｑ ｏｕｔＶＬＳＩ Ｗｉｔｈ ５ｔａｎｄａｒ
ｄ Ｔｅ５ｔ Ｇｅａｒ） Ｊと、１９８３年３／４月
号のｒＶＬｓＩ設計」におけるこれもデビット・アール
・レスニックによる「新しい６にゲート・アレーによる
試験性及び保守性（Ｔｅｓｔａｂｉｌｉｔｙ ａｎｄ
Ｈａｉｎｔａｉｎａｂｉｌｉｔｙ Ｗｉｔｈ ａＮｅＷ
６にＧａｔｅ Ａｒｒａｙ ） Ｊという論文により
説明されている。ここでは、これらの論文において説明
されている情報を前記引用により関連させるものとする
。
つかは、１９８６年６月、ｒＬＶＬｓ Ｉシテスム設計
（ＶＬＳＩ Ｓｙｓｔｅｍ Ｄｅｓｉｏｎ） Ｊにおイ
テ、ロン・レイク（Ｒｏｎ Ｌａｋｅ）による［オン・
チップと、１９８６年５月２６日、エレクトロニツクス
（Ｅｌｅｃｔｒｏｎｉｃｓ ）に発表したデビット・ア
ール・レスニック（Ｄａｖｉｄ Ｒ，蛮仏ｎ１ｃｋ ）
による［標準試験装置によるＶＬＳＩの検査（Ｃｈｅｃ
ｋｉｎｑ ｏｕｔＶＬＳＩ Ｗｉｔｈ ５ｔａｎｄａｒ
ｄ Ｔｅ５ｔ Ｇｅａｒ） Ｊと、１９８３年３／４月
号のｒＶＬｓＩ設計」におけるこれもデビット・アール
・レスニックによる「新しい６にゲート・アレーによる
試験性及び保守性（Ｔｅｓｔａｂｉｌｉｔｙ ａｎｄ
Ｈａｉｎｔａｉｎａｂｉｌｉｔｙ Ｗｉｔｈ ａＮｅＷ
６にＧａｔｅ Ａｒｒａｙ ） Ｊという論文により
説明されている。ここでは、これらの論文において説明
されている情報を前記引用により関連させるものとする
。
ＶＬＳＩにおけるゲート数が増加するに従って、また設
計が益々特殊用とになるのに従って、簡単かつ確実な試
験性の必要性は、益々重要となって来た。
計が益々特殊用とになるのに従って、簡単かつ確実な試
験性の必要性は、益々重要となって来た。
ロジックの正しさの試験と共に、パフォーマンスに影響
するプロセス特性（例えは静電容量及び抵抗のバラツキ
）も試験可能であり、試験されるべきものである。
するプロセス特性（例えは静電容量及び抵抗のバラツキ
）も試験可能であり、試験されるべきものである。
（発明の概要）
主として超大規模集積回路の試験性を改善することを意
図した装置を説明するものである。当該装置の全ての部
品は、パフォーマンスを改善し、柔軟性を増加させ、か
つ機能を付は加えるように協動する。ＶＬＳＩ特性の周
辺に分散され、パフォーマンス特性が測定されるリング
発振器と、各信号ピンに接続され、かつ直列に接続され
た入力レジスタ（ＩＲ）、及び出力レジスタ（ＯＲ）（
この順序で接続されている。）を構築している周辺に配
置されたユニットｌ／Ｏセル設計と、付加的なレジスタ
のフリップ・フロップ（そのうちのいくつかはレジスタ
の長さを増加させるための「ダミー」即ち「フィラー」
フリップ・７０ツブであり、またそのうちのいくつかは
制御レジスタ・フリップ・７０ツブである。）を直列経
路に設けたのが特徴である。前記入力レジスタ及び出力
レジスタは直列接続され、境界走査試験構造を形成し、
前記入力レジスタ及び出力レジスタに供給されるクロッ
クは、前記制御レジスタのクロックから切り離されてい
る。更に、チップに対する試験ストローブ（ＴＥＳＴ）
及び試験クロック・エネーブル（ＴＣＥ）入力もラッチ
に設けられ、強化した機能を初期に形成する。クロック
・スキューの測定は、クロック監視ピンを用いてユーザ
ーのカスタム化可能な中央ロジック領域（コア・ロジッ
ク領域ともいう。）内で行なわれる。入力レジスタから
最適化したオペランド発生機構を説明する。出力レジス
タの新しいチエツク・サム発生機構を説明する。さらに
、オン・チップ試験及び保守機能を制御する制御レジス
タの使用についても説明する。
図した装置を説明するものである。当該装置の全ての部
品は、パフォーマンスを改善し、柔軟性を増加させ、か
つ機能を付は加えるように協動する。ＶＬＳＩ特性の周
辺に分散され、パフォーマンス特性が測定されるリング
発振器と、各信号ピンに接続され、かつ直列に接続され
た入力レジスタ（ＩＲ）、及び出力レジスタ（ＯＲ）（
この順序で接続されている。）を構築している周辺に配
置されたユニットｌ／Ｏセル設計と、付加的なレジスタ
のフリップ・フロップ（そのうちのいくつかはレジスタ
の長さを増加させるための「ダミー」即ち「フィラー」
フリップ・７０ツブであり、またそのうちのいくつかは
制御レジスタ・フリップ・７０ツブである。）を直列経
路に設けたのが特徴である。前記入力レジスタ及び出力
レジスタは直列接続され、境界走査試験構造を形成し、
前記入力レジスタ及び出力レジスタに供給されるクロッ
クは、前記制御レジスタのクロックから切り離されてい
る。更に、チップに対する試験ストローブ（ＴＥＳＴ）
及び試験クロック・エネーブル（ＴＣＥ）入力もラッチ
に設けられ、強化した機能を初期に形成する。クロック
・スキューの測定は、クロック監視ピンを用いてユーザ
ーのカスタム化可能な中央ロジック領域（コア・ロジッ
ク領域ともいう。）内で行なわれる。入力レジスタから
最適化したオペランド発生機構を説明する。出力レジス
タの新しいチエツク・サム発生機構を説明する。さらに
、オン・チップ試験及び保守機能を制御する制御レジス
タの使用についても説明する。
フリップ・フロップに関連する全てのものにおいて、設
計について説明した種々の種類のスタティック・フリッ
プ・フロップ若しくはダイナミック・フリップ・７０ツ
ブ、又はラッチにより、本発明を実施することができる
。
計について説明した種々の種類のスタティック・フリッ
プ・フロップ若しくはダイナミック・フリップ・７０ツ
ブ、又はラッチにより、本発明を実施することができる
。
［本発明の好ましい実施例の詳細な説明］ユニットｌ／
Ｏセル構造及びチップ設計の概要チップの外部と、本発
明の好ましい実施例のチップの内部との通信は、標準的
な入出力ロジックを示す第１図のピンＰのようなピンを
介して行なわれる。入出力ロジック（ｌ／Ｏセル）は、
この試験装置の主要部品である。入力レジスタ及び出力
レジスタはこれらから作られる。本発明の好ましい実施
例を含む特定用途向は集積回路（ＡＳＩＣ）は、片面が
物理的に約１０．６６８悶であり、およそユーザー・カ
スタム化可能の２０．０００ゲートと等価である。ＡＳ
ＩＧはピンを取り付けるために２４０ユニツトｌ／Ｏセ
ルを使用し、また２４９人力レジスタ（ＩＲ）ビット及
び２４１出力レジスタ（ＯＲ）ビットを有するように構
築される。
Ｏセル構造及びチップ設計の概要チップの外部と、本発
明の好ましい実施例のチップの内部との通信は、標準的
な入出力ロジックを示す第１図のピンＰのようなピンを
介して行なわれる。入出力ロジック（ｌ／Ｏセル）は、
この試験装置の主要部品である。入力レジスタ及び出力
レジスタはこれらから作られる。本発明の好ましい実施
例を含む特定用途向は集積回路（ＡＳＩＣ）は、片面が
物理的に約１０．６６８悶であり、およそユーザー・カ
スタム化可能の２０．０００ゲートと等価である。ＡＳ
ＩＧはピンを取り付けるために２４０ユニツトｌ／Ｏセ
ルを使用し、また２４９人力レジスタ（ＩＲ）ビット及
び２４１出力レジスタ（ＯＲ）ビットを有するように構
築される。
２４素子を有する制御レジスタ（ＣＲ）も使用される。
即ち、制御レジスタ（ＣＲ）はその入力用の試験データ
入力ピンに接続されている。制御レジスタ（ＣＲ）は入
力レジスタ（ＩＲ）の最下位ビット即ち第１ビツトに直
列に接続されている。
入力ピンに接続されている。制御レジスタ（ＣＲ）は入
力レジスタ（ＩＲ）の最下位ビット即ち第１ビツトに直
列に接続されている。
限定された又は拡張された機能を有する他の論理的、又
は物理的な寸法のチップでは、本発明の示唆から逸脱す
ることなく、ここで説明した特定の構造に関連して説明
したピン又はレジスタ素子が更に多くなるか、又は更に
少ないものになる。ユニットｌ／Ｏセルに接続されてい
る各ピンを第１図のＰとして説明することができ、その
入力は入力バッファＩＢによりバッファリングされてい
る。
は物理的な寸法のチップでは、本発明の示唆から逸脱す
ることなく、ここで説明した特定の構造に関連して説明
したピン又はレジスタ素子が更に多くなるか、又は更に
少ないものになる。ユニットｌ／Ｏセルに接続されてい
る各ピンを第１図のＰとして説明することができ、その
入力は入力バッファＩＢによりバッファリングされてい
る。
外部世界に対する全ての通常（試験及び保守を除く）機
能の通信はこれらのユニットｌ／Ｏセルを介して行なわ
れる。従って、ＡＳＩＣ設計者が作業を開始可能となる
前に、シリコンにこれらの制限を盛り込む他のシステム
の場合のように、単に入力したり、出力したりするので
はなく、全ての信号ピンにより入出力することができる
ので、システム設計が容易となる。本発明の好ましい実
施例では、更に、ユニットｌ／Ｏセルを使用しない試験
に割り付けられた８ピン（ＶＩＳＴＡピンと呼ぶ）があ
る。これらのピンは、テスト・クロック・エネーブル（
ＴＣＥ）、テスト・ストローブ（ＴＳＴ） 、システム
・クロック人力（バッファリング後はＣＬＫＯと呼ぶ。
能の通信はこれらのユニットｌ／Ｏセルを介して行なわ
れる。従って、ＡＳＩＣ設計者が作業を開始可能となる
前に、シリコンにこれらの制限を盛り込む他のシステム
の場合のように、単に入力したり、出力したりするので
はなく、全ての信号ピンにより入出力することができる
ので、システム設計が容易となる。本発明の好ましい実
施例では、更に、ユニットｌ／Ｏセルを使用しない試験
に割り付けられた８ピン（ＶＩＳＴＡピンと呼ぶ）があ
る。これらのピンは、テスト・クロック・エネーブル（
ＴＣＥ）、テスト・ストローブ（ＴＳＴ） 、システム
・クロック人力（バッファリング後はＣＬＫＯと呼ぶ。
）、リング・オシレータ出力（ＲＯＯ） 、リング・オ
シレータ・エネーブル（ＲＯＥ）、クロック・モニタ（
ＣＫＭ） 、テスト・データ入力（ＴＤ Ｉ ） 、及
びテスト・データ出力（ＴＤＯ）である。これらの機能
については以下で説明する。
シレータ・エネーブル（ＲＯＥ）、クロック・モニタ（
ＣＫＭ） 、テスト・データ入力（ＴＤ Ｉ ） 、及
びテスト・データ出力（ＴＤＯ）である。これらの機能
については以下で説明する。
電源及び接地ピンもユニットｌ／Ｏセルを使用しない。
本発明の好ましい実施例においては、信号ピン用に２４
０ピン、ＶＩＳＴピン用に８ピン、電源及び接地用にそ
れぞれ２４ピン、総計２９６ピンを使用する。
０ピン、ＶＩＳＴピン用に８ピン、電源及び接地用にそ
れぞれ２４ピン、総計２９６ピンを使用する。
ユニットｌ／Ｏセルは、回路１０から出力されるコア・
ロジック入力（ＣＬＩ）を介し、チップのコア・ロジッ
クに入力を導くものであり、コア・ロジックからの出力
を回路１０へのコア・ロジック出力（ＣＬＯ）の入力点
で受け取る。入力レジスタ素子及び出力レジスタ素子を
回路１０のサブユニット１０ｉ及び１００として示す。
ロジック入力（ＣＬＩ）を介し、チップのコア・ロジッ
クに入力を導くものであり、コア・ロジックからの出力
を回路１０へのコア・ロジック出力（ＣＬＯ）の入力点
で受け取る。入力レジスタ素子及び出力レジスタ素子を
回路１０のサブユニット１０ｉ及び１００として示す。
回路の固有な電気的な機能に用いる付加的な回路素子を
示すために、拡大用の挿入１１及び１２が設けられてお
り、この機能はロジックを試験し、設計の機能性を確認
するために、我々のソフトウェアを使用することができ
ないものである。第１図の左側のＦ信号は個々に動作し
、またその数々の機能を実行するために、協動して回路
１ｏを機能的に付勢させる。Ｆ信号は制御レジスタ（Ｃ
Ｒ）の出力から導かれたものである。これら信号Ｆの詳
細な説明は以下の制御レジスタの機能についての詳細な
説明で行なう。
示すために、拡大用の挿入１１及び１２が設けられてお
り、この機能はロジックを試験し、設計の機能性を確認
するために、我々のソフトウェアを使用することができ
ないものである。第１図の左側のＦ信号は個々に動作し
、またその数々の機能を実行するために、協動して回路
１ｏを機能的に付勢させる。Ｆ信号は制御レジスタ（Ｃ
Ｒ）の出力から導かれたものである。これら信号Ｆの詳
細な説明は以下の制御レジスタの機能についての詳細な
説明で行なう。
従って、ユニットｌ／Ｏセルに関連して説明するピンＰ
を介するコア・ロジック出力（ＣＬＯ）をエネーブルす
るために、機能Ｆ１６及びＦ１６Ｂ（Ｆ１６の逆論理）
、信号Ｆ２２及びＦ２３Ｂ出カニネーブル・ラインＯＥ
Ｎは全ての協動しなければならない。同様に、コア・ロ
ジック入力（ＣＬＩ）に到達するようにピンＰからの入
力をエネーブルするために、信号Ｆ１８を付勢しなけれ
ばならない。
を介するコア・ロジック出力（ＣＬＯ）をエネーブルす
るために、機能Ｆ１６及びＦ１６Ｂ（Ｆ１６の逆論理）
、信号Ｆ２２及びＦ２３Ｂ出カニネーブル・ラインＯＥ
Ｎは全ての協動しなければならない。同様に、コア・ロ
ジック入力（ＣＬＩ）に到達するようにピンＰからの入
力をエネーブルするために、信号Ｆ１８を付勢しなけれ
ばならない。
入力ＳＩは、次に前のレジスタ・ビットの出力である直
列入力を表わすものである。回路２０は情報を記憶した
入力レジスタのビットと見做してもよい。フリップ・７
０ツブ２１に続く回路２０の残りは、排他的論理和（Ｘ
ＯＲ）ゲートを動作させ、ＩＲｘ又はＳＸのみを０１に
おける出力信号として通過させる。ＸＯＲゲートの構造
は対応する以下の項で説明するオペランド発生機構を実
現するために用いられている。Ｓｘ及びＳＸＢ入力は入
力レジスタ（ＩＲ）の上位ビットから受け取ったデータ
出力か、又はＩＲオペランド発生機構の項で詳細に説明
するＳｘＯ付勢付勢／ＳＸ域勢としてハードウェア接続
されている。ＪＪ Ｘ ＩＩの符号は割り付けてない特
定のレジスタ・ビット番号を示す。
列入力を表わすものである。回路２０は情報を記憶した
入力レジスタのビットと見做してもよい。フリップ・７
０ツブ２１に続く回路２０の残りは、排他的論理和（Ｘ
ＯＲ）ゲートを動作させ、ＩＲｘ又はＳＸのみを０１に
おける出力信号として通過させる。ＸＯＲゲートの構造
は対応する以下の項で説明するオペランド発生機構を実
現するために用いられている。Ｓｘ及びＳＸＢ入力は入
力レジスタ（ＩＲ）の上位ビットから受け取ったデータ
出力か、又はＩＲオペランド発生機構の項で詳細に説明
するＳｘＯ付勢付勢／ＳＸ域勢としてハードウェア接続
されている。ＪＪ Ｘ ＩＩの符号は割り付けてない特
定のレジスタ・ビット番号を示す。
Ｑにより示す第１図の信号ラインは直列に接続された次
の素子に対する出力を表わすことに注意すべきである。
の素子に対する出力を表わすことに注意すべきである。
ＳＸの符号は、″ハードウェア″信号（常時ハイ又はロ
ー）から導出したか、又は直列に接続されたレジスタの
上位１ビツトから導出されたものであるので、この規約
には従わない。
ー）から導出したか、又は直列に接続されたレジスタの
上位１ビツトから導出されたものであるので、この規約
には従わない。
スリップ・７０ツブ２１の正出力ＩＲＸ及び負出力ＩＲ
ＸＢはそれぞれトランスミッション・ゲート２２及び２
３に行く。これらのトランスミッション・ゲート２２．
２３は、ゲート２４や、同じようなシンボル設計の他の
ゲートと共に、上位（制御）入力が負即ちＯのとき、及
び下位の制御入力が正即ち１のときは、付勢されている
（データ入力が前方向に進行可能）ものとする。トラン
スミッション・ゲート２２に対するデータ入力もＩＲｘ
としてオン・チップ・ロジックに供給することができる
。反転出力が次の入力レジスタに対する直列入力として
ゲート２４の後の０１に供給されている。
ＸＢはそれぞれトランスミッション・ゲート２２及び２
３に行く。これらのトランスミッション・ゲート２２．
２３は、ゲート２４や、同じようなシンボル設計の他の
ゲートと共に、上位（制御）入力が負即ちＯのとき、及
び下位の制御入力が正即ち１のときは、付勢されている
（データ入力が前方向に進行可能）ものとする。トラン
スミッション・ゲート２２に対するデータ入力もＩＲｘ
としてオン・チップ・ロジックに供給することができる
。反転出力が次の入力レジスタに対する直列入力として
ゲート２４の後の０１に供給されている。
出力レジスタ（ＯＲ）も同様に構築される。出力バッフ
ァ０８からのオフ・チップ出力がピンＰで得られる。出
力バッファＯＢに対する〃エネーブル“が付勢されたと
きは、回路３５がらの出力はピンＰに現われる。ピンＰ
の出力が出力レジスタの素子回路３０の出りであれば、
ＱＯ比出力信号Ｆ１６Ｂによりゲート出力される。フリ
ップ・フロップ即ちレジスタ素子は回路２５であり、反
転出力もＱＯＢから得られる。信号Ｆ２１及びＦ２１Ｂ
は、ゲート２６及び２６を制御する信号であり、回路２
５の入力に供給される。ゲート２９及び３１は、信号Ｆ
１９及びＦ１９Ｂに基づいて、ＸＯＲ（排他的論理和）
ゲート２８の一方の選択的な入力となる。次に前の出力
レジスタのビット（ＳＯ）は、ＸＯＲゲート２８の他方
の入力である。ＸＯＲゲート２８の出力はゲート２６に
供給され、またビットＳＯがゲート２７に供給される。
ァ０８からのオフ・チップ出力がピンＰで得られる。出
力バッファＯＢに対する〃エネーブル“が付勢されたと
きは、回路３５がらの出力はピンＰに現われる。ピンＰ
の出力が出力レジスタの素子回路３０の出りであれば、
ＱＯ比出力信号Ｆ１６Ｂによりゲート出力される。フリ
ップ・フロップ即ちレジスタ素子は回路２５であり、反
転出力もＱＯＢから得られる。信号Ｆ２１及びＦ２１Ｂ
は、ゲート２６及び２６を制御する信号であり、回路２
５の入力に供給される。ゲート２９及び３１は、信号Ｆ
１９及びＦ１９Ｂに基づいて、ＸＯＲ（排他的論理和）
ゲート２８の一方の選択的な入力となる。次に前の出力
レジスタのビット（ＳＯ）は、ＸＯＲゲート２８の他方
の入力である。ＸＯＲゲート２８の出力はゲート２６に
供給され、またビットＳＯがゲート２７に供給される。
信号Ｆ２１及びＦ２１Ｂは、オンとなっているのはゲー
ト２６か、又は２７かを判断する。
ト２６か、又は２７かを判断する。
ここでは、次に前の入力素子ビット回路のゲート２４の
信号Ｆ２０Ｂ及びＦ２０の構築に従い、ライン１７の入
力をフリップ・フロップ２１に対する入力として用いる
ことができることを述べておく必要がある。信号Ｆ１８
及びＦ１７Ｂもこの伝送が可能なものでなければならな
い。信号Ｆ１８もＡＬＴ ＣＬＩ”、及び″ＣＬＩ″
入力を、Ｐ点で得られる情報、又は次に前のＱＩ（この
図では８１）から得られる情報によりチップ・コア・ロ
ジックに供給する。
信号Ｆ２０Ｂ及びＦ２０の構築に従い、ライン１７の入
力をフリップ・フロップ２１に対する入力として用いる
ことができることを述べておく必要がある。信号Ｆ１８
及びＦ１７Ｂもこの伝送が可能なものでなければならな
い。信号Ｆ１８もＡＬＴ ＣＬＩ”、及び″ＣＬＩ″
入力を、Ｐ点で得られる情報、又は次に前のＱＩ（この
図では８１）から得られる情報によりチップ・コア・ロ
ジックに供給する。
従って、入出力機能の両方の信号セルを用いることによ
り、この設計はレイアウト、異なる設計に対する柔軟性
、多数又は少数の素子による入出力レジスタを備える能
力が容易に得られ、かつこれらのレジスタの位置を予め
定める必要性をなくすものである。この設計も接地のバ
ウンス及び他のアナログ問題をなくすものである。
り、この設計はレイアウト、異なる設計に対する柔軟性
、多数又は少数の素子による入出力レジスタを備える能
力が容易に得られ、かつこれらのレジスタの位置を予め
定める必要性をなくすものである。この設計も接地のバ
ウンス及び他のアナログ問題をなくすものである。
リング・オシレータ
第２図は本発明の実施例のリング・オシレータ回路を示
す。リング・オシレータ回路４０はＶＬＳＩチップＣの
周辺に展開され、これによってチップの表面に発生する
製造工程のバラツキを平均化するようにしている。リン
グ令オシレータ回路４０は、本発明の実施例で使用して
いる数百もの同じインバータを書き込むのを避けるため
に、本発明に関連する特徴のみを示す。リング・オシレ
ータ回路４０は奇数のゲート又はインバータを必要とし
、リング・オシレータ・エネーブル信号ＲＯＥとなる開
始パルスがピンＰから供給される必要がある。開始パル
スが発振を開始させ、その速度が測定される。発振速度
のバラツキは、チップ表面の全般にわたり製造工程の品
質の測定値を与えるものとなる。この測定値は実際のチ
ップ・パフォーマンスの予測値である。
す。リング・オシレータ回路４０はＶＬＳＩチップＣの
周辺に展開され、これによってチップの表面に発生する
製造工程のバラツキを平均化するようにしている。リン
グ令オシレータ回路４０は、本発明の実施例で使用して
いる数百もの同じインバータを書き込むのを避けるため
に、本発明に関連する特徴のみを示す。リング・オシレ
ータ回路４０は奇数のゲート又はインバータを必要とし
、リング・オシレータ・エネーブル信号ＲＯＥとなる開
始パルスがピンＰから供給される必要がある。開始パル
スが発振を開始させ、その速度が測定される。発振速度
のバラツキは、チップ表面の全般にわたり製造工程の品
質の測定値を与えるものとなる。この測定値は実際のチ
ップ・パフォーマンスの予測値である。
リング・オシレータ素子に用いられるトランジスタは、
最良の結果を得るためにコア領域で用いられているもの
と同一の寸法であるべきである。
最良の結果を得るためにコア領域で用いられているもの
と同一の寸法であるべきである。
リング・オシレータの従来の設計は、コア領域で用いて
いたものと異なる寸法の回路素子を用いていた。従来の
リング・オシレータの設計は、チップの局部的な狭い領
域のみをサンプリングしており、総合処理特性について
信頼性のない測定値を得るものであった。本発明のリン
グ・オシレータは、局部的な小さなチップ部分のみを試
験をしていた従来可能とするものよりも優れたチップ・
パフォーマンスの測定手段となる。従来はコア領域にお
いて用いられる素子と異なる大きさの素子用いていたの
で、この理由からも測定値の有用性は制限されたもので
あった。ＮＡＮＤゲート４２の初期人力ＲＯＥは回路の
動作を開始させる起動パルスとなる。奇数のインバータ
（偶数子ＮＡＮＤゲート４２が回路を連続的に発振させ
る。発振速度はこれを監視するために用いられるインバ
ータに最も近い出力ピンにより監視可能にすることがで
きる。この場合は、インバータ４４がピンＰにリング・
オシレータ出力ＲＯＯを供給する。異なるインバータ出
力（ＮＡＮＤゲートを含む）を用いることができるが、
好ましい実施例ではＡＳＩＣの全てのバラツキのために
特定のピンに近い特定のゲートが選択される。
いたものと異なる寸法の回路素子を用いていた。従来の
リング・オシレータの設計は、チップの局部的な狭い領
域のみをサンプリングしており、総合処理特性について
信頼性のない測定値を得るものであった。本発明のリン
グ・オシレータは、局部的な小さなチップ部分のみを試
験をしていた従来可能とするものよりも優れたチップ・
パフォーマンスの測定手段となる。従来はコア領域にお
いて用いられる素子と異なる大きさの素子用いていたの
で、この理由からも測定値の有用性は制限されたもので
あった。ＮＡＮＤゲート４２の初期人力ＲＯＥは回路の
動作を開始させる起動パルスとなる。奇数のインバータ
（偶数子ＮＡＮＤゲート４２が回路を連続的に発振させ
る。発振速度はこれを監視するために用いられるインバ
ータに最も近い出力ピンにより監視可能にすることがで
きる。この場合は、インバータ４４がピンＰにリング・
オシレータ出力ＲＯＯを供給する。異なるインバータ出
力（ＮＡＮＤゲートを含む）を用いることができるが、
好ましい実施例ではＡＳＩＣの全てのバラツキのために
特定のピンに近い特定のゲートが選択される。
第１図には、リング・オシレータの素子が示されている
。これは、チップ周辺にｌ／Ｏセルを含む領域から構築
されているためでもある。このリング・オシレータの精
度を改善するために、リングに対して浮遊容量を付加す
る付加的な一組の金属線が回路に付加されることにより
負荷を増加させていることに注意すべきである。これは
、通常更に負荷が重いチップのコア条件をよく近似する
ものである。これらの金属線は、チップ上で他の回路に
接続されていない、簡単な複数本のストリップ、又は複
数枚の金属片、ポリシリコン、又は他の導電性材料４６
からなる。
。これは、チップ周辺にｌ／Ｏセルを含む領域から構築
されているためでもある。このリング・オシレータの精
度を改善するために、リングに対して浮遊容量を付加す
る付加的な一組の金属線が回路に付加されることにより
負荷を増加させていることに注意すべきである。これは
、通常更に負荷が重いチップのコア条件をよく近似する
ものである。これらの金属線は、チップ上で他の回路に
接続されていない、簡単な複数本のストリップ、又は複
数枚の金属片、ポリシリコン、又は他の導電性材料４６
からなる。
第１図において、ＲＯＥ信号はリング・オシレータをエ
ネーブルする。ＲＯＥ信号はユニットｌ／Ｏセルを使用
していないが、コアに利用可能な入力を供給する。ピン
入力も、好ましい実施例では、走査モードにおいて使用
されいるレジスタの走査モードをエネーブルするために
利用可能であり、又は他の目的に用いることができる。
ネーブルする。ＲＯＥ信号はユニットｌ／Ｏセルを使用
していないが、コアに利用可能な入力を供給する。ピン
入力も、好ましい実施例では、走査モードにおいて使用
されいるレジスタの走査モードをエネーブルするために
利用可能であり、又は他の目的に用いることができる。
入力レジスタの新しいオペランド発生機構本発明を用い
たチップの試験では、レジスタの最下位ビットにより入
力された「種」を起動させ、これを全入力レジスタに伝
搬させることによって入力レジスタ内に一連の疑似ラン
ダム数を発生させる。この種はレジスタのチエイン、（
ＣＲ−ＩＲ−ＯＲ−又はＩＲ−ＯＲ）介して伝搬する。
たチップの試験では、レジスタの最下位ビットにより入
力された「種」を起動させ、これを全入力レジスタに伝
搬させることによって入力レジスタ内に一連の疑似ラン
ダム数を発生させる。この種はレジスタのチエイン、（
ＣＲ−ＩＲ−ＯＲ−又はＩＲ−ＯＲ）介して伝搬する。
チップが疑似ランダム・モードに設定されたときは、入
力レジスタはロード後、次の各クロックでコア・ロジッ
クに新しい疑似ランダム入力を発生する。
力レジスタはロード後、次の各クロックでコア・ロジッ
クに新しい疑似ランダム入力を発生する。
従って、入力レジスタは入力オペランドを発生してチッ
プのコア・ロジックに送り込み、当該コア・ロジックの
欠陥について試験する。シーケンシャル・フォールトと
呼ばれる一定の欠陥を検出するために、直列に隣接する
ビットから信号の独立性が必要とされる。例えば、ある
位置の入力オペランドがビット０．０を直列接続してい
るときは、次のクロック・サイクルで第２ビツトは常に
０となっても、第１は常に０又は１である。従って、与
られられたクロック・サイクルでは、第２ビツトは前の
クロック・サイクルから第１ビツトの状態から独立して
いる。例えば、０１０の連続的なパターンに、次のクロ
ックにより０．１、又は１．１が続くことは不可能であ
る。同様に、あるビツトにより隔てられているビット間
に連続的な従属性を発見することができ、かつ連続的な
従属性が２クロツク毎に発生する。一般に、この連続的
な従属性をｎクロック・サイクルでｎビットにより隔て
られているフリップ会７０ツブに見出すことができる。
プのコア・ロジックに送り込み、当該コア・ロジックの
欠陥について試験する。シーケンシャル・フォールトと
呼ばれる一定の欠陥を検出するために、直列に隣接する
ビットから信号の独立性が必要とされる。例えば、ある
位置の入力オペランドがビット０．０を直列接続してい
るときは、次のクロック・サイクルで第２ビツトは常に
０となっても、第１は常に０又は１である。従って、与
られられたクロック・サイクルでは、第２ビツトは前の
クロック・サイクルから第１ビツトの状態から独立して
いる。例えば、０１０の連続的なパターンに、次のクロ
ックにより０．１、又は１．１が続くことは不可能であ
る。同様に、あるビツトにより隔てられているビット間
に連続的な従属性を発見することができ、かつ連続的な
従属性が２クロツク毎に発生する。一般に、この連続的
な従属性をｎクロック・サイクルでｎビットにより隔て
られているフリップ会７０ツブに見出すことができる。
隣接するビット間における独立性なしには、連続的な一
定のシーケンシャル・フォールトを検出することはでき
ない。
定のシーケンシャル・フォールトを検出することはでき
ない。
従来技術では、最上位ビット及びあるサブセットの入力
レジスタ・ビットの出力はビット０（最下位ビット即ち
第１ビツト）にＸＯＲ（排他的論理和ゲート）ツリーを
介してフィードバックされる。このようなフィードバッ
クの数が大きければ大きい程、ＸＯＲツリーを介して伝
搬させるのに必要なゲート遅延時間が長くなる。入力レ
ジスタにより生成されたオペランドがビットＯで直列的
にのみ独立しているだけなので、必要とする連続的なパ
ターン（例えば、０．０に続く０．１又は１．１）を生
成することができないという可能性が大きい。本発明に
おいては、接続された４つの連続的なフリップ・７０ツ
ブ出力を他の７リツプ・フロップの約１／４へ、フィー
ドバックする。
レジスタ・ビットの出力はビット０（最下位ビット即ち
第１ビツト）にＸＯＲ（排他的論理和ゲート）ツリーを
介してフィードバックされる。このようなフィードバッ
クの数が大きければ大きい程、ＸＯＲツリーを介して伝
搬させるのに必要なゲート遅延時間が長くなる。入力レ
ジスタにより生成されたオペランドがビットＯで直列的
にのみ独立しているだけなので、必要とする連続的なパ
ターン（例えば、０．０に続く０．１又は１．１）を生
成することができないという可能性が大きい。本発明に
おいては、接続された４つの連続的なフリップ・７０ツ
ブ出力を他の７リツプ・フロップの約１／４へ、フィー
ドバックする。
これらのフィードバック入力はＳＸ及びその補数のＳＸ
Ｂとして現われる。フリップ・７０ツブの出力はＱｌで
ある。このフィードバック入力は、Ｉｌｏに関連して全
て前記に説明したフリップφ７０ツブ２１の出力ＩＲＸ
と排他的論理和が取られる。オペランド生成に関連する
総合的な構造については、第４図を参照することにより
更に容易に理解することができる。
Ｂとして現われる。フリップ・７０ツブの出力はＱｌで
ある。このフィードバック入力は、Ｉｌｏに関連して全
て前記に説明したフリップφ７０ツブ２１の出力ＩＲＸ
と排他的論理和が取られる。オペランド生成に関連する
総合的な構造については、第４図を参照することにより
更に容易に理解することができる。
ここで、本発明の好ましい実施例による解決を示す第３
図を参照すると、入力レジスタ９はサブユニット９ａ、
９ｂ、９ｃ及び９ｄに分割される。
図を参照すると、入力レジスタ９はサブユニット９ａ、
９ｂ、９ｃ及び９ｄに分割される。
これらの入力レジスタ９部分の長さはｎビットであり、
各セグメントについて異なるｎでなければならない。各
セグメントについて、２ 回の反復をする前に最大数
列を発生する最大長の多項式を計算する。この多項式は
図示のように、ＸＯＲゲートを介してフィードバックす
ることにより実行される。長さ６７．６３．６４、及び
５５のセグメントに順に分割された２４９人力レジスタ
を有する実施例において、多項式は、セグメント９ａの
ときは（１６進表示で）９．４８００゜ＢＢ２１．１４
４４２．３７０１であり、セグメント９ｂのときは０４
１Ｇ、４５０９．８Ｅ２２．１２１１、セグメント９Ｃ
のときは１．４５９４．４４８８、Ｂ１２１．２３５１
セグメント９ｄのときは９４．４０９３．４２４Ａ、４
９４５である。これは、各セグメントの最上位ビットか
らのフィードバックが第１セグメント９ａのビット０１
３．５．８．１２．１３．１５．２０．２４．２２６．
２７．３０．３５．３９．４１．４５．５０．５４．５
５．５７．５８、及び５９に行き、第２セグメント９ｂ
のビット６７．６８．７２．７８．７９．８０，８４．
８８．９０．９５．９８．９９．１０３．１０４．１０
５．１０９．１１３．１１８．１２１、及び１２５に行
き、第３セグメント９Ｃのビット１３０．１３２．１３
６．１３８．１３９．１４２．１４４．１４８．１５２
．１５５．１５９．１６３．１６５．１６６．１７０．
１７３．１７８．１８１．１８５．１８６．１８８、及
び１９０に行き、第４セグメント９ｄのビット１９４．
１９７．１９９．２０３．２１０．２１３．２１６．２
１７．２１９．２２４．２２７．２３０．２３２．２３
５．２３８．２４１．２４３、及び２４７に行くことを
意味する。（前記において説明したある番号材はビット
に行くことは、次に前のビットの出力と排他的論理和が
取られることを意味する。ただし、試験データ入力、又
は設計者が望む矛盾のない他の信号と排他的論理和をと
ることが可能なビットＯの場合は除く。）一般に、各セ
グメントにおいてフリップ・７０ツブの最適なもので１
／３ （又は最適なもので２／３）にフィードバックす
ることにより、隣接の約１／３（又は１ビツト／サイク
ル連続した従属性）が破壊される。もつと大きな割合の
高度依存性も破壊される（２／３を用いたときは、依存
性の再調整のために、同一の結果が得られる）。勿論、
この１／３は偶数ビットでは得られないので、近似的な
１／３を用いる。
各セグメントについて異なるｎでなければならない。各
セグメントについて、２ 回の反復をする前に最大数
列を発生する最大長の多項式を計算する。この多項式は
図示のように、ＸＯＲゲートを介してフィードバックす
ることにより実行される。長さ６７．６３．６４、及び
５５のセグメントに順に分割された２４９人力レジスタ
を有する実施例において、多項式は、セグメント９ａの
ときは（１６進表示で）９．４８００゜ＢＢ２１．１４
４４２．３７０１であり、セグメント９ｂのときは０４
１Ｇ、４５０９．８Ｅ２２．１２１１、セグメント９Ｃ
のときは１．４５９４．４４８８、Ｂ１２１．２３５１
セグメント９ｄのときは９４．４０９３．４２４Ａ、４
９４５である。これは、各セグメントの最上位ビットか
らのフィードバックが第１セグメント９ａのビット０１
３．５．８．１２．１３．１５．２０．２４．２２６．
２７．３０．３５．３９．４１．４５．５０．５４．５
５．５７．５８、及び５９に行き、第２セグメント９ｂ
のビット６７．６８．７２．７８．７９．８０，８４．
８８．９０．９５．９８．９９．１０３．１０４．１０
５．１０９．１１３．１１８．１２１、及び１２５に行
き、第３セグメント９Ｃのビット１３０．１３２．１３
６．１３８．１３９．１４２．１４４．１４８．１５２
．１５５．１５９．１６３．１６５．１６６．１７０．
１７３．１７８．１８１．１８５．１８６．１８８、及
び１９０に行き、第４セグメント９ｄのビット１９４．
１９７．１９９．２０３．２１０．２１３．２１６．２
１７．２１９．２２４．２２７．２３０．２３２．２３
５．２３８．２４１．２４３、及び２４７に行くことを
意味する。（前記において説明したある番号材はビット
に行くことは、次に前のビットの出力と排他的論理和が
取られることを意味する。ただし、試験データ入力、又
は設計者が望む矛盾のない他の信号と排他的論理和をと
ることが可能なビットＯの場合は除く。）一般に、各セ
グメントにおいてフリップ・７０ツブの最適なもので１
／３ （又は最適なもので２／３）にフィードバックす
ることにより、隣接の約１／３（又は１ビツト／サイク
ル連続した従属性）が破壊される。もつと大きな割合の
高度依存性も破壊される（２／３を用いたときは、依存
性の再調整のために、同一の結果が得られる）。勿論、
この１／３は偶数ビットでは得られないので、近似的な
１／３を用いる。
フィードバックを説明するのに最大長の多項式を用いる
一連のある数、かつ所定長のセグメントを用い、かつ本
発明の範囲内にあることは可能である。これらの多項式
を発生する方法は誤り訂正符号の技術では一般に知られ
ていることである。
一連のある数、かつ所定長のセグメントを用い、かつ本
発明の範囲内にあることは可能である。これらの多項式
を発生する方法は誤り訂正符号の技術では一般に知られ
ていることである。
しかし、各セグメントが他のセグメントの２１−１に対
して互いに素である２ −１の数を有しなければならな
いことに注意すべきである。
して互いに素である２ −１の数を有しなければならな
いことに注意すべきである。
前述のオペランドの発生を実現させる必要から入力レジ
スタにダミー・ビットが付加される。これらは、本発明
の好ましい実施例において、ピンに非接続の直列シフト
・レジスタとして形成することが可能である。
スタにダミー・ビットが付加される。これらは、本発明
の好ましい実施例において、ピンに非接続の直列シフト
・レジスタとして形成することが可能である。
また、最大の逐次ランダム性を得るためには、先ず最大
セグメントを有することが好ましい。
セグメントを有することが好ましい。
一定の多項式を介してオペランドを供給することにより
、最大数列２°−１の非反復鎖状態をｎビットレジスタ
について達成可能なことは、既に知られていた。このよ
うな多項式は、いま説明した好ましい実施例の入力レジ
スタのオペランド・ジェネレータについてここで開示し
たものと同じような形式の回路に実施されていた。ＥＣ
Ｃ方法では、このようにシフトφレジスタのビットの１
／３か、又は２／３にフィードバックする結果、疑似ラ
ンダム・ジェネレータが最大数列エントロピー（ランダ
ム性）を有することになるのが既に知られていた。
、最大数列２°−１の非反復鎖状態をｎビットレジスタ
について達成可能なことは、既に知られていた。このよ
うな多項式は、いま説明した好ましい実施例の入力レジ
スタのオペランド・ジェネレータについてここで開示し
たものと同じような形式の回路に実施されていた。ＥＣ
Ｃ方法では、このようにシフトφレジスタのビットの１
／３か、又は２／３にフィードバックする結果、疑似ラ
ンダム・ジェネレータが最大数列エントロピー（ランダ
ム性）を有することになるのが既に知られていた。
ここで、従来の設計を示す第４図を参照すると、入力レ
ジスタ９のビットから多数の出力が線ａ。
ジスタ９のビットから多数の出力が線ａ。
ｂ、ｃ、ｄ、及びｅを介してＸＯＲツリー〇にフィード
バックされている。入力りも図示のように、ＸＯＲツリ
ー〇に供給される。これらの出力は排他的論理和が取ら
れ、線り上にランダムな出力を発生して、入力レジスタ
９の最下位ビットＯにフィードバックされる。ＸＯＲゲ
ートを拡張したものを第４図に付加した拡大図に示す。
バックされている。入力りも図示のように、ＸＯＲツリ
ー〇に供給される。これらの出力は排他的論理和が取ら
れ、線り上にランダムな出力を発生して、入力レジスタ
９の最下位ビットＯにフィードバックされる。ＸＯＲゲ
ートを拡張したものを第４図に付加した拡大図に示す。
この場合は、Ｘ ＯＲ’／ ＩＪ −（ｊがＸＯＲゲー
トｑ１、ｑ２、ｑ３、ｑ４及びｑ５から構成されている
。（線りに同じように配置された他の多くのＸＯＲゲー
トは、その構成を説明するまでもないので、図示してい
ない。） 本発明では大きなＸＯＲツリーを用いていないので、全
てのＸＯＲ処理が最小ゲート遅延時間（１ゲート遅延）
内で発生することに注意すべきである。これは、入力レ
ジスタ（ＩＲ）をクロッキングすることが可能な、従っ
て試験処理速度を高める最高速度を高めるものである。
トｑ１、ｑ２、ｑ３、ｑ４及びｑ５から構成されている
。（線りに同じように配置された他の多くのＸＯＲゲー
トは、その構成を説明するまでもないので、図示してい
ない。） 本発明では大きなＸＯＲツリーを用いていないので、全
てのＸＯＲ処理が最小ゲート遅延時間（１ゲート遅延）
内で発生することに注意すべきである。これは、入力レ
ジスタ（ＩＲ）をクロッキングすることが可能な、従っ
て試験処理速度を高める最高速度を高めるものである。
出力レジスタ（ＯＲ用の新しいチエツク・サム発生機構
出力レジスタは、分析する出力を得る直前で、試験中の
チップ・ロジック素子の出力を保持するために用いられ
る。いくつかのサイクルの出力を、例えば並列的な排他
的論理和処理、加算、引算、又は他の算術処理のような
論理処理により併合したときは、チエツク・サム発生と
して処理が知られている。好ましい実施例では、出力レ
ジスタが一連のシフト・レジスタ・リングにより実現さ
れる（即ち、最上位ビットは最下位ビットにフィードバ
ックされて、各サイクルの出力が最上位ビットに向かっ
て１ビツトだけシフトされることによる前のサイクルの
チエツク・サムと排他的論理和が取られる）。出力レジ
スタの１ビツトがチップ内のロジックにおける誤り、又
は他の何らかの原因による誤りにより誤ったときは、そ
のビットが出力レジスタを介してシフトされているので
、多くのクロック・サイクルで誤ったままとなる。しか
し、また別の誤りが誤りビットを反転させて、いかにも
誤りのない出力信号であるかのようになる可能性もある
。これはエイリアシング（ａｌｉａｓｉｎａ）として知
られている。（他のエイリアシング問題は、誤りがルー
プバックされたときに発生し、直列のシフト・ループに
より同一位置に戻されたときに、再発生する。）従って
、出力レジスタにおけるチエツク・サム値のエイリアシ
ングをなくすために、この実施例においては出力レジス
タのビット２．１１がＸＯＲツリーによりビットＯの入
力として供給され、サイクリック・リダンダンシー処理
が実行される。従って、ビット０．２．１１及び中間の
各ビットは出力レジスタのセグメントとして１２ビツト
のサイクリック・リダンダンシーφチエツク・ジェネレ
ータを形成する。最上位ビットもＸＯＲツリーを介して
ビットＯにフィードバックされて、出力レジスタの全体
を一つのリングにする。
チップ・ロジック素子の出力を保持するために用いられ
る。いくつかのサイクルの出力を、例えば並列的な排他
的論理和処理、加算、引算、又は他の算術処理のような
論理処理により併合したときは、チエツク・サム発生と
して処理が知られている。好ましい実施例では、出力レ
ジスタが一連のシフト・レジスタ・リングにより実現さ
れる（即ち、最上位ビットは最下位ビットにフィードバ
ックされて、各サイクルの出力が最上位ビットに向かっ
て１ビツトだけシフトされることによる前のサイクルの
チエツク・サムと排他的論理和が取られる）。出力レジ
スタの１ビツトがチップ内のロジックにおける誤り、又
は他の何らかの原因による誤りにより誤ったときは、そ
のビットが出力レジスタを介してシフトされているので
、多くのクロック・サイクルで誤ったままとなる。しか
し、また別の誤りが誤りビットを反転させて、いかにも
誤りのない出力信号であるかのようになる可能性もある
。これはエイリアシング（ａｌｉａｓｉｎａ）として知
られている。（他のエイリアシング問題は、誤りがルー
プバックされたときに発生し、直列のシフト・ループに
より同一位置に戻されたときに、再発生する。）従って
、出力レジスタにおけるチエツク・サム値のエイリアシ
ングをなくすために、この実施例においては出力レジス
タのビット２．１１がＸＯＲツリーによりビットＯの入
力として供給され、サイクリック・リダンダンシー処理
が実行される。従って、ビット０．２．１１及び中間の
各ビットは出力レジスタのセグメントとして１２ビツト
のサイクリック・リダンダンシーφチエツク・ジェネレ
ータを形成する。最上位ビットもＸＯＲツリーを介して
ビットＯにフィードバックされて、出力レジスタの全体
を一つのリングにする。
従来の設計では、第４図に示したものと同じような巨大
なＸＯＲツリーを用いたサイクリック・リダンダンシー
・チエツク・ジェネレータとして出力レジスタ全体を用
いることにより、この問題を軽減させていた。勿論、こ
こでは、線形かつ直列にシフトされるレジスタである出
力レジスタについて説明している。しかし、これを実現
することにより、この実施例では、サイクリック・リダ
ンダンシー・チエツク（ビット０〜１１）を実行するた
めに、出力レジスタの小さな部分のみを必要とするもの
であり、又は線形フィードバック・シフト・レジスタと
して実現するために、２ビツトのフィードバックのみを
用いる。最上位ビットもサイクリック・リダンダンシー
・チエツクのリングを形成するためにフィードバックさ
れる。
なＸＯＲツリーを用いたサイクリック・リダンダンシー
・チエツク・ジェネレータとして出力レジスタ全体を用
いることにより、この問題を軽減させていた。勿論、こ
こでは、線形かつ直列にシフトされるレジスタである出
力レジスタについて説明している。しかし、これを実現
することにより、この実施例では、サイクリック・リダ
ンダンシー・チエツク（ビット０〜１１）を実行するた
めに、出力レジスタの小さな部分のみを必要とするもの
であり、又は線形フィードバック・シフト・レジスタと
して実現するために、２ビツトのフィードバックのみを
用いる。最上位ビットもサイクリック・リダンダンシー
・チエツクのリングを形成するためにフィードバックさ
れる。
第５図はブロック図形式により好ましい実施例を示すも
のであり、出力レジスタ８が３つの部分即ち第１部分８
ａがビットＯ１１及び２：第２部分８ｂがビット３〜１
１；及び第３部分８Ｃがビット１２〜最上位ビットから
なることを示している。
のであり、出力レジスタ８が３つの部分即ち第１部分８
ａがビットＯ１１及び２：第２部分８ｂがビット３〜１
１；及び第３部分８Ｃがビット１２〜最上位ビットから
なることを示している。
出力レジスタは、試験データを多数回循環させてから読
み出される。チップ内の試験可能な全てのロジックを介
して必要とする試験データ・パターンを得るためには、
多数のクロック・サイクルを必要である。第１サイクル
においてエイリアシングが発生するのを本発明の好まし
い実施例から発見することはできない。しかし、図示し
たように、前記、又は同じようなサイクリック・リダン
ダンシー・チエツク・ジェネレータを備えることにより
、エイリアシングのループ・バック形成を減少させる。
み出される。チップ内の試験可能な全てのロジックを介
して必要とする試験データ・パターンを得るためには、
多数のクロック・サイクルを必要である。第１サイクル
においてエイリアシングが発生するのを本発明の好まし
い実施例から発見することはできない。しかし、図示し
たように、前記、又は同じようなサイクリック・リダン
ダンシー・チエツク・ジェネレータを備えることにより
、エイリアシングのループ・バック形成を減少させる。
更に、同一ビットが再び誤る可能性を減少させることに
より、誤りビットがフィードバックされ、排他的論理和
が取られるので、特に第１サイクル後に発生する恐れの
ある全ての個所の不良ビットを見えなくする。
より、誤りビットがフィードバックされ、排他的論理和
が取られるので、特に第１サイクル後に発生する恐れの
ある全ての個所の不良ビットを見えなくする。
力又は出力レジスタ なしの１ レジスタ機能
第６図において、制御レジスタの５ビツトＣＲＯ１ＣＲ
１、ＣＲ２、ＣＲ３及びＣＲ２３を示す。
１、ＣＲ２、ＣＲ３及びＣＲ２３を示す。
それぞれ４人力線、即ちフリップ・７０ツブＬ２から１
本、信号ＣＬＫＩから１本、及びデータ線の２本をそれ
ぞれ有するフリップ・７０ツブＣＲＯ〜ＣＲ２３を示す
。入力Ｘ及びｙはハードウェア結線によるＯ又は１人力
であり、入カフ２〜２３はそれぞれＡＳＩＣに固有なＯ
及び１のチップ識別数列によりハードウェア結線された
ものである。
本、信号ＣＬＫＩから１本、及びデータ線の２本をそれ
ぞれ有するフリップ・７０ツブＣＲＯ〜ＣＲ２３を示す
。入力Ｘ及びｙはハードウェア結線によるＯ又は１人力
であり、入カフ２〜２３はそれぞれＡＳＩＣに固有なＯ
及び１のチップ識別数列によりハードウェア結線された
ものである。
エネーブル（ＥＮ）入力は選択線であり、ハードウェア
結線の入力線（Ｘ、Ｖ、又は７２〜２３）か、又はフリ
ップ・７０ツブＣＲＯ及びＣＲＩ〜ＣＲ２３の前の制御
レジスタのビットの入力としてフリップ・７０ツブＴＤ
Ｉレジスタの出力を受け取るようにする。Ｃ２は制御レ
ジスタ・クロック入力である。フリップ・７０ツブＣＲ
Ｏ〜ＣＲ２３の各出力ｏ０．ｏ１、Ｃ２，０３、・・・
・・・、０２３は、次の７リツプ・フロップＣＲＯ〜Ｃ
Ｒ２３に入力されて直列にシフト入力される。［２の出
力によりＣＲ２３の出力か、又はＴＤＩレジスタの出力
を選択するものでもよい。フリップ・７０ツブＣＲＯ−
ＯＲ２３は「多重化フリップ・フロップ」と呼ばれるも
のであり、マルチプレクサにフリップ・フロップが続く
。先に説明したように、フリップ・フロップとは、例え
ばラッチ、Ｒ−Ｓフリップ・フロップのようにデータ保
持素子を用いたものを表わしている。これも特許請求の
範囲に含まれる。
結線の入力線（Ｘ、Ｖ、又は７２〜２３）か、又はフリ
ップ・７０ツブＣＲＯ及びＣＲＩ〜ＣＲ２３の前の制御
レジスタのビットの入力としてフリップ・７０ツブＴＤ
Ｉレジスタの出力を受け取るようにする。Ｃ２は制御レ
ジスタ・クロック入力である。フリップ・７０ツブＣＲ
Ｏ〜ＣＲ２３の各出力ｏ０．ｏ１、Ｃ２，０３、・・・
・・・、０２３は、次の７リツプ・フロップＣＲＯ〜Ｃ
Ｒ２３に入力されて直列にシフト入力される。［２の出
力によりＣＲ２３の出力か、又はＴＤＩレジスタの出力
を選択するものでもよい。フリップ・７０ツブＣＲＯ−
ＯＲ２３は「多重化フリップ・フロップ」と呼ばれるも
のであり、マルチプレクサにフリップ・フロップが続く
。先に説明したように、フリップ・フロップとは、例え
ばラッチ、Ｒ−Ｓフリップ・フロップのようにデータ保
持素子を用いたものを表わしている。これも特許請求の
範囲に含まれる。
入力レジスタ入力（ＩＲＩ）信号はＴＤＩ信号の出力、
又は制御レジスタＣＲ２３の最上位ビットの出力となる
。ＩＲＩ信号は入力レジスタの第１ビツトに対する入力
として利用可能である。
又は制御レジスタＣＲ２３の最上位ビットの出力となる
。ＩＲＩ信号は入力レジスタの第１ビツトに対する入力
として利用可能である。
チエツク・サム処理を完了した後の第１クロツク・サイ
クルにおいて、ｘ、ｙ、および７２〜２３上のデータは
シフト・オフ処理の第１クロツクにより制御レジスタに
クロック入力される。シフト・オフ処理とは、出力レジ
スタの最下位ビット、及びＴＯＤ ＲＥＧを介して直
列にデータをシフト出力することである。
クルにおいて、ｘ、ｙ、および７２〜２３上のデータは
シフト・オフ処理の第１クロツクにより制御レジスタに
クロック入力される。シフト・オフ処理とは、出力レジ
スタの最下位ビット、及びＴＯＤ ＲＥＧを介して直
列にデータをシフト出力することである。
試験ストローブ・エネーブル信号ＴＳＴはデツプからＭ
ＳＩに供給され、その反転信号はマスク・スレーブ・フ
リップ・７０ツブＭＳＩのマスク部から、クロッキング
信号なしに転送される。
ＳＩに供給され、その反転信号はマスク・スレーブ・フ
リップ・７０ツブＭＳＩのマスク部から、クロッキング
信号なしに転送される。
試験クロック・エネーブル信号ＴＣＥはチップからマス
ク・スレーブ・フリップ・フロップＭＳ２に供給され、
その反転信号はクロッキング信号なしにマスク・スレー
ブ・フリップ・フロップＭＳ２のマスク部分により転送
される。
ク・スレーブ・フリップ・フロップＭＳ２に供給され、
その反転信号はクロッキング信号なしにマスク・スレー
ブ・フリップ・フロップＭＳ２のマスク部分により転送
される。
これらのＴ Ｓ Ｔ ”初期″信号及びＴ ＣＥ ″初
期″信号は、共にＡＮＤゲート５２の入力となる。
期″信号は、共にＡＮＤゲート５２の入力となる。
システム・クロックＣＬＫＯのパルスが発生すると、こ
のＡＮＤゲート５２は制御レジスタ・クロックＣＬＫ１
を発生し、制御レジスタの各フリップ・７０ツブＣＲＯ
〜ＣＲ２３をクロック駆動する。
のＡＮＤゲート５２は制御レジスタ・クロックＣＬＫ１
を発生し、制御レジスタの各フリップ・７０ツブＣＲＯ
〜ＣＲ２３をクロック駆動する。
Ｔ Ｓ Ｔ ”初期″信号及びＴＣＥ ＣＬＫＯ″初
期“信号は、他の目的にも利用されてもよい。例えば、
コア・ロジックがこれらの信号を受け取ると、実際の信
号を受け取る前に、その全てを既知状態に初期化するこ
とにより、コア・ロジックをこの実施例の試験モードに
準備させる。
期“信号は、他の目的にも利用されてもよい。例えば、
コア・ロジックがこれらの信号を受け取ると、実際の信
号を受け取る前に、その全てを既知状態に初期化するこ
とにより、コア・ロジックをこの実施例の試験モードに
準備させる。
他方のクロック信号ＣＬＫ２はＡＮＤゲート５３が発生
する。このＡＮＤゲート５３は、出力としてハイ信号を
発生するためには、システム・クロック信号ＣＬＫＯ及
び試験クロック・エネーブルＴＣＥ″初期“信号が付勢
されていても、信号ＨＯＬＤ ｌＲ１０Ｒが保持ラッ
チＬ３の入力で付勢されていないことが必要である。入
力レジスタのフリップ・７０ツブ及び他の出力レジスタ
・フリップの７０ツブは直列に構築されるが、供給され
るクロック信号はＣＬＫ２であり、制御レジスタ・フリ
ップ・７０ツブに供給されるクロック信号ＣＬＫＩでは
ない。従って、入力レジスタ及び出力レジスタは、クロ
ック信号ＣＬＫ２がなければ、クロッキングされず、直
列形式で転送されることはない。
する。このＡＮＤゲート５３は、出力としてハイ信号を
発生するためには、システム・クロック信号ＣＬＫＯ及
び試験クロック・エネーブルＴＣＥ″初期“信号が付勢
されていても、信号ＨＯＬＤ ｌＲ１０Ｒが保持ラッ
チＬ３の入力で付勢されていないことが必要である。入
力レジスタのフリップ・７０ツブ及び他の出力レジスタ
・フリップの７０ツブは直列に構築されるが、供給され
るクロック信号はＣＬＫ２であり、制御レジスタ・フリ
ップ・７０ツブに供給されるクロック信号ＣＬＫＩでは
ない。従って、入力レジスタ及び出力レジスタは、クロ
ック信号ＣＬＫ２がなければ、クロッキングされず、直
列形式で転送されることはない。
次のシステム・クロックＣＬＫＯが発生した後に、マス
ク・スレーブ・フリップ・フロップＭＳｌのスレーブか
ら２つのＴＳＴコピー信号が発生する。これらのＴＳＴ
コピー信号のうちの一つはＮＡＮＤゲート６０〜８３の
一方の入力となる。これらのＮＡＮＤゲート６０〜８３
は、出力を付勢させるためには、関連する制御レジスタ
のビットＣＲＯ〜ＣＲ２３が付勢され、第１図のＩＩ
Ｆ ＩＴ信号ＦＯ−Ｒ２３のラインに１′Ｆ ＪＪ信号
ＦＯ−Ｆ２３を供給することを必要とする。これらの″
Ｆ″信号ＦＯ〜Ｆ２３の利用は、これらの補数ＦＸＢと
共に、第１図に示されている。制御レジスタの制御信号
即ち″Ｆ″信号ＦＯ〜Ｆ２３は、ＮＡＮＤゲート６０〜
８３が発生する（その一部は、図のスペースを節約する
ために図示されていない）。以上で説明したように、こ
れらのＮＡＮＤゲート６０〜８３に対する入力は、それ
ぞれフリップ・フロップＣＲＯ〜ＣＲ２３の出力と、マ
スク・スレーブ・フリップ・フロップＭＳ１のスレーブ
部のＴＳＴコピー信号とである。本発明の好ましい実施
例においては、ｎ Ｆ ｎ信号ＦＯ〜Ｆ１５についてユ
ーザーが定義可能であり、また設計により必要とするＡ
ＳＣＩの機能を制御するために用いることができる。Ｆ
１６は選択的にコア・ロジック出力（ＣＬＯ）を出力バ
ッファ又は出力レジスタ出力ＱＯを出力バッファＯＢに
接続する。
ク・スレーブ・フリップ・フロップＭＳｌのスレーブか
ら２つのＴＳＴコピー信号が発生する。これらのＴＳＴ
コピー信号のうちの一つはＮＡＮＤゲート６０〜８３の
一方の入力となる。これらのＮＡＮＤゲート６０〜８３
は、出力を付勢させるためには、関連する制御レジスタ
のビットＣＲＯ〜ＣＲ２３が付勢され、第１図のＩＩ
Ｆ ＩＴ信号ＦＯ−Ｒ２３のラインに１′Ｆ ＪＪ信号
ＦＯ−Ｆ２３を供給することを必要とする。これらの″
Ｆ″信号ＦＯ〜Ｆ２３の利用は、これらの補数ＦＸＢと
共に、第１図に示されている。制御レジスタの制御信号
即ち″Ｆ″信号ＦＯ〜Ｆ２３は、ＮＡＮＤゲート６０〜
８３が発生する（その一部は、図のスペースを節約する
ために図示されていない）。以上で説明したように、こ
れらのＮＡＮＤゲート６０〜８３に対する入力は、それ
ぞれフリップ・フロップＣＲＯ〜ＣＲ２３の出力と、マ
スク・スレーブ・フリップ・フロップＭＳ１のスレーブ
部のＴＳＴコピー信号とである。本発明の好ましい実施
例においては、ｎ Ｆ ｎ信号ＦＯ〜Ｆ１５についてユ
ーザーが定義可能であり、また設計により必要とするＡ
ＳＣＩの機能を制御するために用いることができる。Ｆ
１６は選択的にコア・ロジック出力（ＣＬＯ）を出力バ
ッファ又は出力レジスタ出力ＱＯを出力バッファＯＢに
接続する。
信号Ｆ１７ＢはＣＬＩにより入力レジスタの入力（又は
ＳＩを介する前のビットからの出力）をコア・ロジック
に接続する。信号Ｆ１６、Ｆ１７Ｂ及びＦ２０／Ｆ２０
Ｂは協動して入力レジスタの７リツプ・フロップ（Ｑｌ
−８１）間で直列にシフさせる経路、ピンＰから入力レ
ジスタ入力に行く経路（Ｐ−８Ｉ）、又は前の出力ＱＩ
（図示していない手段のフリップ・フロップ）からＣＬ
Ｉでコア・ロジックへのＳＩ（第１図には示されていな
い）。に行く経路を与える。入力レジスタの出力Ｑｌが
ＣＬＩに接続されていなくとも、ピン入力は存在する。
ＳＩを介する前のビットからの出力）をコア・ロジック
に接続する。信号Ｆ１６、Ｆ１７Ｂ及びＦ２０／Ｆ２０
Ｂは協動して入力レジスタの７リツプ・フロップ（Ｑｌ
−８１）間で直列にシフさせる経路、ピンＰから入力レ
ジスタ入力に行く経路（Ｐ−８Ｉ）、又は前の出力ＱＩ
（図示していない手段のフリップ・フロップ）からＣＬ
Ｉでコア・ロジックへのＳＩ（第１図には示されていな
い）。に行く経路を与える。入力レジスタの出力Ｑｌが
ＣＬＩに接続されていなくとも、ピン入力は存在する。
信号Ｆ１９は第１図の出力バッファＱＢが試験経路に入
るようにする。これを実効する方法（第１図を参照され
たい。）は、マルチプレクサ３５の出力（通常はＣＬＯ
からのものである。）が出力バッファＯＢを通過してピ
ンＰに現われ、ゲート３１に現われる。
るようにする。これを実効する方法（第１図を参照され
たい。）は、マルチプレクサ３５の出力（通常はＣＬＯ
からのものである。）が出力バッファＯＢを通過してピ
ンＰに現われ、ゲート３１に現われる。
信号Ｆ２０は、ゲート２４を閉じることにより、入力レ
ジスタ・フリップ・フロップを隣の線から切り離す。信
号Ｆ２１は出力レジスタにおけるチエツク・サム処理を
可能にさせて、ＳＯ倍信号ゲート２９又は３１の出力と
の排他的論理和を取るようにする。出力レジスタのＯビ
ットは、ｌ／Ｏセルにはなく、信号Ｆ２１により付勢さ
れて、前記の出力レジスタのエイリアシング対策に関連
して説明したビット２．１１及び最上位ビットと排他的
論理和を取る。信号Ｆ２２は出力バッファＯＢを切り離
すことにより、出カニネーブル信号ＯＥＮを減勢する。
ジスタ・フリップ・フロップを隣の線から切り離す。信
号Ｆ２１は出力レジスタにおけるチエツク・サム処理を
可能にさせて、ＳＯ倍信号ゲート２９又は３１の出力と
の排他的論理和を取るようにする。出力レジスタのＯビ
ットは、ｌ／Ｏセルにはなく、信号Ｆ２１により付勢さ
れて、前記の出力レジスタのエイリアシング対策に関連
して説明したビット２．１１及び最上位ビットと排他的
論理和を取る。信号Ｆ２２は出力バッファＯＢを切り離
すことにより、出カニネーブル信号ＯＥＮを減勢する。
信号Ｆ２３は出カニネーブル信号ＯＥＮ、又は信号Ｆ２
２と無関係に出力バッファＯＢをオンにする。
２と無関係に出力バッファＯＢをオンにする。
これらの試験ストローブ初期信号及び試験クロック初期
エネーブル信号の使用により２つの効果が得られる。
エネーブル信号の使用により２つの効果が得られる。
第１に、特殊機能の個別信号路を有することにより、初
期信号が得られない場合に必要となるような大きなバッ
ファを使用する必要はない。従って、負荷が少ない。
期信号が得られない場合に必要となるような大きなバッ
ファを使用する必要はない。従って、負荷が少ない。
第２に、これらの初期信号を用いることにより、例えば
既知の有効ロツジク・レベル（１又はＯ）にある型式の
全メモリ素子をセットするような、一定の回路の初期化
を必要とする種々の機能を実行することができる。
既知の有効ロツジク・レベル（１又はＯ）にある型式の
全メモリ素子をセットするような、一定の回路の初期化
を必要とする種々の機能を実行することができる。
本発明の好ましい実施例においては、これらの初期信号
は、マスタースレーブ・フリップ・フロップ（第１図の
ＭＳＩＭＳ２）のマスク部の出力から取り出される。換
言すれば、入力信号はクロック遅延なしに出力に現われ
る。
は、マスタースレーブ・フリップ・フロップ（第１図の
ＭＳＩＭＳ２）のマスク部の出力から取り出される。換
言すれば、入力信号はクロック遅延なしに出力に現われ
る。
これらの初期信号が初期化入力に導かれたときは、ハー
ドウェア接続による１又Ｏをフリップ・フロップに強制
的にセットして初期状態にする。
ドウェア接続による１又Ｏをフリップ・フロップに強制
的にセットして初期状態にする。
初期化されたフリップ・フロップはこのような時点から
試験データを受け取ることができる。試験出力として受
け取るべき最初のデータは、初期化ステップにより連続
するＯ又は１の後に、制御レジスタにハードウェア接続
されたチップ識別である。これは、好ましい実施例にお
いて、これらの初期信号、試験クロック・エネーブル（
ＴＣＥ）初期、及び試験ストローブ（ＴＳＴ）初期を入
力する第１の利用である。
試験データを受け取ることができる。試験出力として受
け取るべき最初のデータは、初期化ステップにより連続
するＯ又は１の後に、制御レジスタにハードウェア接続
されたチップ識別である。これは、好ましい実施例にお
いて、これらの初期信号、試験クロック・エネーブル（
ＴＣＥ）初期、及び試験ストローブ（ＴＳＴ）初期を入
力する第１の利用である。
クロック・モニタ
通常、モジュール又は回路基板において、全てのチップ
はそのモジュール即ちカード上の一つのファンアウト点
又は多数のファンアウト点から単一りロックが同時に供
給される。モジュール即ちカード内の異なるチップの負
荷量間に大きなバラツキが存在する場合は、カードを介
して伝搬するクロック・パルスに生じるクロック・スキ
ューが同一モジュールのチップ間でかなり異なることが
ある。調和の取れた回路を設計するためには、クロック
・スキューの測定が可能でなければならない。更に、カ
ード即ちモジュールの回路の適正な機能を確保するため
には、クロック・スキューはあるバラツキ範囲内に収ま
っていなければならず、かつ試験可能なものでなければ
ならない。従来技術では、クロック・スキューをチップ
のクロック入力ピンから測定可能とするものであった。
はそのモジュール即ちカード上の一つのファンアウト点
又は多数のファンアウト点から単一りロックが同時に供
給される。モジュール即ちカード内の異なるチップの負
荷量間に大きなバラツキが存在する場合は、カードを介
して伝搬するクロック・パルスに生じるクロック・スキ
ューが同一モジュールのチップ間でかなり異なることが
ある。調和の取れた回路を設計するためには、クロック
・スキューの測定が可能でなければならない。更に、カ
ード即ちモジュールの回路の適正な機能を確保するため
には、クロック・スキューはあるバラツキ範囲内に収ま
っていなければならず、かつ試験可能なものでなければ
ならない。従来技術では、クロック・スキューをチップ
のクロック入力ピンから測定可能とするものであった。
この設計では、その作業に特殊なりロック・モニタ・ピ
ンを割り付け、単純なりロック遅延の測定、及びチップ
・クロック・モニタ出力間におけるスキューにおけるバ
ラツキの測定を可能にする。システム・クロック入力は
クロック・ファンアウト・バスに結線されており、この
クロック・ファンアウト・バスはチップ内の深部のコア
・ロジックだけでなく、割り付けられたクロック・モニ
タ・ピンにも接続されている。従って、回路の負荷はス
キューモニタに直接影響する。
ンを割り付け、単純なりロック遅延の測定、及びチップ
・クロック・モニタ出力間におけるスキューにおけるバ
ラツキの測定を可能にする。システム・クロック入力は
クロック・ファンアウト・バスに結線されており、この
クロック・ファンアウト・バスはチップ内の深部のコア
・ロジックだけでなく、割り付けられたクロック・モニ
タ・ピンにも接続されている。従って、回路の負荷はス
キューモニタに直接影響する。
第２図に戻るが、ピンＰ３はクロック入力ＣＬＫＯを受
け取り、クロック・バスＣＬＢにりロック・バスＣＬＢ
にパルスを供給する。クロック・スキューはピンＰ４で
測定され、線４９によりクロック・バスＣＬＢに接続さ
れている。これは、信号０ＬＫＯを受け取るコア・ロジ
ック領域においで負荷を原因とするスキューの測定を正
確なものにする。
け取り、クロック・バスＣＬＢにりロック・バスＣＬＢ
にパルスを供給する。クロック・スキューはピンＰ４で
測定され、線４９によりクロック・バスＣＬＢに接続さ
れている。これは、信号０ＬＫＯを受け取るコア・ロジ
ック領域においで負荷を原因とするスキューの測定を正
確なものにする。
直列経路レジストレーション
第６図に戻ると、ＴＤＩレジスタが直列データ・ストリ
ームを制御レジスタＣＲＯにクロック入力させ、これが
制御レジスタＣＲＯを介して入力レジスタに直列にクロ
ック入力され、又はＩＲＩコピー又はＩＲ１入力を介し
て入力レジスタに直接クロック入力してもよいことに注
意すべきである。試験入力フリップ・フロップのＴＤＩ
レジスタはクロック駆動されたレジスタであり、そのオ
フ・チップ入力信号に要求されるタイミング仕様の厳密
さを軽減させる。試験人力フリップ・フロップＴＤＩレ
ジスタは、制御レジスタ又は入力レジスタにビットを入
力させる前に、試験データ入力をピンの全長にわたるワ
イヤに供給する代わりに、クロック入力させる。これは
、従来技術に存在していたタイミング問題の発生を防止
するものである。
ームを制御レジスタＣＲＯにクロック入力させ、これが
制御レジスタＣＲＯを介して入力レジスタに直列にクロ
ック入力され、又はＩＲＩコピー又はＩＲ１入力を介し
て入力レジスタに直接クロック入力してもよいことに注
意すべきである。試験入力フリップ・フロップのＴＤＩ
レジスタはクロック駆動されたレジスタであり、そのオ
フ・チップ入力信号に要求されるタイミング仕様の厳密
さを軽減させる。試験人力フリップ・フロップＴＤＩレ
ジスタは、制御レジスタ又は入力レジスタにビットを入
力させる前に、試験データ入力をピンの全長にわたるワ
イヤに供給する代わりに、クロック入力させる。これは
、従来技術に存在していたタイミング問題の発生を防止
するものである。
出力レジスタ・ピンの選択的なエネーブル常時、試験デ
ータ出力ＴＤＯ（通常、試験モート中のみで用いられる
ものであり、直列走査経路の最終フリップ・フロップか
ら出力される。）を介して走査経路のフリップ・フロッ
プからデータをできるようにするために、出力レジスタ
の最終ビットは制御回路信号と共に、試験データ出力Ｔ
ＤＯの出力レジスタに入力され、かつ試験データ出力ピ
ンに連続的に供給される。
ータ出力ＴＤＯ（通常、試験モート中のみで用いられる
ものであり、直列走査経路の最終フリップ・フロップか
ら出力される。）を介して走査経路のフリップ・フロッ
プからデータをできるようにするために、出力レジスタ
の最終ビットは制御回路信号と共に、試験データ出力Ｔ
ＤＯの出力レジスタに入力され、かつ試験データ出力ピ
ンに連続的に供給される。
出力レジスタのビットＯＲＯ，ＯＲ２、及び０Ｒ２３７
のロジック図の第７図を参照すると、試験データ出力レ
ジスタＴＤＯＲＥＧを第７図の上端に示す。ＡＬＴ
ＴＤＯ信号は直列走査経路の最終レジスタから得られる
試験データ出力信号のコピーであってもよい。ＡＬＴ
ＴＤＯ信号はコア・ロジックのどこからでも得ること
ができる。これは、他の走査出力形式を実行するとき、
又は走査経路出力を出力レジスタの出力と排他的論理和
を取るときに特に有用である。これらのレジスタを初期
について説明したが、通常はコア・ロジック内のいずれ
かに、又は周辺に配置される。
のロジック図の第７図を参照すると、試験データ出力レ
ジスタＴＤＯＲＥＧを第７図の上端に示す。ＡＬＴ
ＴＤＯ信号は直列走査経路の最終レジスタから得られる
試験データ出力信号のコピーであってもよい。ＡＬＴ
ＴＤＯ信号はコア・ロジックのどこからでも得ること
ができる。これは、他の走査出力形式を実行するとき、
又は走査経路出力を出力レジスタの出力と排他的論理和
を取るときに特に有用である。これらのレジスタを初期
について説明したが、通常はコア・ロジック内のいずれ
かに、又は周辺に配置される。
０ＲＯ禁止信号は、線８１の出力（出力レジスタの最上
位ビットの出力）がＮＡＮＤゲート８２を介して試験デ
ータ出力レジスタＴＤＯＲＥＧに到達するのを選択的に
阻止する。コア・ロジックのユーザー構築可能部分はＯ
ＲＯ禁止信号の状態を決定する。
位ビットの出力）がＮＡＮＤゲート８２を介して試験デ
ータ出力レジスタＴＤＯＲＥＧに到達するのを選択的に
阻止する。コア・ロジックのユーザー構築可能部分はＯ
ＲＯ禁止信号の状態を決定する。
概括
本発明で説明した特徴は、試験性を高めるばかりでなく
、同時に限定されたシリコン実ニステート量を利用する
ことによりこれを実現している。
、同時に限定されたシリコン実ニステート量を利用する
ことによりこれを実現している。
ユーザー・カストム化を可能とする設計を開始する前に
、Ａｓ Ｉ Ｃ毎に変更しない方法で試験性を必ず考慮
することにより、このようなチップ設計が更に容易にな
る。この場合の大きな要素は、チップの周辺の全てのピ
ンにｌ／Ｏセルを備えるこ ４とである。これらのピン
の全てが入力レジスタ、出力レジスタ及び制御レジスタ
により利用されるわけではない。これらのうちの一定数
（チップが設計を進めているある応用面と、入力レジス
タ、出力レジスタ及び制御レジスタの仕様とにより必要
とするピン数による）を用いることにより、その応用面
の試験性仕様を満足させるようにしている。この場合に
、１以上のｌ／Ｏセルがチップ上のコア・ロジック領域
に直接出力すること、及び入力することに利用可能であ
る。全般的に、コア・ロジックはチップ周辺に物理的に
含まれていないが、本発明において詳細に説明した大部
分の回路はこれに配置されている。走査経路試験設計を
、本発明が使用しているものを除き、付加的なｌ／Ｏピ
ンを費やすことなく、本発明で容易に用いることができ
る。出力バッファの出力を試験データ出力ピンを介して
直列ストリームに保持することもでき、また出力レジス
タのピンを介して出力レジスタから並列形式で受け取る
ようにしてもよい。
、Ａｓ Ｉ Ｃ毎に変更しない方法で試験性を必ず考慮
することにより、このようなチップ設計が更に容易にな
る。この場合の大きな要素は、チップの周辺の全てのピ
ンにｌ／Ｏセルを備えるこ ４とである。これらのピン
の全てが入力レジスタ、出力レジスタ及び制御レジスタ
により利用されるわけではない。これらのうちの一定数
（チップが設計を進めているある応用面と、入力レジス
タ、出力レジスタ及び制御レジスタの仕様とにより必要
とするピン数による）を用いることにより、その応用面
の試験性仕様を満足させるようにしている。この場合に
、１以上のｌ／Ｏセルがチップ上のコア・ロジック領域
に直接出力すること、及び入力することに利用可能であ
る。全般的に、コア・ロジックはチップ周辺に物理的に
含まれていないが、本発明において詳細に説明した大部
分の回路はこれに配置されている。走査経路試験設計を
、本発明が使用しているものを除き、付加的なｌ／Ｏピ
ンを費やすことなく、本発明で容易に用いることができ
る。出力バッファの出力を試験データ出力ピンを介して
直列ストリームに保持することもでき、また出力レジス
タのピンを介して出力レジスタから並列形式で受け取る
ようにしてもよい。
第１図は本発明の好ましい実施例において用いられるｌ
／Ｏセルを示す論理図、 第２図は本発明の好ましい実施例において用いられるリ
ング発振器の構造を示す論理図、第３図は本発明の好ま
しい実施例において用いられる入力レジスタの論理図、 第４図は入力レジスタの従来の設計の論理図、第５図は
本発明の好ましい実施例において用いられる出力レジス
タの論理図、 第６図は本発明の好ましい実施例において用いられる制
御レジスタと、これに関連するクロック、ＴＳＴ及びＴ
ＣＥ信号との関連を示す論理図、第７図は試験データ出
力ラッチ及びこれと出力レジスタとの関連を示す論理図
である。 ８・・・出力レジスタ、 ９・・・入力レジスタ、 ＣＲＯ−ＣＲ２３・・・フリップ・７０ツブ、０１．０
２、ｑ３、ｇ４・−Ｘ ＯＲゲート、ＴＤＯＲＥＧ・・
・試験データ出力レジスタ。
／Ｏセルを示す論理図、 第２図は本発明の好ましい実施例において用いられるリ
ング発振器の構造を示す論理図、第３図は本発明の好ま
しい実施例において用いられる入力レジスタの論理図、 第４図は入力レジスタの従来の設計の論理図、第５図は
本発明の好ましい実施例において用いられる出力レジス
タの論理図、 第６図は本発明の好ましい実施例において用いられる制
御レジスタと、これに関連するクロック、ＴＳＴ及びＴ
ＣＥ信号との関連を示す論理図、第７図は試験データ出
力ラッチ及びこれと出力レジスタとの関連を示す論理図
である。 ８・・・出力レジスタ、 ９・・・入力レジスタ、 ＣＲＯ−ＣＲ２３・・・フリップ・７０ツブ、０１．０
２、ｑ３、ｇ４・−Ｘ ＯＲゲート、ＴＤＯＲＥＧ・・
・試験データ出力レジスタ。
Claims (19)
- （１）オン・チップ試験及び保守システムに組み込まれ
、ほぼ全ての信号入力及び出力がユニットＩ／Ｏセルを
介して転送される超大規模集積回路において、 オン・チップ回路からチップ・ピンへ出力を供給するよ
うに接続された出力バッファ手段と、前記チップ・ピン
からオン・チップ回路へ入力を供給するように接続され
た入力バッファ手段とを備えた ことを特徴とする超大規模集積回路。 - （２）請求項１に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 前記出力バッファは出力レジスタの入力か、又は直接コ
ア・ロジックの入力かを受け取るように選択的に接続さ
れている ことを特徴とするＩ／Ｏセル。 - （３）請求項２に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 前記入力バッファはコア・ロジックか、又は入力レジス
タか、又は両者へ選択的に入力を供給することができる ことを特徴とするＩ／Ｏセル。 - （４）請求項２に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 前記コア・ロジックは前記入力レジスタか、又は入力バ
ッファから選択的に入力することができることを特徴と
するＩ／Ｏセル。 - （５）請求項２に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 前記選択的な接続は制御レジスタから供給される複数の
信号により制御される ことを特徴とするＩ／Ｏセル。 - （６）請求項５に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 前記制御レジスタはピンから一データのみを入力する ことを特徴とするＩ／Ｏセル。 - （７）請求項３に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 前記選択的な入力は制御レジスタから供給される複数の
信号により制御される ことを特徴とするＩ／Ｏセル。 - （８）請求項４に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 前記選択的な入力は制御レジスタから供給される複数の
信号により制御される ことを特徴とするＩ／Ｏセル。 - （９）請求項６に記載の超大規模集積回路におけるＩ／
Ｏセルにおいて、 システム・クロック入力はＣＬＫ２信号として前記入力
レジスタ及び出力レジスタに供給され、かつＣＬＫ１信
号として前記制御レジスタに供給されるように分離され
、更に減勢手段は選択的にＣＬＫ２信号を減勢して前記
入力レジスタ及び出力レジスタをクロック駆動すること
なく、制御レジスタを機能させるよう備えられている ことを特徴とするＩ／Ｏセル。 - （１０）請求項２に記載の超大規模集積回路におけるＩ
／Ｏセルにおいて、 前記出力レジスタは直列シフト中にそれぞれ次の最上位
ビットに順方向に供給れた各最下位ビットから出力され
たデータを有する直列シフト・レジスタであり、 各順方向信号は供給された各順方向信号について前記コ
ア・ロジックからの一入力と排他的論理和を取ることに
より選択的に減勢されると共に、その最上位ビットはそ
の最下位ビットにフィードバックされ、一つのリングを
形成する ことを特徴とするＩ／Ｏセル。 - （１１）請求項３に記載の超大規模集積回路におけるＩ
／Ｏセルにおいて、 前記出力レジスタは直列シフト中にそれぞれ次の最上位
ビットに順方向に供給された各最下位ビットから出力さ
れたデータを有する直列シフト・レジスタであり、 各順方向信号は供給された各順方向信号について前記コ
ア・ロジックからの一人力と排他的論理和を取ることに
より選択的に減勢されると共に、その最上位ビットはそ
の最下位ビットにフィードバックされ、一つのリングを
形成する ことを特徴とするＩ／Ｏセル。 - （１２）請求項４に記載の超大規模集積回路におけるＩ
／Ｏセルにおいて、 前記出力レジスタは直列シフト中にそれぞれ次の最上位
ビットに順方向に供給された各最下位ビットから出力さ
れたデータを有する直列シフト・レジスタであり、 各順方向信号は供給された各順方向信号について前記コ
ア・ロジックからの一人力と排他的論理和を取ることに
より選択的に減勢されると共に、その最上位ビットはそ
の最下位ビットにフィードバックされ、一つのリングを
形成する ことを特徴とするＩ／Ｏセル。 - （１３）請求項１に記載の超大規模集積回路におけるＩ
／Ｏセルにおいて、 少なくとも一つの信号保持手段はオフ・チップからのモ
ード選択信号を受け取り、一方の出力をクロック駆動し
、かつ他方の出力をクロック駆動することなく初期に当
該信号を通過させるように構築されている ことを特徴とするＩ／Ｏセル。 - （１４）請求項１に記載の超大規模集積回路におけるｌ
／Ｏセルにおいて、 少なくとも一つの信号保持手段はオフ・チップからの試
験エネーブル信号を受け取り、一方の出力をクロック駆
動し、かつ他方の出力をクロック駆動することなく初期
に当該信号を通過させるように構築されている ことを特徴とするＩ／Ｏセル。 - （１５）請求項１３に記載の超大規模集積回路における
Ｉ／Ｏセルにおいて、 前記先行する出力は所定のフリップ・フロップが前記ク
ロック駆動された出力を受け取る前に、前記所定のフリ
ップ・フロップに設定信号を供給するように接続されて
いる ことを特徴とするＩ／Ｏセル。 - （１６）請求項１４に記載の超大規模集積回路における
Ｉ／Ｏセルにおいて、 前記初期の出力は所定のフリップ・フロップが前記クロ
ック駆動された出力を受け取る前に、前記所定のフリッ
プ・フロップに設定信号を供給するように接続されてい
る ことを特徴とするＩ／Ｏセル。 - （１７）請求項６に記載の超大規模集積回路におけるＩ
／Ｏセルにおいて、 システム・クロック入力はＣＬＫ２信号として前記入力
レジスタ及び出力レジスタに供給され、かつＣＬＫ１信
号として前記制御レジスタに供給されるように分離され
、 更に減勢手段は選択的にＣＬＫ１信号を減勢して前記制
御レジスタに影響を与えることなく、前記入力レジスタ
及び出力レジスタを直列にロード及びアンロードさせる ことを特徴とするＩ／Ｏセル。 - （１８）請求項１に記載の超大規模集積回路におけるＩ
／Ｏセルにおいて、 試験データ出力ピンは前記コア・ロジック領域からデー
タ、例えば走査線経路から、又は試験データ入力からの
データを直列に供給されるように選択的に接続可能であ
り、前記データは試験データ出力レジスタを介する出力
レジスタからの出力と論理的に排他論理和を取る ことを特徴とするＩ／Ｏセル。 - （１９）請求項１に記載の超大規模集積回路におけるＩ
／Ｏセルにおいて、 配分された入力ピンは試験データ入力レジスタにデータ
を供給してコア・ロジックに直列入力データを供給し、
かつ前記入力レジスタに同一のデータ、例えば走査経路
へのデータを供給することを特徴とするＩ／Ｏセル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/112,920 US4912709A (en) | 1987-10-23 | 1987-10-23 | Flexible VLSI on-chip maintenance and test system with unit I/O cell design |
| US112920 | 1987-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117053A true JPH01117053A (ja) | 1989-05-09 |
Family
ID=22346550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63178306A Pending JPH01117053A (ja) | 1987-10-23 | 1988-07-19 | 超大規模集積回路のｉ／ｏセル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4912709A (ja) |
| EP (1) | EP0313230A3 (ja) |
| JP (1) | JPH01117053A (ja) |
| AU (1) | AU2394188A (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365165A (en) * | 1986-09-19 | 1994-11-15 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
| US5426767A (en) * | 1987-08-03 | 1995-06-20 | Compaq Computer Corporation | Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit |
| US4975831A (en) * | 1988-05-09 | 1990-12-04 | Intel Corporation | High-availability computer system with a predefinable configuration of the modules |
| US6304987B1 (en) * | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
| US5084874A (en) * | 1988-09-07 | 1992-01-28 | Texas Instruments Incorporated | Enhanced test circuit |
| US5483518A (en) | 1992-06-17 | 1996-01-09 | Texas Instruments Incorporated | Addressable shadow port and protocol for serial bus networks |
| US5019772A (en) * | 1989-05-23 | 1991-05-28 | International Business Machines Corporation | Test selection techniques |
| JP3005250B2 (ja) * | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
| US5115435A (en) * | 1989-10-19 | 1992-05-19 | Ncr Corporation | Method and apparatus for bus executed boundary scanning |
| US6675333B1 (en) | 1990-03-30 | 2004-01-06 | Texas Instruments Incorporated | Integrated circuit with serial I/O controller |
| JP2945103B2 (ja) * | 1990-05-15 | 1999-09-06 | 株式会社リコー | テスト用スキャン回路装置 |
| US5126659A (en) * | 1990-07-13 | 1992-06-30 | Motorola, Inc. | Enablement of a test mode in an electronic module with limited pin-outs |
| US5202624A (en) * | 1990-08-31 | 1993-04-13 | Cross-Check Technology, Inc. | Interface between ic operational circuitry for coupling test signal from internal test matrix |
| US5509019A (en) * | 1990-09-20 | 1996-04-16 | Fujitsu Limited | Semiconductor integrated circuit device having test control circuit in input/output area |
| US5130568A (en) * | 1990-11-05 | 1992-07-14 | Vertex Semiconductor Corporation | Scannable latch system and method |
| US5166604A (en) * | 1990-11-13 | 1992-11-24 | Altera Corporation | Methods and apparatus for facilitating scan testing of asynchronous logic circuitry |
| US5321277A (en) * | 1990-12-31 | 1994-06-14 | Texas Instruments Incorporated | Multi-chip module testing |
| JP3073534B2 (ja) * | 1991-01-08 | 2000-08-07 | 株式会社東芝 | セルスイッチ結合網およびその試験方法 |
| US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
| JP2535670B2 (ja) * | 1991-01-28 | 1996-09-18 | 株式会社東芝 | 双方向入出力端子用バウンダリスキャンセル |
| US5260948A (en) * | 1991-03-13 | 1993-11-09 | Ncr Corporation | Bidirectional boundary-scan circuit |
| JPH04328476A (ja) * | 1991-04-30 | 1992-11-17 | Toshiba Corp | Ｌｓｉ |
| US5313470A (en) * | 1991-09-17 | 1994-05-17 | Ncr Corporation | Boundary-scan input cell for a clock pin |
| US5260950A (en) * | 1991-09-17 | 1993-11-09 | Ncr Corporation | Boundary-scan input circuit for a reset pin |
| US5347520A (en) * | 1991-09-18 | 1994-09-13 | Ncr Corporation | Boundary-scan enable cell with non-critical enable path |
| US5410551A (en) * | 1992-01-02 | 1995-04-25 | Andahl Corporation | Net verification method and apparatus |
| US5485467A (en) * | 1993-09-24 | 1996-01-16 | Vlsi Technology, Inc. | Versatile reconfigurable matrix based built-in self-test processor for minimizing fault grading |
| AU2204695A (en) * | 1994-04-28 | 1995-11-29 | Apple Computer, Inc. | Scannable d-flip-flop with system independent clocking |
| US5625301A (en) * | 1995-05-18 | 1997-04-29 | Actel Corporation | Flexible FPGA input/output architecture |
| US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
| KR19990082339A (ko) * | 1996-02-06 | 1999-11-25 | 크리스티안 웬너호름, 괴란 놀드런드흐 | 집적된 회로 장치 시험용 어셈블리 및 방법 |
| US5740180A (en) * | 1997-02-18 | 1998-04-14 | Motorola, Inc. | Circuit and test method for testing input cells |
| US5991908A (en) * | 1997-09-29 | 1999-11-23 | Xilinx, Inc. | Boundary scan chain with dedicated programmable routing |
| US6071314A (en) * | 1997-09-29 | 2000-06-06 | Xilinx, Inc. | Programmable I/O cell with dual boundary scan |
| US6157210A (en) | 1997-10-16 | 2000-12-05 | Altera Corporation | Programmable logic device with circuitry for observing programmable logic circuit signals and for preloading programmable logic circuits |
| US6058496A (en) * | 1997-10-21 | 2000-05-02 | International Business Machines Corporation | Self-timed AC CIO wrap method and apparatus |
| US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
| US7058862B2 (en) * | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
| US6229750B1 (en) | 1999-09-30 | 2001-05-08 | International Business Machines Corporation | Method and system for reducing power dissipation in a semiconductor storage device |
| US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
| US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
| US6865701B1 (en) | 2001-03-29 | 2005-03-08 | Apple Computer, Inc. | Method and apparatus for improved memory core testing |
| US7000163B1 (en) * | 2002-02-25 | 2006-02-14 | Lsi Logic Corporation | Optimized buffering for JTAG boundary scan nets |
| US7162673B2 (en) * | 2003-11-14 | 2007-01-09 | Integrated Device Technology, Inc. | Scan chain registers that utilize feedback paths within latch units to support toggling of latch unit outputs during enhanced delay fault testing |
| US7307528B2 (en) * | 2004-12-15 | 2007-12-11 | Impinj, Inc. | RFID tag design with circuitry for wafer level testing |
| US20060125508A1 (en) * | 2004-12-15 | 2006-06-15 | Impinj, Inc. | On wafer testing of RFID tag circuit with pseudo antenna signal |
| US7380190B2 (en) * | 2004-12-15 | 2008-05-27 | Impinj, Inc. | RFID tag with bist circuits |
| US7400255B2 (en) * | 2005-02-28 | 2008-07-15 | Impinj, Inc. | Wireless functional testing of RFID tag |
| US7528724B2 (en) * | 2005-02-28 | 2009-05-05 | Impinj, Inc. | On die RFID tag antenna |
| US8381144B2 (en) * | 2010-03-03 | 2013-02-19 | Qualcomm Incorporated | System and method of test mode gate operation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068624A (ja) * | 1983-09-26 | 1985-04-19 | Toshiba Corp | Ｌｓｉの自己検査装置 |
| US4594711A (en) * | 1983-11-10 | 1986-06-10 | Texas Instruments Incorporated | Universal testing circuit and method |
| US4601033A (en) * | 1984-01-16 | 1986-07-15 | Siemens Corporate Research & Suppport, Inc. | Circuit testing apparatus employing signature analysis |
| US4601034A (en) * | 1984-03-30 | 1986-07-15 | Texas Instruments Incorporated | Method and apparatus for testing very large scale integrated memory circuits |
| GB8432533D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
| DE3682305D1 (de) * | 1985-03-23 | 1991-12-12 | Int Computers Ltd | Integrierte digitale schaltungen. |
| US4635261A (en) * | 1985-06-26 | 1987-01-06 | Motorola, Inc. | On chip test system for configurable gate arrays |
| US4701920A (en) * | 1985-11-08 | 1987-10-20 | Eta Systems, Inc. | Built-in self-test system for VLSI circuit chips |
-
1987
- 1987-10-23 US US07/112,920 patent/US4912709A/en not_active Expired - Fee Related
-
1988
- 1988-07-19 JP JP63178306A patent/JPH01117053A/ja active Pending
- 1988-09-30 EP EP88309101A patent/EP0313230A3/en not_active Withdrawn
- 1988-10-17 AU AU23941/88A patent/AU2394188A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| AU2394188A (en) | 1989-04-27 |
| EP0313230A3 (en) | 1990-08-01 |
| US4912709A (en) | 1990-03-27 |
| EP0313230A2 (en) | 1989-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01117053A (ja) | 超大規模集積回路のｉ／ｏセル | |
| US4860288A (en) | Clock monitor for use with VLSI chips | |
| JP2746804B2 (ja) | 集積回路試験方法および集積回路試験装置 | |
| US3784907A (en) | Method of propagation delay testing a functional logic system | |
| US5383143A (en) | Self re-seeding linear feedback shift register (LFSR) data processing system for generating a pseudo-random test bit stream and method of operation | |
| US6898544B2 (en) | Instruction register and access port gated clock for scan cells | |
| US5983380A (en) | Weighted random pattern built-in self-test | |
| US5546406A (en) | Cell architecture for built-in self-test of application specific integrated circuits | |
| US6327685B1 (en) | Logic built-in self test | |
| US5867409A (en) | Linear feedback shift register | |
| US6961886B2 (en) | Diagnostic method for structural scan chain designs | |
| US4771251A (en) | Ring oscillator | |
| US6442720B1 (en) | Technique to decrease the exposure time of infrared imaging of semiconductor chips for failure analysis | |
| Jutman | At-speed on-chip diagnosis of board-level interconnect faults. | |
| JPH06130134A (ja) | 論理回路及びこの論理回路を備えたテスト容易化回路 | |
| US4847800A (en) | Input register for test operand generation | |
| US5894482A (en) | Semiconductor integrated circuit with a testable block | |
| EP0699920B1 (en) | Semiconductor integrated circuit with a testable block | |
| US6904554B2 (en) | Logic built-in self test (BIST) | |
| JP3469294B2 (ja) | 線型帰還シフトレジスタおよび半導体集積回路装置 | |
| US20020078411A1 (en) | Scan flip flop apparatus for performing speed test | |
| US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
| Sasidhar et al. | Boundary scan-based relay wave propagation test of arrays of identical structures | |
| JP2872098B2 (ja) | テスト機能付きカウンタ装置 | |
| JPH05107308A (ja) | 集積回路試験方法 |