KR19990082339A - 집적된 회로 장치 시험용 어셈블리 및 방법 - Google Patents

집적된 회로 장치 시험용 어셈블리 및 방법 Download PDF

Info

Publication number
KR19990082339A
KR19990082339A KR1019980706069A KR19980706069A KR19990082339A KR 19990082339 A KR19990082339 A KR 19990082339A KR 1019980706069 A KR1019980706069 A KR 1019980706069A KR 19980706069 A KR19980706069 A KR 19980706069A KR 19990082339 A KR19990082339 A KR 19990082339A
Authority
KR
South Korea
Prior art keywords
signal
test
integrated circuit
terminals
terminal
Prior art date
Application number
KR1019980706069A
Other languages
English (en)
Inventor
토드 엘 하우린
Original Assignee
크리스티안 웬너호름, 괴란 놀드런드흐
텔레폰아크티에볼라게트 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리스티안 웬너호름, 괴란 놀드런드흐, 텔레폰아크티에볼라게트 엘엠 에릭슨 filed Critical 크리스티안 웬너호름, 괴란 놀드런드흐
Publication of KR19990082339A publication Critical patent/KR19990082339A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration

Abstract

집적회로장치(12)를 시험하는 시험 어셈블리(10) 및 그 방법. 시험 어셈블리(10)는 단일 종단된 단자(16) 또는 차동 단자(20,22)로 형성된 대다수의 입력 및 출력단자를 갖는 집적회로장치(12)를 시험할 수 있다. 정적 시험은 기능적이고 파라미트릭하게 집적회로장치(12)상에서 수행될 수 있다. 고주파수에서도 동작가능한 집적회로장치(12)의 동적 시험이 시험 어셈블리(10)의 동작을 통해 가능하다. 시험 신호는 신호 레일(54,56,58)에 의해 시험중인 장치(12)에 인가된다. 시험 신호 응답 표시기(78)는 시험 신호에 대한 응답을 관찰하기위해 결합된다.

Description

집적된 회로 장치 시험용 어셈블리 및 방법
집적회로장치가 형성되는 제조과정은 복잡한 과정이다. 집적회로장치는 웨이퍼인 집적회로(IC) 웨이퍼상에서 제조되고, 집적회로(IC) 패키지로 계속해서 패키지된다.
제조과정이 엄격한 감독하에서 엄밀히 제어 및 유지될지라도, 결점있는 집적회로가 때때로 형성된다. 그리고, 잘못된 연결 등의 패키징 에러는 집적회로장치의 패키징동안 발생할 수 있다. 그러므로 결점 및 패키징 에러에 대한 시험은 결점있는 IC 패키지가 전자회로에서 사용되지 않도록 하기위해 하는 것이다.
IC 웨이퍼의 제조에 계속해서 및 집적회로장치의 패키징전에 온(on)-웨이퍼 시험은 집적회로장치상에 결점을 검출한다. 패키징 에러에 대한 시험은 반드시 패키징 동작에 계속해서 수행되야한다. 때때로, 온-웨이퍼 시험은 부분 또는 완전히 연기되고 시험은 패키징후에만 한다. 그러나 그러한 연기는 통상적으로 버려지는 패키지된 집적회로장치수를 증가시키는 최종적인 대가를 요구한다. 그렇치 않으면 온-웨이퍼에서 검출되는 결점은 집적회로장치의 패키징후에만 검출된다.
더 높은 주파수 동작에서 동작할 수 있는 매우 고집적된 소자를 갖는 집적회로장치를 조밀하게 설치하는 경향에 따라, 집적회로 웨이퍼 또는 그로부터 형성된 패키지된 집적회로장치의 시험에 대한 문제해결은 더 복잡해진다.
집적회로가 고집적성을 매우 증가함에 따라, 오류를 검출하는 바운더리 스캔기술은 넓게 사용되어왔다. 바운더리 스캔시험의 표준 방법론은 설명되었다. 예를 들어, 전기 및 전자 엔지니어 기구(IEEE)의 표준 시험 액세스 포트 및 바운더리 스캔 구조인 IEEE 표준 1149.1-1990은 바운더리 스캔 시험용 범산업 표준을 설명하기위해 공표되었다.
일반적으로, 그런 표준은 제어 및 액세스를 바운더리 스캔 구조에 허여하는 시험 액세스 포트(TAP) 상태 기기의 형성을 요구한다. 바운더리 스캔 구조를 수행하기위해, 집적회로장치는 집적회로장치의 소자 단자 및 내부 논리 회로간에 수행되는 바운더리 스캔 셀을 포함해야 한다. 바운더리 스캔 셀들은 함께 연결되어 집적회로장치의 주변 주위에 시프트 레지스터 경로를 형성하고, 그러므로 바운더리 스캔이라는 용어를 생기게 한다.
바운더리 스캔기술은 여전히 온-웨이퍼하는 동안 집적회로장치를 시험하기위해 또한 사용될 수 있다. 집적회로장치의 내부 논리의 시험은 시험 포트에 의해 가능하다. 바운더리 스캔기능은 집적회로장치의 기본적인 입력 및 출력의 시험을 사용될 수 있어 입력 및 출력단자의 칩-내부측의 제어력 및 관찰력을 형성한다.
종래에, 자동 시험 장비(ATE)는 집적된 회로장치의 시험용으로 사용된다. 종래의 ATE는 통상적으로 "시험헤드(testhead)" 및 워크스테이션을 포함하여 시험중인 집적회로장치인 "시험중인 장치"(DUT)의 운용자 제어를 제공한다. 설치물(fixture)은 시험장비를 집적회로장치와 상호연결하거나 인터페이스하도록 요구된다. 그런 설치물은 입체적이고 다르게는 특정한 집적회로장치에 대응하는 특징을 갖는다. 핀 접촉기를 갖는 탐침(probe)카드 또는 집적회로장치의 단자와 연결하는 탐침 "바늘"은 집적회로장치를 ATE의 시험 리소스와 연결시킨다. ATE는 통상적으로 3종류의 시험 리소스: 논리 입력을 구동시키는 구동기, 출력 데이터를 인터프리트하는 비교기, 프로그램 가능한 전력 공급기를 사용한다.
집적회로장치가 집적도를 증기시키고 입력 및 출력단자수를 증가시킴에 따라, 집적회로장치를 시험하기위한 ATEs 용량의 적당한 증가가 특히 집적회로의 높은 동작 주파수에서 실제로 이루어지지 않는다. 또한, 차동 단자는 고속 집적회로장치에서 종종 사용된다. 차동 단자는 차동 신호가 포지티브 신호로서 언급된 하나의 신호 및 네가티브 신호로서 언급된 나머지 신호들을 서로에 상대적인 전압으로 오프세트되는 단자쌍으로 형성된다. 단자쌍에 인가된 외부 포지티브 차동 신호는 내부 논리 "1"로 대응하고, 외부 네가티브 차동 신호는 내부 논리 "0"으로 대응한다. 비-이상적인 환경에서 차동 신호를 올바르게 측정할 수 있기위해, 차동 수신기가 요구된다. 현존하는 ATEs는 접지 전위에 대해 3개의 전압 윈도우에서 신호를 양자화할 수 있는 전압 비교기를 단지 포함하고 상기 이유로 인해 다수의 집적된 회로장치를 시험하기에는 또한 불충분하다.
그러므로, 복잡한 집적회로장치를 시험하는 현존하는 장치 및 방법론은 집적회로장치를 알맞게 시험하기에는 불충분하다. 그리고, 크기, 복잡성 및 그 기술상태의 동작 주파수, 집적회로장치가 계속 증가함에 따라, 집적회로장치를 시험하기위해 그것에 의해 개선된 방법의 필요성은 한층 높아진다.
그러므로 고주파수 동작에서 동작할 수 있는 집적회로장치의 알맞고 경제적인 시험을 허여하는 시험 장치는 필요하게 된다.
그것은 상기 배경 정보에 비추어서 본 발명의 중대한 개선점을 포함하는 집적회로를 시험하는 시험 장치에 관련된다.
본 발명은 일반적으로 전자 생산품 시험에 관한 것이다. 특히, 본 발명은 고주파수에서 동작가능하고 대다수의 입력 및 출력단자를 갖는 집적회로장치를 시험 및 평가할 수 있는 시험 어셈블리에 관한 것이다.
원하면 시험 신호가 집적회로장치의 각 단자에 인가되어 집적회로장치를 시험하게 된다. 시험 신호는 차동 단자 및 단일-종단된 단자 모두에 인가될 수 있다.
도 1은 예시적인 집적회로장치를 시험하기위해 위치된 본 발명의 일 실시예의 시험 어셈블리의 부분 사시 예시도인 부분 기능 블록도.
도 2는 도 1에서 시험 어셈블리와 함께 그려진 집적회로상에서 형성된 양호한 단자의 차동 양방향 단자를 포함하는 회로의 단순화한 회로 개략도.
도 3은 양방향 단자쌍의 차동 수신기상에서 정적 시험을 수행하는 본 발명의 일 실시예의 방법의 단계를 리스트하는 흐름도.
도 4는 양방향 단자쌍의 차동 송신기상에서 정적 시험을 수행하는 본 발명의 일 실시예의 방법의 단계를 리스트하는 흐름도.
도 5는 양방향 단자쌍의 내장된 차동 종단 유니트상에서 시험을 수행하는 본 발명의 일 실시예의 방법의 단계를 리스트하는 흐름도.
도 6는 단일-종단된 단자의 수신기상에서 정적 시험을 수행하는 본 발명의 일 실시예의 방법의 단계를 리스트하는 흐름도.
도 7는 단일-종단된 단자의 송신기상에서 정적 시험을 수행하는 본 발명의 일 실시예의 방법의 단계를 리스트하는 흐름도.
도 8는 단일-종단된 단자의 내장된 종단 유니트상에서 시험을 수행하는 본 발명의 일 실시예의 방법의 단계를 리스트하는 흐름도.
도 9는 좁은 펄스가 집적회로장치의 동적 시험을 허여하도록 본발명의 일 실시예의 동작동안 형성될 수 있는 방법의 예시도.
도 10은 본 발명의 일실시예의 시험 장치 및 시험 어셈블리에 의해 시험중인 예시되는 집적회로의 단순화된 회로 개략 예시도.
도 11은 집적회로장치의 동적 시험을 수행하기위해 본 발명의 일 실시예의 방법의 방법 단계를 리스트하는 흐름도.
도 12는 본 발명의 다른 실시예의 시험 어셈블리 부분의 회로 개략도.
도 13은 도 12에 도시된 시험 어셈블리 부분을 형성하는 단일 탐침 소자의 확대도.
본 발명은 일단 제조된 집적회로장치를 제조하기위해 시험 어셈블리 및 관련된 방법을 구비한다. 회로장치의 정적 시험, 기능 및 파라미트릭(parametric) 시험 및 동적 시험은 시험 어셈블리의 동작을 통해 수행될 수 있다.
대체로 많은 입력 및 출력단자를 갖는 집적회로장치의 시험은 가능하다. 그런 단자는 단일-종단된 단자 또는 차동 단자쌍 또는 그런 다른 단자 형태의 결합으로 형성될 수 있다.
시험 동작은 온-웨이퍼 또는 패키징 동작이 수행된 후 수행될 수 있고 패키지된 집적회로 패키지가 생성되었다. 시험 동작이 집적회로 패키지상에서 수행될 때, 패키징 동작동안 형성된 연결이 또한 시험될 수 있다.
시험 신호는 대다수의 채널을 사용하기위해, 그렇치 않으면 집적회로장치를 시험하기위해 요구된 종래의 요구사항없이 동시에 대다수의 단자에 인가될 수 있다.
또한, 시험 신호는 집적회로장치에 인가될 수 있어 고주파수에서 집적된 회로장치의 동작력을 표시하기위해 회로장치의 동적 시험을 한다. 여전히 온-웨이퍼 및 계속되는 패키징하는 동안 집적회로장치의 시험은 경제적으로 수행될 수 있다. 결점 또는 연결 에러를 갖게되는 집적회로는 표시될 수 있고 그렇치 않으면 결함있는 회로가 전자회로에 사용되지 않도록 옆에 놓는다.
그러므로 상기 및 나머지 태양에서 시험 어셈블리 및 관계된 방법은 복수의 단자를 갖는 집적회로를 시험한다. 전압 신호 발생기는 선택된 전압 레벨의 시험 신호를 발생시킨다. 신호 레일(rail)은 전압 신호 발생기 및 집적회로의 복수의 단자의 제1그룹중 적어도 선택된 단자를 상호연결시킨다. 신호 레일은 전압 신호 발생기에 의해 발생된 시험 신호를 선택된 단자에 동시에 공급한다. 시험 신호-응답 표시기는 집적회로의 복수의 단자의 제2그룹중 적어도 선택된 단자에 결합된다. 시험 신호-응답 표시기는 집적회로의 복수의 단자의 선택된 단자에 결합된다. 시험 신호-응답 표시기는 시험 신호를 단자에 인가해서 응답하는 단자들중 제2그룹에서 발생된 출력 신호값을 표시한다. 시험 신호-응답 표시기에 의해 표시된 출력 신호가 소망값이 아니라면, 회로결함 또는 연결문제는 그런 표시의 원인으로 될 수 있다.
본 발명의 더 완전한 이해 및 그 범위는 하기에서 간단히 요약되는 첨부 도면, 본 발명의 양호한 실시예의 다음의 상세한 설명 및 첨부된 청구항으로부터 얻어질 수 있다.
도 1에서, 10으로 도시된 시험 어셈블리는 집적회로장치(12)와 함께 위치되고, 그 일부는 그 도면에서 예시된다. 그 도면에서 예시된 집적회로장치(12)는 집적회로 웨이퍼의 일부로서 제조된다.
종래의 방법에서, 다수의 집적된 회로장치는 단일 집적된 회로 웨이퍼상에서 통상적으로 제조된다. 이미 언급했듯이, 일단 제조된 집적회로장치는 집적회로 패키지를 형성하기위해 패키지된다. 시험 장치(10)는 패키지된 집적회로 패키지를 시험하기위해 또한 동작가능하고, 패키지된 집적회로 패키지는 그 도면에서 집적회로장치(12)를 형성하기위해 대신해서 예시될 수 있다. 또한, 시험 어셈블리(10)가 오직 단일 집적회로장치(12)와 함께 위치되고, 시험 어셈블리는 또한 웨이퍼상에서 제조되어 추가된 집적회로장치수를 동시에 시험할 수 있다.
그 도면에서 예시된 집적회로장치(12)의 일부가 통상적으로 대다수의 회로소자로 형성된 칩 내부 부분(14)을 포함한다. 회로소자는 제조되고 상호연결되어 소망된 회로를 형성한다. 칩 내부 부분(14)은 종래의 방법으로 본원에서 단일 종단된 양방향 단자(16)의 입력 및 출력단자 각각으로 형성하는 셀(17) 및 2개의 단자(20 및 22)로 각기 형성된 차동 양방향 단자쌍(18)에 결합된다. 온-웨이퍼할 때, 단자들은 때때로 "결합 패드"로 불리우고, 일단 패키지되면, 단자들은 "핀" 또는 "리드"로서 유사하게 형성된다.
그 도면에서 예시된 2개의 종단된 단자(16) 및 3개의 차동 단자쌍(20 및 22)은 집적회로장치의 일부를 통상적으로 형성하는 단자를 단지 예시한 것이다. 통상적으로, 집적회로장치는 다수의 단일 종단되거나 차동적인 단자쌍 또는 그 결합을 포함한다.
이미 언급했듯이, 집적회로장치가 더 복잡해지고 대다수의 입력 및 출력단자를 포함하고, 집적회로장치의 알맞은 동작에 대해 시험하기위한 종래의 시험 장치의 사용은 때때로 비실용적이다. 그런 종래의 시험 장치는 또한 차동 단자쌍을 알맞게 시험하거나 고주파수에서 동작할 수 있는 회로를 시험하게 할 수 없다.
시험 장치(10)는 집적회로를 시험하기위해 사용된 종래의 시험 장치와 관계된 문제를 극복한다. 상기 장치(10)는 아주 많은 단자수를 갖는 집적회로에 시험 신호를 인가하도록 한다. 상기 단자는 단일 종단된 양방향 입력 및 출력단자와 차동 양방향 입력 및 출력단자 또는 그런 단자들의 결합을 포함할 수 있다. 그리고, 시험 장치에 의해 발생된 시험 신호가 집적회로장치에 또한 인가되어 고주파수에서 그 동작력을 시험한다.
예시적인 집적회로장치(12)의 집적회로는 상기 언급된 IEEE 표준 1149.1에 따라 표준의 바운더리 스캔 소자를 결합시킨다. 집적회로의 상기 예시된 부부은 셀(17)을 형성하는 단일 종단된 단자(16) 및 셀(18)을 형성하는 차동 단자쌍의 단자(20 및 22) 각각과 관계된 바운더리 스캔 셀(24)을 또한 포함한다. 바운더리 스캔 셀(24)은 함께 연결되어 바운더리 스캔 레지스터를 형성한다.
바운더리 스캔 셀(24)로 형성된 바운더리 스캔 레지스터는 블록에서 그려진 소자를 포함하는 본원에서 종래의 바운더리 스캔 회로인 추가된 온-칩 시험 논리(25)에 결합된다. 시험 데이터 입력(TDI)(26) 및 명령 레지스터(28)는 시험 논리(25)의 일부를 형성한다. 시험 데이터 출력(TD0)(32)은 바운더리 스캔 레지스터 및 명령 레지스터에 또한 결합된다.
상태 기기로서 기능적으로 동작하는 시험 액세스 포트(TAP) 제어기(34)는 시험 클록(TCK) 단자(36)에서 시험 모드 선택(TMS) 단자(38)에 공급된 입력을 수신하기위해 또한 그려진다.
바운더리 스캔 구조에 관련하고 그 구조의 동작을 설명하는 추가의 상세한 설명은 상기 언급된 IEEE 표준에서 발견될 수 있다.
시험 어셈블리(10)는 선택된 전압 레벨의 시험 신호를 발생시키기위해 동작할 수 있는 선택가능한 전압 공급기(52)를 포함한다. 시험 신호는 전압 공급기의 출력 포트(64,66 및 68)에 의해 전압 공급기(52)에 결합되는 공급 레일(54,56 및 58)상에서 발생된다.
공급 레일(54)은 저항(72)을 통해 셀(17)을 형성하는 단일-종단된 단자(16)와 접촉하고, 공급 레일(56)은 저항(74)을 통해 셀(18)을 형성하는 단자쌍의 단자(20)와 접촉하고 공급 레일(58)은 저항(76)을 통해 셀(18)을 형성하는 단자쌍의 단자(22)와 접촉한다. 저항(72,74 및 76)은 시험중인 장치가 동작하기위해 구성되는 시그널링 환경에 밀접하게 정합하는 각 임피던스값이다.
예시를 목적으로, 집적회로장치의 일부의 좌측부(도시했듯이)에서 형성된 단자만이 그 도면에서 도시되는 동안, 공급 레일은 추가된 에찌 표면 부근에 통상적으로 위치된 장치 또는 집적회로장치의 추가된 단자와 접촉을 허여하도록 비슷하게 위치될 수 있다.
출력 포트(64)에서 형성된 시험 신호는 하기에서 더 상세하게 설명했듯이 선택된 전압 레벨 시퀀스일수 있는 선택된 전압 레벨(Vs)이다. 전압 레벨(VP)은 전압 공급기의 출력 포트(66)에서 형성되고, 전압 레벨(Vn)의 시험 신호는 전압 공급기의 출력 포트(68)에서 형성된다. 시험 신호의 전압 레벨이 수신기에 자극으로서 기능하기위해, 송신기에 대해 부하 전압으로서 기능하기위해 및 내장된 종단에 대해 자극 및/또는 부하 전압으로서 기능하기위한 값으로 되기위해 발생된다. 그런 수신기, 송신기 및 내장된 종단은 하기에서 알수 있듯이 셀(17 및 18)의 일부를 형성한다.
시험 어셈블리(10)는 시험 논리(25)와 접촉하는 관찰기(observer) 및 제어기(78)를 또한 포함한다. 시험 신호를 집적회로장치(12)에 인가해서 응답하는 시험 논리(25)로 부하되는 바운더리 스캔 셀의 값이 제어기(78)에 의해 관찰된다. 제어기(78)에 의해 관찰된 값이 소망된 값이 아니라면, 집적회로장치(12)의 결점이 존재한다. 관찰기 및 제어기(78)는 특히 종래의 방법으로 단방향 단자를 시험하기위해 추가된 기능용으로 또한 사용될 수 있다.
시험 어셈블리(10)의 동작동안, 시험 신호는 발생된다. 시험 신호는 단자(16,20 및 22)에 인가된다. 바운더리 스캔 셀의 값은 시험 논리로 부하되고, 시험 포트 관찰기 및 제어기(78)의 관찰에 응답하는 집적회로장치(12)의 동작력으로 결정이 이루어질 수 있다.
집적회로의 상기 예시된 부분은 제어기 및 관찰기(78)에 의해 발생된 신호를 수신하기위해 본원에서 결합된 단자(79)를 또한 포함한다. 하기에서 도 9에 대해 상세하게 설명하듯이, 단자(79)는 집적회로의 일부를 형성하는 단방향 수신기로 뻗어있다.
시험 어셈블리(10)는 복수의 전력 공급기를 또한 포함하고, 그중 회로 전력 공급기(80)가 전형적이다. 전력 공급기(80)는 라인(84)에 의해 집적회로장치(12)상에서 형성된 전력 접촉부(82)에 동작 전력을 공급한다. 각 전력 공급기는 다수의 접촉부를 갖는다.
선택가능한 전압 공급기(52), 시험 포트 관찰기 및 제어기(78) 및 전력 공급기(80)는 케이블(88)을 경유해서 예시적인 워크 스테이션(86)에 결합된다. 워크 스테이션에서 발생된 제어신호는 케이블(88)상에 전송되어 그런 장치의 동작을 제어하고, 그런 장치에서 발생된 신호는 워크 스테이션에 공급될 수 있다.
도 1에 도시된 집적회로장치(12)의 집적회로의 일부를 형성하는 추가된 회로와 함께 셀(18)을 형성하는 예시적인 차동 단자쌍을 예시한다. 셀(18)을 형성하는 단자쌍은 집적회로장치(12)의 표면상에서 또는 그렇치 않으면 그 표면에 액세스가능하게 형성된 포지티브 단자(20) 및 네가티브 단자(22)를 포함한다.
포지티브 단자 패드(20)는 저항(102)을 통해 수신기(96)를 형성하는 증폭기의 입력단자 및 송신기(98)를 형성하는 증폭기의 출력에 결합된다. 유사하게, 네가티브 단자 패드(22)는 저항(104)을 통해 수신기(96)의 네가티브 입력 및 송신기(98)의 네가티브 출력에 결합된다. 저항(102 및 104)은 RD로 표시된 임피던스이다.
단자 패드(20 및 22)에서 수신된 차동 입력이 수신기(96)에 인가되고, 라인(106)상에서 송신기(98)에 인가되는 내부 발생된 출력 신호는 단자 패드(20 및 22)에 공급된다.
셀(18)을 형성하는 단자쌍은 포지티브 종단 저항(112) 및 네가티브 종단 저항(114)으로 형성된 내장된 종단 유니트(108)를 포함하도록 예시된다. 저항(112)은 단자 패드(20) 및 신호 접지간에 결합되고, 저항(114)은 단자 패드(22) 및 신호 접지간에 결합된다.
스위치 소자(116)는 단자 패드(20 및 22) 및 종단 저항(112 및 114) 각기간에 일렬로 위치된 스위치(117A 및 117B)를 포함한다.
상기 예시된 실시예에서 스위치 소자(116)의 스위치의 위치설정은 바운더리 스캔 셀에 의해 제어되고, 본원에서 그것에 대한 플립-플롭(118)은 라인(120)으로 표시되어 연결된다. 바운더리 스캔 셀은 본원에서 그것에 대한 플립-플롭(122)에 의해 송신기(98)의 동작가능한 제어입력에 비슷하게 결합되고, 라인(124)으로 표시된 그런 연결이 플립-플롭(122) 및 송신기(98)간에 있다. 바운더리 스캔 셀은 본원에서 그것에 대한 플립-플롭(126)에 의해 수신기에 비슷하게 결합되고, 라인(127)으로 표시된 그런 연결이 플립-플롭(126) 및 수신기(96)의 동작가능한 제어입력간에 있다. 플립-플롭(118,122 및 126)은 예를 들어 시험 논리의 모드 레지스터로 대안적으로 형성될 수 있다.
바운더리 스캔 셀(128 및 129)은 그 도면에서 예시된다. 셀(128)은 멀티플렉서(130)를 통해 라인(106)에 결합되어 송신기(98)에 결합되고, 셀(129)은 수신기(96)의 출력에 결합된다. 라인(131)은 멀티플렉서(130)에 제2입력을 형성한다. 하기에서 도 9에 대해 설명하듯이, 좁은 펄스는 집적회로장치의 동적 시험을 수행할 때 라인(131)상에 발생된다. 셀(128 및 129) 모두는 칩 내부 부분(14)(도 1에 도시된)의 코어 회로 논리에 결합된다.
도 2는 그 도면에서 점선으로 도시된 블록내에서 위치된 소자로 형성되는 내장된 고속 펄스 검출기(132)를 예시한다. 특히, 펄스 검출기(132)는 플립-플롭(133 및 134)쌍을 포함한다. 플립-플롭(133)은 시험중인 회로의 다른 부분(도시안된)에 의해 발생된(본원의) 논리 "1"인 고정 신호를 수신하는 수신기(96)에 결합된다. 논리 "1" 값의 신호는 본원에서 "통과된" 시험을 표시한다. 플립-플롭(133)의 출력이 플립-플롭(134)의 입력에 결합된다. 플립-플롭(134)의 출력이 플립-플롭(133)의 리세트 입력에 제공된다. 펄스 검출기(132)의 동작이 하기에서 도면 10 및 11에 대해 충분히 설명된다.
시험 어셈블리(10)가 시험중인 집적회로장치(12)의 단자에 접촉하도록 일단 위치되면, 시험 절차는 집적회로장치의 동작을 시험하기위해 수행될 수 있다. 일 실시예에서, 정적 시험은 단자상에서 수행될 수 있어 처음에 집적회로장치의 기능성을 결정하고 그후 회로가 기능적으로 되도록 결정되면, 장치의 동작 파라미터를 결정하고, 즉 회로의 파라미트릭 시험은 집적회로가 파라미트릭 설계서를 충족하는지를 결정하기위해 수행된다. 그리고, 집적회로장치의 동적 시험은 집적회로장치가 소망된 동작 주파수에서 동작할 수 있는지를 결정하기위해 수행된다.
분리해서 도시하지 않했지만, 물론 단일 종단된 단자쌍은 도 2에 도시되는 추가된 회로와 함께 유사하게 예시될 수 있음을 알게된다.
도 3은 차동 수신기상에서 정적 시험을 수행하는 135로 일반적으로 도시된 방법의 방법 단계를 예시하고, 그중 도 2에 도시된 단자쌍(18)의 수신기(96)는 그 예이다. 정적 시험은 차동 수신기상에서 수행되어 그 기능성 및 그 동작의 파라미터를 결정한다. 처음에 및 블록(136)에 의해 표시했듯이, 도 1에 도시된 송신기(98) 등의 차동 송신기는 예를 들어 탭 기계(34)의 시험 포트에 의해 디져블(disable)된다. 내장된 종단 유니트(108) 등의 내장된 종단 유니트는 블록(137)에 의해 표시했듯이 디져블된다. 예를 들어 라인(124)을 경유한 송신기 및 예를 들어 라인(120)을 경유한 종단 유니트의 디져블링은 동시에 또는 역순서로 발생한다.
그후, 블록(138)으로 표시했듯이, 수신기는 시험되어 그 민감도 및 공통 모드 범위를 결정한다. 그런 시험은 예를 들어 하기에서 인지된 블록(140 및 141)과 함께 반복적인 절차에서 포지티브 및 네가티브 공급 레일(56 및 58) 각각상에서 공통 모드 범위의 극단에서 최소 포지티브 및 네가티브 차동 전압을 인가함으로써 수행될 수 있고, 그런 레일은 도 1에 도시된 시험 어셈블리(10)의 일부를 형성한다.
수신기에 의해 형성된 응답은 예를 들어 도 1의 어셈블리(10)의 일부를 형성하는 시험 포트 관찰기 및 제어기(78)에 의해 바운더리 스캔 셀을 경유해서 블록(140)에 의해 표시했듯이 판독될 수 있다. 그후, 결정 블록(141)에 의해 표시했듯이, 결정이 부가적인 시험이 요구되는지에 관해 이루어진다. 그렇다면, 즉, 반복적인 절차가 완료되면, 예라는 분기는 블록(138)으로 되돌아간다. 그렇치 않으면 아니오라는 분기는 블록(142)으로 가고 수신기 시험은 종료된다.
정적 시험은 차동 단자의 차동 송신기상에서 유사하게 수행될 수 있다. 도 4는 차동 송수신기상에서 정적 시험을 수행하는 방법의 방법 단계를 리스트하는 143으로 일반적으로 도시된 방법을 예시한다. 처음에, 블록(144)에 의해 표시했듯이, 도 2에 도시된 송신기(98) 등의 차동 송신기는 동작가능하게 된다. 송신기는 상설했듯이 바운더리 스캔 회로의 시험 포트에 의해 예를 들어 동작가능할 수 있게된다. 도 2에서 예시되는 예시적인 단자쌍에서, 그 송신기(98)는 라인(124)상에서 알맞은 입력에 응답해서 동작가능하게된다. 그후, 블록(146)에 의해 표시했듯이, 차동 수신기는 동작가능하게 되고 그중 도 2에 도시된 수신기(96)는 그 예이다. 그리고, 블록(147)에 의해 표시했듯이, 내장된 종단장치는 디져블된다. 다시, 시퀀스의 다른 순서 또는 동시의 동작가능 및 디져블링은 가능하다. 도 2에서 예시된 단자쌍(18)에서, 스위치 소자(116)의 스위치(117 및 117B)는 라인(120)상에서 발생된 알맞은 명령에 응답해서 개방된다.
그후, 송신기는 블록(148)에 의해 표시했듯이 포지티브 및 네가티브 출력상에서 풀업 및 풀다운 회로의 레벨 및 구동 강도에 대해 시험된다. 도 2로 되돌아가서, 셀(128)에서 기억된 논리"1"은 포지티브 풀업 및 네가티브 풀다운을 동작시킨다. 유사하게, 셀(128)에서 기억된 논리"0"은 포지티브에서 풀다운으로 및 네가티브에서 풀업으로 동작시킨다. 예를 들어, 송신기를 시험 장치로써 시험할 때, 공급 레일(58)상에서 발생된 시험 신호의 전압 레벨이 처음에 저전압 레벨로 야기하도록되고 공급 레일(56)상에서 발생된 시험 신호의 전압 레벨이 2개의 다른 레벨에서 발생된다. 그런 다른 신호 레벨에 대한 응답이 관찰된다. 각 시험 단계후, 회로 응답이 블록(149)으로 표시했듯이 판독된다.
낮은 값의 공급 레일(56)상에서 시험 신호를 발생함으로써 및 2개의 다른 값의 공급 레일(58)상에서 시험 신호를 발생함으로써, 송신기의 네가티브 출력의 회로 풀업이 시험된다.
유사한 방법으로, 회로는 포지티브 및 네가티브 출력용 풀다운 응답에 대해 시험될 수 있다. 포지티브 출력상에서 회로 풀다운 응답에 대해 시험하기위해, 공급 레일(58)상에서 발생된 시험 신호는 고전압 레벨로 되도록 선택되고 공급 레일(56)상에서 발생된 시험 신호는 2개의 분리된 값으로 되도록 선택되고, 그런 달리하는 레벨에 대한 수신기 응답이 관찰된다.
네가티브 출력에 응답하는 회로의 풀다운 응답에 대해 시험하기위해, 공급 레일(56)상에서 발생된 시험 신호는 고전압 레벨에서 세트되고, 공급 레일(58)상에서 발생된 시험 신호는 2개의 다른 값으로 되도록 선택된다. 그후 수신기 응답은 관찰된다.
결정 블록(151)에 의해 표시했듯이, 결정은 부가적인 시험이 요구되는지에 관해 이루어진다. 그렇다면, 예라는 분기가 블록(148)로 되돌아간다. 그렇치 않으면 아니오라는 분기가 블록(152)으로 가고 송신기 시험은 종료된다. 상기 인지된 시험의 개별적인 것은 수행될 수 있고, 부가적인 시험이 요구되지 않을 때 송신기 시험이 종료된다.
도 5는 본 발명의 일실시예에 따라 도 2에 도시된 유니트(108) 등의 내장된 종단 유니트를 시험하는 153으로 일반적으로 도시된 방법을 예시한다. 처음에, 내장된 종단 유니트는 블록(154)에 의해 표시했듯이 동작가능하게된다. 도 2에 도시된 단자쌍(18)에서, 내장된 종단 유니트(108)는 라인(120)상에서 알맞은 입력에 의해 스위치 소자(117A 및 117B)를 닫음으로써 동작가능하게된다. 블록(156)에 의해 표시했듯이, 수신기는 동작가능하게된다. 그리고, 블록(158)에 의해 표시했듯이, 차동 증폭기는 예를 들어 바운더리 스캔 회로에 의해 디져블된다. 다시 동시의 동작가능함 및 디져블링 또는 다른 시퀀스는 가능하다.
종단 유니트는 블록(160)에 의해 표시했듯이 임피던스 정합에 대해 시험된다. 도 1에 도시된 시험 장치(10)에 대해, 시험 신호는 공급 레일(56 및 58)상에서 발생된다. 공급 레일(58)상에서 발생된 시험 신호의 전압 레벨이 공급 레일(56)상에서 발생된 시험 신호의 전압 레벨보다 약간 더 높아지도록 처음에 세트된다.
그후, 공급 레일(58)상에서 발생된 시험 신호의 전압 레벨이 공급 레일(56)상에서 발생된 시험 신호의 전압 레벨보다 얼마간 적게 되도록 세트된다. 그런 시험이 몇 개의 다른 전압 레벨에서 반복될 수 있어, 내장된 종단 유니트의 저항의 임피던스 정합을 전압 레벨의 기능으로서 결정한다. 그런 시험 단계 각각후, 회로 응답이 블록(161)에 의해 표시했듯이 판독된다. 그후, 추가된 임피던스 정합 시험이 요구되는지에 관한 결정이 결정 블록(162)에 의해 표시했듯이 이루어진다. 그렇다면, 예라는 분기는 블록(160)으로 되돌아간다. 그렇치않고, 아니오라는 분기는 블록(164)으로 간다.
블록(164)에 의해 표시했듯이, 차동 송신기는 다시 예를 들어 바운더리 스캔 회로에 의해 동작가능하게된다. 그후, 블록(166)에 의해 표시했듯이, 종단 유니트의 임피던스 특성은 시험된다. 송신기 출력은 고출력 신호 레벨을 발생시키기위해 세트되고 공급 레일(58)상에 발생된 시험 신호가 2개의 분리된 값으로 되도록 선택된다. 종단 유니트 임피던스는 전압 레벨의 기능으로서 결정된다.
결정 블록(168)에 의해 표시했듯이, 부가적인 임피던스 시험이 요구되는지에 관한 결정이 이루어진다. 그렇다면, 예라는 분기는 블록(166)으로 되돌아간다. 그렇치않고, 아니오라는 분기는 블록(169)으로 가고 시험은 종료된다. 그러므로 시험 과정은 반복적으로 수행될 수 있다.
도 6은 단일 종단된 수신기상에서 정적 시험을 수행하는 173으로 일반적으로 도시된 방법을 예시한다. 처음에, 블록(174)에 의해 표시했듯이, 송신기는 예를 들어 바운더리 스캔 회로에 의해 디져블된다. 그후, 그런 유니트를 포함하는 단자상에서 내장된 종단 유니트는 블록(176)에 의해 디져블된다.
그후, 블록(178)에 의해 표시했듯이, 단일 종단된 단자의 수신기는 공칭 트리거점으로부터 그 이득 및 오프세트를 결정하기위해 시험된다. 도 1에 도시된 시험 어셈블리(10)에 대해, 시험 신호는 공급 레일(54)상에서 발생된다. 시험 신호는 고 및 저전압 신호로 형성된다. 그후, 블록(180)에 의해 표시했듯이, 시험 신호의 각 입력 전압값에 응답하는 수신기는 시험 포트 관찰기 및 제어기(78)에 의해 관찰된다. 그런후, 부가적인 시험이 요구되는지에 관한 결정이 결정 블록(181)에서 이루어진다. 그렇다면, 예라는 분기는 블록(178)으로 되돌아간다. 그렇치않고, 아니오라는 분기는 블록(182)으로 가고 시험이 종료된다.
도 7은 단일 종단된 송신기상에서 정적 시험을 수행하는 183으로 일반적으로 도시된 방법을 예시한다. 처음에, 블록(184)에 의해 표시했듯이, 단일 종단된 단자의 송신기 및 수신기는 동작가능하게된다. 그후, 블록(186)에 의해 표시했듯이, 내장된 종단 유니트는 디져블된다.
그후, 송신기는 블록(188)에 의해 표시했듯이 시험되어 그 레벨 및 구동 강도 풀업 및 풀다운의 기능성을 확정한다. 풀업 및 풀다운은 단자쌍의 포지티브 단자에 속하는 도 4의 흐름도에 도시된 방법 블록(148)에 대해 설명된 것과 유사한 방법으로 동작된다. 일 실시예에서, 4개의 시험이 회로상에서 수행된다. 단일 종단된 송신기 풀업 능력은 공급 레일(54)상에서 발생된 시험 신호가 2개의 다른 값으로 되도록 선택되는 2개의 통과 절차에서 시험된다. 단자의 수신기 응답이 관찰된다. 단일 종단된 송신기 풀다운 능력이 비슷하게 시험된다. 각 시험 시퀀스후, 회로 응답이 블록(189)에 의해 표시했듯이 판독된다.
그후, 결정 블록(190)에 의해 표시했듯이, 부기적인 시험이 요구되는지에 관한 결정이 이루어진다. 그렇다면, 예라는 분기는 블록(188)으로 간다. 그렇치 않으면, 아니오라는 분기는 블록(191)으로 가고 송신기 시험은 종료된다. 그럼으로써 상기 리스트된 시험 절차의 반복 실행은 수행될 수 있다.
도 8은 단일 종단된 단자의 내장된 종단 유니트를 시험하는 방법인 193으로 일반적으로 도시된 방법을 예시한다. 단일 종단된 단자의 종단 유니트는 도 2에 도시된 단자쌍의 종단 유니트와 유사한다.
우선, 블록(194)에 의해 표시했듯이, 내장된 종단 유니트는 동작가능하게된다. 그리고, 블록(196)에 의해 표시했듯이, 단일 종단된 단자의 수신기는 동작가능하게된다. 그후, 블록(198)에 의해 표시했듯이, 단일 종단된 단자의 단일 종단된 송신기는 디져블된다.
종단 유니트의 임피던스는 블록(199)에 의해 표시했듯이 시험된다. 다시, 시험은 2개의 통과 과정에서 수행될 수 있고 거기에서 공급 레일(54)상에 발생된 시험 신호의 전압 레벨이 2개의 다른 값이고, 단자의 수신기의 응답이 블록(200)에 의해 표시했듯이 관찰된다.
결정 블록(201)에 의해 표시했듯이, 부가적인 시험이 요구되는지에 관한 결정이 이루어진다. 그렇다면, 예라는 분기는 블록(199)으로 되돌아간다. 그렇치 않으면, 아니오라는 분기는 블록(202)으로 가고 시험이 종료된다. 그럼으로써 상설된 다단계 시험 과정은 반복해서 수행될 수 있다.
시험 장치(10)의 동작이 도 1에 도시된 장치(12) 등의 집적회로장치의 동적 시험을 허여한다.
도 9는 좁은 펄스가 본 발명의 일 실시예의 동작동안 발생될 수 있는 방법의 예시도. 펄스는 시험중인 회로장치의 동적 시험을 수행하기위해 사용된다. 이미 언급했듯이, 어떤 시점에서의 기술적 수준의 집적회로는 증가된 주파수 레벨에서 동작가능하도록 구성된다. 현존하는 시험 회로는 그런 회로의 동적 시험을 수행하기위해 시험 신호를 발생할 수 없다. 도 9는 시험 펄스가 적은 시간 지속기간의 펄스폭(즉, 좁은 펄스폭)으로 만들어질 수 있는 방법을 예시한다.
그렇게 발생된 펄스가 시험중인 집적회로장치의 동적 시험을 목적으로 사용될 수 있다. 파형(202 및 204)의 특징에 대응하는 특징의 신호가 관찰기 및 제어기(78)(도 1에 도시된)에 의해 발생되고 단자(79)로 인가된다. 단자(79)는 단방향 단자의 수신기 부분(206)의 입력을 형성한다.
신호(202 및 204)는 서로 약간 위상을 달리하고, 신호(204)의 값은 신호(202)가 낮은 값으로부터 높은 값으로 변화하는 시간 이전에 신호(204)가 낮은 값으로부터 높은 값으로 상태를 변화하는 때를 제외하고는 항시 신호(202)의 값보다 적다.
수신기(206)는 차동 비교기로서 동작하고 신호(204)의 값이 신호(202)의 값보다 클 때 포지티브값으로된 출력 펄스를 발생시키고 다른 시간에 낮은 논리값으로 복귀하여 펄스(208)를 형성한다. 신호(202 및 204)간의 위상차는 펄스(208)의 펄스폭으로 결정된다. 위상차의 알맞은 선택에 의해, 수신기(206)에 의해 발생된 펄스(208)는 시험중인 집적회로장치의 동적 시험에 대해 사용될 수 있는 특징으로 되도록 발생된다. 수신기(206)에 의해 발생된 펄스(208) 등의 펄스는 시험중인 집적회로장치의 나머지 회로소자에 인가될 수 있어 그런 회로의 동작을 동적으로 시험한다.
신호들이 도 9에 예시된 신호(202 및 204)의 관계와 유사한 방법으로 서로에 소망된 위상 관계로 유지되는 한 고주파수 신호는 시험 장치에 의해 외부적으로 발생되도록 요구되지 않는다.
도 10은 도 1에 이미 도시된 시험 장치(10) 및 집적회로장치(12)의 일부를 예시한다. 시험 장치(10)의 공급 레일(56 및 58) 및 저항(74 및 76)은 다시 도시된다. 동적 시험동안, 공급 레일이 알맞은 신호 접지 전압 레벨로 세트된다. 단자쌍(18)의 일부가 단자(20 및 22), 수신기(96) 및 송신기(98)를 포함하도록 비슷하게 다시 도시된다.
송신기(98)는 상기 도 9에 대해 설명했듯이 발생된 좁은 펄스(208) 등의 좁은 펄스를 수신하기위해 결합된다. 내장된 고속 펄스 검출기(132)는 그 도면에서 다시 예시된다. 이전에 인지했듯이 펄스 검출기(132)는 플립 플롭쌍(133 및 134)을 포함한다. 이전에 또한 인지하듯이, 플립 플롭(133)은 수신기(96)에 결합되고 본원에서 시험중인 회로의 다른 부분(도시 안된)에 의해 발생된 논리"1" 인 고정 신호를 수신한다. 논리"1"값의 신호가 본원에서 "통과된"시험을 표시한다. 플립 플롭(133)의 출력이 플립 플롭(134)의 입력에 결합된다. 플립 플롭(134)의 출력이 플립 플롭(133)의 리세트 입력에 제공된다. 펄스는 도 10에 대해 설명된 차동 단자에 인가하는 유사한 방법으로 단일 종단된 단자에 인가될 수 있다.
도 11은 상설된 펄스(208) 등의 좁은 펄스를 사용하는 집적회로장치의 고속 동적 시험을 수행하는 일반적으로 222로 도시된 방법의 방법 단계를 예시한다.
우선, 블록(224)에 의해 표시했듯이, 내장된 종단장치는 디져블된다. 그후, 블록(226)에 의해 표시했듯이, 펄스 검출기(212) 등의 펄스 검출기는 집적회로의 바운더리 스캔 회로의 바운더리 스캔 셀을 통해 논리"1"을 스캐닝함으로써 클리어된다.
그후, 블록(228)에 의해 표시했듯이, 펄스 검출기는 논리값"0"을 플립 플롭(216)으로 스캐닝하기위해 "설치된다". 그후, 블록(232)에 의해 표시했듯이, 신호(202 및 204) 등의 신호가 발생되고 도 9에 도시된 수신기(206) 등의 수신기에 인가되어 시험 펄스를 형성한다. 그후, 블록(234)에 의해 표시했듯이, 시험 결과는 바운더리 스캔 회로의 값을 평가함으로써 결정될 수 있다.
도 12는 본 발명의 다른 실시예의 시험 어셈블리(10)의 일부를 예시한다. 시험중인 집적회로장치를 알맞게 시험하기위해, 접촉은 시험중인 집적회로장치의 단자와 함께 시험 장치에 의해 이루어져야한다. 접촉이 알맞게 이루어지지 않으면, 시험 동작은 불충분하게 된다. 그러므로, 시험 장치가 집적회로의 단자 모두와 접촉하는 것이 중요하다.
일반적으로 238로 언급되고 도 12 및 13에서 예시된 회로는 시험중인 집적회로장치의 단자 및 시험 장치간에 접촉 표시를 제공한다. 회로(238)는 시험중인 장치의 각종 단방향 부분의 접촉 표시를 제공하는 회로의 예이다. 본원에서, 회로(238)는 시험 장치의 접촉을 시험중인 집적회로장치의 3개의 예시적인 단자(16, 20 및 22)에 시험하기위해 도시된다. 그런 회로는 시험중인 집적회로장치의 알맞은 각 단자(16, 20 및 22)에 대해 이중화된다.
신호 레일(54, 56 및 58)은 도 1에 이미 도시했듯이 저항(72, 74 및 76) 각각을 통해 단자(16, 20 및 22)로 뻗게 하기위해 다시 도시된다. 저항(72, 74 및 76)은 양호하게는 임피던스값이어서 회로 동작을 전류 드레인의 저레벨로써 가능하게 한다. 본원에서 회로(238)는 기준 전압이 발생되는 접촉-확인 기준 전압 라인(240)을 포함하도록 도시된다. 트랜지스터(244)는 단자(16,20 및 22) 각각과 관계된다. 트랜지스터(244) 각각의 게이트 전극이 신호 레일(54,56 또는 58)중 알맞은 하나에 결합된다. 트랜지스터(244)의 나머지 전극이 전압 라인(240) 및 발광 다이오드(246)간에 결합된다. 다이오드(246)는 저항(248)을 통해 오프세트 전위(예를 들어, 접지 전위)에 결합된다. 어느 단자(16,20 및 22)와의 충분한 접촉이 형성되지 않으면, 그 단자와 관계된 트랜지스터(244)는 터언온하고, 그것과 관계된 다이오드(246)는 터언온하고, 신호는 라인(247)상에서 발생된다. 라인(247)은 나쁜 접촉 경보(250)에 결합되고, 알맞은 예고가 발생된다.
공급 레일(54,56 및 58) 및 라인(240)의 전압 레벨이 선택되어 관련된 단자(16,20 또는 22)와의 접촉이 이루어질 때, 저항(72,74 또는 76)중 대응하는 하나 양단의 전압 강하가 라인(240) 및 게이트 전극간의 전압 차동으로 하여금 트랜지스터를 터언온하기에 충분히 크지 않도록 한다. 역으로, 알맞은 접촉이 단자와 이루어지지 않으면, 관계된 트랜지스터의 게이트 전극 및 라인(240)간의 전압 차동이 트랜지스터를 터언온시키고 관계된 다이오드(246)에 전력을 공급하기에 충분히 크다. 상기 예시된 실시예가 p-채널 MOSFET 트랜지스터(244)를 사용하는 동안, 나머지의 트랜지스터는 알맞게 라인(54,56 및 58)상에서 바이어싱 전압에서 알맞은 변화로써 대신해서 물론 사용될 수 있다.
집적회로장치와 함께 시험 장치(10)의 초기 위치설정동안, 라인(247)상에서 발생된 신호가 피드백 제어장치에서 사용될 수 있어 시험 장치가 알맞게 위치되는 때를 결정한다. 다이오드(246)의 점화는 필요하다면 고장수리 동작을 용이하게하여 시험 장치의 알맞은 접촉을 시험중인 집적회로로써 끝낸다.
도 13은 도 12에 도시된 회로(238)를 포함하는 시험 어셈블리(10)의 일부를 형성하는 시험중인 장치의 탐침 카드 설치물(fixturing)용 접촉 검출 회로의 예시된 물리적인 장치를 예시한다. 저항 및 탐침 팁을 분리하는 적은 간격이 도 13에 도시된다. 그런 적은 간격이 고속, 즉 동적 시험 동작을 용이하게 한다. 시험중인 집적회로의 단자 및 시험 어셈블리간의 불충분한 연결이 검출 및 표시되어 연결의 알맞은 정정이 유효하게 될 수 있다. 패키지된 집적회로의 시험에서 사용된 회로(238)의 물리적인 장치가 분리해서 도시하지 않했지만, 상기 장치는 유사하나 그 트랜지스터(244)의 위치설정용이다.
본 발명의 각종 실시예의 동작이 많은 입력 및 출력단자를 갖는 집적회로장치로 하여금 시험되도록한다. 회로장치의 정적 시험, 기능적 및 파라미트릭 시험 및 동적 시험이 수행될 수 있다.
시험중인 집적회로장치는 단일 종단된 단자 또는 차동 단자쌍 또는 다른 단자 형태의 결합을 포함한다.
시험 동작은 온-웨이퍼 또는 패키징 동작이 수행되어진후 수행될 수 있고 패키지된 집적회로 패키지는 만들어졌다. 시험 동작이 집적회로 패키지상에서 수행될 때, 패키지 동작동안 형성된 연결이 또한 시험될 수 있다.
시험 신호는 집적회로장치에 또한 인가될 수 있어 고주파수에서 집적회로장치의 동작력을 표시하기위해 회로장치의 동적 시험을 하게된다. 또한 온-웨이퍼 및 계속되는 패키징동안 집적회로장치의 시험은 경제적으로 수행될 수 있다. 결점 또는 연결 에러를 갖게 발견되는 집적회로는 표시될 수 있거나 그렇치 않으면 결점있는 회로장치가 전잔회로에서 사용되지 않도록 옆에 놓는다.
이전의 설명이 본발명을 수행하는 양호한 예이고, 본발명의 범위는 상기 설명에 의해 반드시 제한되지 않는다. 본발명의 범위는 다음의 청구범위에 의해 형성된다.

Claims (24)

  1. 복수의 단자를 갖는 집적회로장치를 시험하는 시험 어셈블리에 있어서,
    선택된 전압 레벨의 시험 신호를 발생시키는 전압 신호 발생기와;
    집적회로장치의 복수의 단자의 제1그룹의 적어도 선택된 단자 및 상기 전압 신호 발생기를 상호연결하고, 상기 전압 신호 발생기에 의해 발생된 시험 신호를 그 선택된 단자에 동시에 인가하는 신호 레일과;
    집적회로장치의 복수의 단자의 제2그룹의 선택된 단자에 결합되어, 시험 신호를 단자에 인가해서 응답하는 단자에서 발생된 출력 신호값을 표시하는 시험 신호 응답 표시기를 구비하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  2. 제1항에 있어서, 상기 전압 신호 발생기에 의해 발생된 시험 신호가 선택된 전압 레벨로된 복수의 신호 부분에 의해 형성되는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  3. 제1항에 있어서, 상기 신호 레일은 제1신호 레일 및 제2신호 레일을 구비하고, 상기 제1신호 레일은 복수의 단자중 선택된 제1서브세트 및 상기 전압 신호 발생기를 상호연결하고, 상기 제2신호 레일은 복수의 단자중 선택된 제2서브세트 및 상기 전압 신호 발생기를 상호연결하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  4. 제3항에 있어서, 상기 전압 신호 발생기는 제1출력 포트 및 제2출력 포트를 구비하고, 상기 제1신호 레일은 상기 제1출력 포트에 결합되고 상기 제2신호 레일은 상기 제2출력 포트에 결합되는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  5. 제4항에 있어서, 복수의 단자는 차동 단자쌍을 포함하고, 각 단자쌍은 포지티브 단자 및 네가티브 단자를 갖고, 상기 제1신호 레일은 차동 단자쌍의 포지티브 단자에 결합되고 상기 제2신호 레일은 차동 단자쌍의 네가티브 단자에 결합되는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  6. 제5항에 있어서, 상기 전압 신호 발생기에 의해 발생된 시험 신호가 차동 단자쌍에 인가된 포지티브 차동 전압 신호를 구비하는 것을 특징으로 하는 집적 회로 장치 시험용 시험 어셈블리.
  7. 제5항에 있어서, 상기 전압 신호 발생기에 의해 발생된 시험 신호가 차동 단자쌍에 인가된 네가티브 차동 전압 신호를 구비하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  8. 제5항에 있어서, 상기 전압 신호 발생기에 의해 발생된 시험 신호가 차동 단자쌍에 인가된 복수의 다른 차동 전압 신호를 구비하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  9. 제1항에 있어서, 복수의 단자의 제1그룹의 적어도 선택된 단자 및 상기 신호 레일간에 결합된 적어도 하나의 임피던스 소자를 더 구비하며, 상기 신호 레일은 상기 적어도 하나의 임피던스 소자를 통해 제1그룹의 적어도 선택된 단자 및 상기 전압 신호 발생기를 상호 연결하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  10. 제9항에 있어서, 상기 적어도 하나의 임피던스 소자는 복수의 임피던스 소자를 구비하고, 상기 복수의 임피던스 소자중 하나의 임피던스 소자는 복수의 단자의 제1그룹의 선택된 단자 각각 및 상기 신호 레일간에 결합되는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  11. 제9항에 있어서, 적어도 하나의 임피던스 소자는 집적회로장치의 적어도 일부의 임피던스 레벨을 일반적으로 정합하는 임피던스 레벨을 나타내는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  12. 제1항에 있어서, 복수의 단자는 신호 종단된 단자를 포함하고, 상기 신호 레일은 상기 신호 종단된 단자에 결합되는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  13. 제12항에 있어서, 상기 전압 신호 발생기에 의해 발생된 시험 신호는 적어도 선택된 최소 전압 레벨만큼 큰 전압 레벨인 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  14. 제12항에 있어서, 상기 전압 신호 발생기에 의해 발생된 시험 신호는 선택된 전압 레벨보다 적은 전압 레벨인 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  15. 제1항에 있어서, 상기 시험 신호 표시기가 디지털값 표시기를 구비하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  16. 제15항에 있어서, 디지털값 표시기가 바운더리 스캔 장치를 구비하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  17. 제16항에 있어서, 상기 바운더리 스캔 장치는 집적회로장치의 일부를 형성하는 바운더리 스캔 소자의 시험 데이터 출력을 구비하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  18. 제1항에 있어서, 상기 신호 레일이 집적회로장치의 단자의 제1그룹중 적어도 선택된 단자와 알맞게 접촉하는지를 결정하는 접촉 결정기를 더 구비하는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  19. 제1항에 있어서, 상기 전압 신호 발생기에 의해 발생된 시험 신호가 집적회로장치에 인가될 때 집적회로장치의 동적 동작력을 시험하는 특징인 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  20. 제1항에 있어서, 집적회로장치는 펄스-신호-비교기-수신기를 더 구비하고, 비교기-수신기에 인가하는 제1신호 펄스 및 제2신호 펄스를 부가적으로 발생시키는 상기 전압 신호 발생기에서, 제1 및 2신호 펄스 각각은 서로에 대해 동위상으로 오프세트되고, 제2신호는 제1신호 펄스의 최대값보다 큰 최대값 및 제1신호 펄스의 최소값보다 큰 최소값이고, 집적회로장치의 비교기-수신기는 제1신호 펄스가 제2신호 펄스값보다 큰 값일때 시험 펄스를 발생시키는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  21. 제19항에 있어서, 복수의 단자의 제1그룹 각각은 송신기 부분을 구비하고 비교기-수신기에 의해 발생된 시험 펄스가 복수의 단자 각각의 송신기 부분에 인가되는 것을 특징으로 하는 집적회로장치 시험용 시험 어셈블리.
  22. 수신기 및 송신기 및 펄스-신호 비교기-수신기를 각기 갖는 복수의 양방향 단자를 갖는 집적회로장치의 동적 시험용 방법에 있어서,
    제1-신호 최소 신호값 및 제1-신호 최대 신호값을 갖는 제1신호 펄스를 발생시키는 단계와;
    제2-신호값 펄스가 제1신호 펄스에 대해 동위상으로 오프세트하고, 제1-신호 최소 신호값보다 큰 제2-신호 최소 신호값 및 제1-신호 최대 신호값보다 큰 제2-신호 최대 신호값을 갖는 제2신호 펄스를 발생시키는 단계와;
    제1신호 펄스 및 제2신호 펄스를 펄스-신호 비교기 수신기에 인가하는 단계와;
    시험 펄스를 제1 및 2신호값에 인가해서 응답하는 펄스 신호 비교기-수신기에서 형성하는 단계와;
    상기 시험 단계동안 형성된 시험 신호를 양방향 단자의 송신기에 제공하는 단계를 구비하는 것을 특징으로 하는 집적회로장치의 동적 시험용 방법.
  23. 복수의 단자를 갖는 집적회로장치를 알맞게 형성하기위해 시험하는 방법에 있어서,
    선택된 전압 레벨의 시험 신호를 발생시키는 단계와;
    상기 발생시키는 단계동안 발생된 시험 신호를 복수의 단자의 제1그룹의 적어도 선택된 단자에 동시에 인가하는 단계와;
    시험 신호를 단자의 제2그룹에 인가해서 응답하는 집적회로에 의해 발생된 출력 신호값을 표시하는 단계를 구비하는 것을 특징으로 하는 집적회로장치의 시험 방법.
  24. 시험중인 장치와 접촉하는 탐침 소자를 갖는 시험 어셈블리에서, 탐침 소자의 접촉을 결정하는 접촉 결정기(determiner)에 있어서,
    제1측 및 제2측을 갖는 스위치 장치와;
    상기 스위치 장치의 상기 제1측에 결합된 전압원과;
    상기 장치의 상기 제2측에 결합된 호출 표시기를 구비하며,
    상기 스위치 장치는 탐침 소자중 일부가 시험중인 장치와 접촉하지 못할 때 폐쇄된 위치로 위치기능한 것을 특징으로 하는 접촉 결정기.
KR1019980706069A 1996-02-06 1997-01-17 집적된 회로 장치 시험용 어셈블리 및 방법 KR19990082339A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59597996A 1996-02-06 1996-02-06
US8/595,979 1996-02-06

Publications (1)

Publication Number Publication Date
KR19990082339A true KR19990082339A (ko) 1999-11-25

Family

ID=24385505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980706069A KR19990082339A (ko) 1996-02-06 1997-01-17 집적된 회로 장치 시험용 어셈블리 및 방법

Country Status (11)

Country Link
US (1) US5996102A (ko)
EP (1) EP0882239B1 (ko)
JP (1) JP2000504830A (ko)
KR (1) KR19990082339A (ko)
CN (1) CN1084878C (ko)
AT (1) ATE433121T1 (ko)
AU (1) AU1678697A (ko)
CA (1) CA2245549C (ko)
DE (1) DE69739438D1 (ko)
HK (1) HK1019930A1 (ko)
WO (1) WO1997029384A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6392448B1 (en) 2000-02-03 2002-05-21 Teradyne, Inc. Common-mode detection circuit with cross-coupled compensation
US6300804B1 (en) 2000-02-09 2001-10-09 Teradyne, Inc. Differential comparator with dispersion reduction circuitry
US6647513B1 (en) * 2000-05-25 2003-11-11 International Business Machines Corporation Coverage-based test generation for microprocessor verification
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US7089463B1 (en) * 2002-02-20 2006-08-08 Cisco Technology Inc. Test buffer design and interface mechanism for differential receiver AC/DC boundary scan test
US6990618B1 (en) * 2002-12-03 2006-01-24 Cypress Semiconductor Corporation Boundary scan register for differential chip core
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US6933853B2 (en) * 2003-06-12 2005-08-23 Hewlett-Packard Development Company, L.P. Apparatus and method for detecting and communicating interconnect failures
US20050024220A1 (en) * 2003-06-12 2005-02-03 Shidla Dale John Built-in circuitry and method to test connectivity to integrated circuit
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
DE202004021093U1 (de) 2003-12-24 2006-09-28 Cascade Microtech, Inc., Beaverton Aktiver Halbleiterscheibenmessfühler
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
KR20070058522A (ko) 2004-09-13 2007-06-08 캐스케이드 마이크로테크 인코포레이티드 양측 프루빙 구조
US7818640B1 (en) 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
US7305601B2 (en) * 2004-11-17 2007-12-04 Lsi Corporation Method and test apparatus for testing integrated circuits using both valid and invalid test data
DE102004059506B3 (de) * 2004-12-10 2006-08-17 X-Fab Semiconductor Foundries Ag Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
US7555670B2 (en) * 2005-10-26 2009-06-30 Intel Corporation Clocking architecture using a bidirectional clock port
US8045353B2 (en) * 2005-12-30 2011-10-25 Stmicroelectronics Pvt. Ltd. Integrated circuit capable of operating at different supply voltages
US7609077B2 (en) * 2006-06-09 2009-10-27 Cascade Microtech, Inc. Differential signal probe with integral balun
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7764072B2 (en) * 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7382149B2 (en) * 2006-07-24 2008-06-03 International Business Machines Corporation System for acquiring device parameters
JP2008250725A (ja) * 2007-03-30 2008-10-16 Nec Electronics Corp インターフェース回路
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
JP4874210B2 (ja) 2007-10-16 2012-02-15 株式会社アドバンテスト 試験装置
US8112043B2 (en) * 2008-04-11 2012-02-07 Infineon Technologies Ag Radio frequency communication devices and methods
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
US8230281B2 (en) * 2009-04-13 2012-07-24 Altera Corporation Techniques for boundary scan testing using transmitters and receivers
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
JP2013250250A (ja) * 2012-06-04 2013-12-12 Advantest Corp テスターハードウェアおよびそれを用いた試験システム
US9606183B2 (en) * 2012-10-20 2017-03-28 Advantest Corporation Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的系统及其方法
US8839063B2 (en) * 2013-01-24 2014-09-16 Texas Instruments Incorporated Circuits and methods for dynamic allocation of scan test resources
JP2014235127A (ja) * 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
US10073806B2 (en) * 2015-05-13 2018-09-11 Qualcomm Incorporated Apparatus and methods for providing a reconfigurable bidirectional front-end interface
CN109061280A (zh) * 2018-07-24 2018-12-21 北方电子研究院安徽有限公司 一种用于测试电流、电压的自动测试系统
FR3093186B1 (fr) * 2019-02-22 2021-11-26 St Microelectronics Rousset Procédé et dispositif de détection sur carte de défauts éventuels dans un système fixé sur ladite carte
US11456729B1 (en) 2021-03-26 2022-09-27 Analog Devices, Inc. Deskew cell for delay and pulse width adjustment

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761695A (en) * 1972-10-16 1973-09-25 Ibm Method of level sensitive testing a functional logic system
US3833853A (en) * 1973-04-13 1974-09-03 Honeywell Inf Systems Method and apparatus for testing printed wiring boards having integrated circuits
US4236246A (en) * 1978-11-03 1980-11-25 Genrad, Inc. Method of and apparatus for testing electronic circuit assemblies and the like
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
US4639664A (en) * 1984-05-31 1987-01-27 Texas Instruments Incorporated Apparatus for testing a plurality of integrated circuits in parallel
US4683569A (en) * 1985-10-21 1987-07-28 The Singer Company Diagnostic circuit utilizing bidirectional test data comparisons
US4660197A (en) * 1985-11-01 1987-04-21 Teradyne, Inc. Circuitry for synchronizing a multiple channel circuit tester
US4970454A (en) * 1986-12-09 1990-11-13 Texas Instruments Incorporated Packaged semiconductor device with test circuits for determining fabrication parameters
EP0296884A3 (en) * 1987-06-24 1991-01-16 Schlumberger Technologies, Inc. Method for in-circuit testing of electronic devices
US4862067A (en) * 1987-06-24 1989-08-29 Schlumberger Technologies, Inc. Method and apparatus for in-circuit testing of electronic devices
US4912709A (en) * 1987-10-23 1990-03-27 Control Data Corporation Flexible VLSI on-chip maintenance and test system with unit I/O cell design
US5084874A (en) * 1988-09-07 1992-01-28 Texas Instruments Incorporated Enhanced test circuit
US5168219A (en) * 1988-10-31 1992-12-01 Fujitsu Limited Integrated circuit device having signal discrimination circuit and method of testing the same
US4875003A (en) * 1989-02-21 1989-10-17 Silicon Connections Corporation Non-contact I/O signal pad scan testing of VLSI circuits
US4989209A (en) * 1989-03-24 1991-01-29 Motorola, Inc. Method and apparatus for testing high pin count integrated circuits
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5260947A (en) * 1990-12-04 1993-11-09 Hewlett-Packard Company Boundary-scan test method and apparatus for diagnosing faults in a device under test
US5155733A (en) * 1990-12-26 1992-10-13 Ag Communication Systems Corporation Arrangement for testing digital circuit devices having bidirectional outputs
JP2535670B2 (ja) * 1991-01-28 1996-09-18 株式会社東芝 双方向入出力端子用バウンダリスキャンセル
US5260948A (en) * 1991-03-13 1993-11-09 Ncr Corporation Bidirectional boundary-scan circuit
US5323107A (en) * 1991-04-15 1994-06-21 Hitachi America, Ltd. Active probe card
US5202625A (en) * 1991-07-03 1993-04-13 Hughes Aircraft Company Method of testing interconnections in digital systems by the use of bidirectional drivers
US5196788A (en) * 1991-07-03 1993-03-23 The United States Of America As Represented By The Secretary Of The Navy Self-contained functional test apparatus for modular circuit cards
TW253097B (ko) * 1992-03-02 1995-08-01 At & T Corp
US5457400A (en) * 1992-04-10 1995-10-10 Micron Technology, Inc. Semiconductor array having built-in test circuit for wafer level testing
US5268639A (en) * 1992-06-05 1993-12-07 Rambus, Inc. Testing timing parameters of high speed integrated circuit devices
US5450415A (en) * 1992-11-25 1995-09-12 Matsushita Electric Industrial Co., Ltd. Boundary scan cell circuit and boundary scan test circuit
US5450418A (en) * 1992-12-23 1995-09-12 Advanced Micro Devices, Inc. Pseudo master slave capture mechanism for scan elements
US5428624A (en) * 1993-10-12 1995-06-27 Storage Technology Corporation Fault injection using boundary scan
US5513186A (en) * 1993-12-07 1996-04-30 Sun Microsystems, Inc. Method and apparatus for interconnect testing without speed degradation

Also Published As

Publication number Publication date
US5996102A (en) 1999-11-30
DE69739438D1 (de) 2009-07-16
WO1997029384A1 (en) 1997-08-14
AU1678697A (en) 1997-08-28
EP0882239B1 (en) 2009-06-03
CA2245549A1 (en) 1997-08-14
CN1217062A (zh) 1999-05-19
JP2000504830A (ja) 2000-04-18
CA2245549C (en) 2003-04-08
HK1019930A1 (en) 2000-03-03
CN1084878C (zh) 2002-05-15
ATE433121T1 (de) 2009-06-15
EP0882239A1 (en) 1998-12-09

Similar Documents

Publication Publication Date Title
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
US6397361B1 (en) Reduced-pin integrated circuit I/O test
US7109736B2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
US6556938B1 (en) Systems and methods for facilitating automated test equipment functionality within integrated circuits
US7043674B2 (en) Systems and methods for facilitating testing of pads of integrated circuits
US6337573B1 (en) Contact test circuit
JPH10508108A (ja) 集積回路と回路基板トレースとの接続における故障を検出するためのシステム
US5487074A (en) Boundary scan testing using clocked signal
US6944810B2 (en) Method and apparatus for the testing of input/output drivers of a circuit
Gillis et al. Delay test of chip I/Os using LSSD boundary scan
US6025708A (en) System for verifying signal voltage level accuracy on a digital testing device
US7036061B2 (en) Structural input levels testing using on-die levels generators
US7688100B2 (en) Integrated circuit and a method for measuring a quiescent current of a module
KR20040101660A (ko) 테스트용 신호 패스를 가지는 출력 버퍼 회로 및 이에대한 테스트 방법
US5642364A (en) Contactless testing of inputs and outputs of integrated circuits
Sunter et al. Contactless digital testing of IC pin leakage currents
US6907376B2 (en) Systems and methods for facilitating testing of pad receivers of integrated circuits
US5826004A (en) Input/output device with self-test capability in an integrated circuit
US5206862A (en) Method and apparatus for locally deriving test signals from previous response signals
Muhtaroglu et al. I/O self-leakage test
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
JP3114655B2 (ja) 半導体集積回路のテストボード不良検出用集積回路
US20060156139A1 (en) Systems and methods for facilitating testing of integrated circuits
JPH04366777A (ja) 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application