JP2000504830A - 集積回路デバイスを試験する組立体および方法 - Google Patents

Abstract

(57)【要約】 集積回路デバイス（１２）を試験するための、試験装置（１０）および関連の方法。試験装置（１０）は、シングルエンド端子（１６）または差動端子（２０、２２）から形成された多数の入出力端子を有する集積回路デバイス（１２）を試験しうる。機能およびパラメータの双方に関する静的試験を、集積回路デバイス（１２）に対して行いうる。さらに、集積回路デバイスが高周波において動作可能であっても、試験装置（１０）の動作により集積回路デバイス（１２）の動的試験が可能である。試験信号は、信号レール（５４、５６、５８）を経て、試験されているデバイス（１２）へ印加される。試験信号に対する応答を観察するために、試験信号応答表示器（７８）が結合されている。

Description

【発明の詳細な説明】 集積回路デバイスを試験する組立体および方法 発明の技術分野 本発明は、一般的には電子製品の試験に関する。特に、本発明は、高周波にお いて動作可能であり且つ多数の入出力端子を有する集積回路デバイスを試験しか つ評価しうる、試験組立体に関する。 もし所望ならば、試験信号が集積回路デバイスのそれぞれの端子へ印加され、 集積回路デバイス全体の試験を可能にする。試験信号は、差動端子と、シングル エンド端子との双方へ印加されうる。 発明の背景 集積回路デバイスを形成する製造プロセスは、複雑なプロセスである。集積回 路デバイスはウェハ上、すなわち集積回路（ＩＣ）ウェハ上に製造され、その後 集積回路（ＩＣ）パッケージ内にパッケージングされる。 その製造プロセスが、たとえ精密に制御され、かつ厳格な管理下に保たれても 、欠陥のある集積回路ウェハは時々形成される。また、欠落接続または誤接続の ようなパッケージングエラーが、集積回路デバイスのパッケージング中に起こり うる。従って、電子回路内に欠陥のあるＩＣパッケージが用いられないことを保 証するためには、欠陥およびパッケージングエラーの試験が必要となる。 ＩＣウェハの製造後、かつ集積回路デバイスのパッケージング前の、オンウェ ハ（on-wafer）試験は、集積回路デバイス上の欠陥を検出しうる。パッケージン グエラーの試験は、必然的にパッケージング作業の後に行われなければならない 。時には、オンウェハ試験は、部分的に、または完全に延期され、試験はパッケ ージング後においてのみ行われる。しかし、そのような延期は、結果として典型 的に、パッケージ化された集積回路デバイスの廃棄数を増加させる代償を必要と する。別の状況でオンウェハ検出されるであろう欠陥は、集積回路デバイスのパ ッケージング後にのみ検出される。 より高い動作周波数において動作しうる、より高度に集積された部品を有する 集積回路デバイスの普及密度がますます増大して行く傾向により、集積回路ウェ ハ、またはそれから形成されるパッケージ化された集積回路デバイスの試験に伴 う問題は、より複雑になる。 集積回路がますます高集積化されるようになってきたために、故障を検出する ための境界走査技術が広く利用されるようになっている。境界走査試験の標準的 方法論は発表されている。例えば、米国電子電気技術者協会 （Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）（ＩＥＥＥ）の標準的な試験ア クセスポートおよび境界走査アーキテクチャを与えるＩＥＥＥ規格１１４９．１ −１９９０は、境界走査試験のための広く産業において用いる規格を示すために 公表されたものである。 一般に、そのような規格は、境界走査アーキテクチャに対する制御およびアク セスを可能にする試験アクセスポート（ＴＡＰ）ステートマシンの形成を要求す る。境界走査アーキテクチャを実現するためには、集積回路デバイスは、その集 積回路デバイスの部品端子と内部論理回路との間に実現された境界走査セルを含 まなければならない。境界走査セルはまた互いに接続されて、集積回路デバイス の周囲を取り巻くシフトレジスタ経路を形成し、そのために境界走査という用語 が生じたのである。 境界走査技術はまた、まだオンウェハである間に集積回路デバイスを試験する ために利用されうる。集積回路デバイスの内部論理の試験は、試験ポートを経由 して可能になる。境界走査機能は、集積回路デバイスの、入出力端子のチップ内 部側の可制御性および可観察性を実現するための主要な入出力の試験に用いうる 。 従来は、自動試験装置（ＡＴＥ）が集積回路デバイスの試験に用いられた。従 来のＡＴＥは、典型的に、「試験中のデバイス」（ＤＵＴ）である試験を受けて いる集積回路デバイスの、オペレータ制御を行うための「試験ヘッド」およびワ ークステーションを含む。この試験装置を集積回路デバイスと相互接続、または インタフェースするためには、取付け具（fixture）を必要とする。そのような 取付け具は、特定の集積回路デバイスに対応した、寸法上その他の特性を有する 。集積回路デバイスの端子と接続するためのピン接触器、またはプローブ「針」 を 有するプローブカードが、集積回路デバイスをＡＴＥの試験リソースと接続する 。ＡＴＥは、３種類の試験リソース、すなわち、論理入力を駆動するドライバと 、出力データを解釈するための比較器と、プログラム可能な電源とを用いる。 集積回路デバイスはますます高集積化され、入出力端子の数はますます増大し ているので、特に集積回路の高周波動作において集積回路デバイスを試験するた めのＡＴＥを、それに釣り合って増大させることは実際的でない。さらに、高速 集積回路デバイスにおいては、差動端子がしばしば用いられる。差動端子は端子 対から形成され、そこでは、一方の信号が正信号と呼ばれ、他方の信号が負信号 と呼ばれる差動信号は、相互に電圧的にオフセットされている。端子対に印加さ れる両信号の外部正差分は、内部論理「１」に対応し、外部負差分は、内部論理 「０」に対応する。理想化されていない環境において差動信号を正しく測定しう るためには、差動レシーバが必要である。現存のＡＴＥは、信号を接地電位に関 して３つの電圧ウィンドウにより量子化しうる電圧比較器のみを含み、それらの ＡＴＥはさらに、この理由により、多くの集積回路デバイスを試験するのには不 適切である。 従って、複雑な集積回路デバイスを試験する現存の装置および方法は、集積回 路デバイスを適正に試験するためには不適切である。また、最新技術の集積回路 デバイスの大きさ、複雑性、および動作周波数は増大し続けているので、集積回 路デバイスを試験するための改善された様式の必要は、さらに緊急のものとなる であろう。 従って、高い動作周波数において動作しうるそのような集積回路デバイスの、 適切かつ経済的な試験を可能にする試験装置が必要である。 集積回路を試験するための試験装置に関する以上の背景情報に照らして、本発 明の顕著な改善が発展された。 発明の要約 本発明は、いったん製造された集積回路デバイスを試験するための、優れた試 験組立体および関連の方法を提供する。この試験組立体の動作により、回路デバ イスの静的試験、機能およびパラメータ双方の試験、および動的試験を行いうる 。 ほとんどいかなる数の入出力端子を有する集積回路デバイスの試験でも可能で ある。それらの端子は、シングルエンド端子、または差動端子対、またはそのよ うな異なるタイプの端子のどのような組合せから形成されていてもよい。 試験動作は、オンウェハで、またはパッケージング作業が行われた後に、行う ことができる。試験動作が集積回路パッケージに対して行われた時は、パッケー ジング作業中に形成された接続もさらに試験されうる。 試験信号は、他の場合には集積回路デバイスを試験するために必要とされる従 来の多数のチャネルを用いる必要なしに、同時に多数の端子へ印加することがで きる。 さらに、試験信号を集積回路デバイスへ印加して、その回路デバイスの動的試 験を可能にし、高周波におけるその集積回路デバイスの動作性の表示を発生させ ることができる。 まだオンウェハである間、およびパッケージング後の双方における集積回路デ バイスの試験が経済的に行われうる。欠陥または接続エラーを有すると決定され た集積回路は、マークを付けられ、または除外されて、そのような不良回路デバ イスは電子回路内に決して用いられないようにされる。 従って、これらの特徴および他の特徴により、試験組立体および関連の方法は 複数の端子を有する集積回路を試験する。電圧信号発生器が、選択された電圧レ ベルの試験信号を発生する。信号レールが、電圧信号発生器と、集積回路の複数 の端子の第１グループの少なくとも選択された端子とを相互接続する。信号レー ルは、電圧信号発生器が発生した試験信号を、選択された端子へ印加する。試験 信号応答表示器が、集積回路の複数の端子の第２グループの少なくとも選択され た端子に結合される。試験信号応答表示器は、集積回路の複数の端子の選択され た端子に結合される。試験信号応答表示器は、端子への試験信号の印加に応答し て第２グループの端子に発生した出力信号の値を表示する。もし試験信号応答表 示器により表示された出力信号が、所望値のものでなければ、そのような表示の 原因は、回路の欠陥または接続問題でありうる。 本発明およびその範囲のさらに完全な理解は、以下に簡単に要約されている添 付図面、本発明の好ましい実施例の以下の詳細な説明、および添付の請求の範囲 から得られうる。 図面の簡単な説明 図１は、典型的な集積回路デバイスを試験するために配置された、本発明の実 施例の試験組立体の、部分機能ブロック、部分斜視図である。 図２は、図１の試験組立体と共に示されている集積回路上に形成された端子の 典型的なものである差動双方向性端子を含む回路の、簡単化された回路概略図で ある。 図３は、双方向性端子対の差動レシーバに対し静的試験を行うための、本発明 の実施例の方法の諸ステップをリストしたフロー図である。 図４は、双方向性端子対の差動トランスミッタに対し静的試験を行うための、 本発明の実施例の方法の諸ステップをリストしたフロー図である。 図５は、双方向性端子対の組込み差動終端ユニットに対し試験を行うための、 本発明の実施例の方法の諸ステップをリストしたフロー図である。 図６は、シングルエンド端子のレシーバに対し静的試験を行うための、本発明 の実施例の方法の諸ステップをリストしたフロー図である。 図７は、シングルエンド端子のトランスミッタに対し静的試験を行うための、 本発明の実施例の方法の諸ステップをリストしたフロー図である。 図８は、シングルエンド端子の組込み差動終端ユニットに対し試験を行うため の、本発明の実施例の方法の諸ステップをリストしたフロー図である。 図９は、集積回路デバイスの動的試験を可能にするために、本発明の実施例の 動作中に狭いパルスを形成しうる方法を示す図である。 図１０は、本発明の実施例の試験装置の諸部分と、試験組立体による試験を受 ける典型的な集積回路の諸部分とを示す簡単化された回路の概略図である。 図１１は、集積回路デバイスの動的試験を行うための、本発明の実施例の方法 の諸ステップをリストしたフロー図である。 図１２は、本発明のもう１つの実施例の試験組立体の一部の回路の概略図であ る。 図１３は、図１２に示されている試験組立体の一部を形成する、単一プローブ 素子の拡大図である。 詳細な説明 まず図１を参照すると、全体が１０に示されている試験組立体は、一部が図示 されている集積回路デバイス１２と共に配置されている。図示されている集積回 路デバイス１２は、集積回路ウェハの部分として製造される。 従来の方法においては、多くの集積回路デバイスが、典型的に単一集積回路ウ ェハ上に製造される。前述のように、集積回路デバイスは、いったん製造される と、パッケージ化されて集積回路パッケージを形成する。試験装置１０はまた、 パッケージ化された集積回路パッケージを試験するために動作することも可能で あり、パッケージ化された集積回路パッケージを、図内の集積回路デバイスを形 成するものとして、代わりに図示することもできる。さらに、試験組立体１０は 、単一の集積回路デバイス１２のみと共に配置されているが、試験組立体はまた 、ウェハ上に製造された追加の多数の集積回路デバイスをも同時に試験すること ができる。 図示されている集積回路デバイス１２の諸部分は、典型的に多数の回路素子か ら形成されたチップ内部分１４を含む。これらの回路素子は、製造され相互接続 されて所望の回路を形成する。チップ内部分１４は、従来のようにして、ここで は、それぞれがセル１７を形成するシングルエンド双方向性端子１６と、それぞ れが２つの端子２０および２２から形成される差動双方向性端子対１８とである 入出力端子に結合される。オンウェハの時は、これらの端子は時々「ボンドパッ ド」と呼ばれ、パッケージ化された時は、これらの端子は類似した「ピン」また は「リード」として形成される。 図示されている、２つのシングルエンド端子１６と、３つの差動端子対２０お よび２２とは、典型的に集積回路デバイスの諸部分を形成する端子の単なる代表 的なものに過ぎない。典型的には、集積回路デバイスは、多数のシングルエンド 端子または差動端子対、またはこれらの組合せを含む。 前述のように、集積回路デバイスがますます複雑になり、より多数の入出力端 子を含むようになるのに伴い、集積回路デバイスの適正な動作を試験するための 従来の試験装置の使用は、時々実際的でなくなる。そのような従来の試験装置は さらに、差動端子対を適正に試験すること、または高周波で動作可能な回路を試 験することが典型的に不可能である。 試験装置１０は、集積回路を試験するために用いられる従来の試験装置に関連 した問題を克服する。装置１０は、極めて多数の端子を有する集積回路へさえ、 試験信号を印加しうる。それらの端子は、シングルエンド双方向性入出力端子、 差動双方向性入出力端子、またはそのような端子の組合せを含みうる。また、試 験装置が発生した試験信号はさらに、集積回路デバイスへ印加されて、高周波に おけるそれらの動作性を試験しうる。 典型的な集積回路デバイス１２の集積回路は、前述のＩＥＥE規格１１４９． １による標準的な境界走査素子を組み込んでいる。従って、集積回路の図示され ている部分は、セル１７を形成するシングルエンド端子１６と、セル１８を形成 する差動端子対の端子２０および２２とのそれぞれに関連した境界走査セル２４ を含む。境界走査セル２４は、相互に接続されて境界走査レジスタを形成する。 境界走査セル２４から形成された境界走査レジスタは、境界走査回路において は従来からのものである特別のオンチップ試験論理２５に結合され、オンチップ 試験論理２５は、ここではブロック内に示された諸素子を含む。試験データ入力 （ＴＤＩ）２６および命令レジスタ２８は、試験論理２５の部分を形成する。試 験データ出力（ＴＤＯ）３２がさらに、境界走査レジスタおよび命令レジスタに 結合している。 ステートマシンとして機能的に動作する試験アクセスポート（ＴＡＰ）制御装 置３４がさらに、試験クロック（ＴＣＫ）端子３６へ、また試験モード選択（Ｔ ＭＳ）端子３８へ、供給される入力を受けるように図示されている。 境界走査アーキテクチャに関連する、またその動作を記述する追加の詳細は、 前述のＩＥＥＥ規格内に見出される。 試験組立体１０は、選択された電圧レベルの試験信号を発生するよう動作しう る選択可能電圧源５２を含む。この試験信号は、電圧源の出力ポート６４、６６ 、および６８を経て電圧源５２に結合した、供給レール５４、５６、および５８ 上に発生される。 供給レール５４は抵抗７２を経て、セル１７を形成するシングルエンド端子１ ６に接触し、供給レール５６は抵抗７４を経て、セル１８を形成する端子対の端 子２０に接触し、供給レール５８は抵抗７６を経て、セル１８を形成する端子対 の端子２２に接触している。抵抗７２、７４、および７６はそれぞれ、試験を受 けるデバイスが動作するように構成されている信号環境に精密に整合するインピ ーダンス値を有する。 図示の目的上、集積回路デバイスの部分の（図の）左側に形成された端子のみ が図示されているが、供給レールは、集積回路デバイスの他の端縁表面の近く、 またはどこか他の場所に典型的に配置された、デバイスの追加の端子との接触を 可能にするように、同様に配置されうる。 出力ポート６４に形成される試験信号は、以下に詳細に説明されるように、選 択された電圧レベルのシーケンスをなしうる、選択された電圧レベルＶ_sからな る。電圧源の出力ポート６６には電圧レベルＶ_pの試験信号が形成され、電圧源 の出力ポート６８には電圧レベルＶ_nの試験信号が形成される。試験信号の電圧 レベルは、例えば、レシーバに対する剌激として機能し、トランスミッタに対す る負荷電圧として機能し、また組込み終端に対する剌激および／または負荷電圧 として機能する値になるように発生される。そのようなレシーバ、トランスミッ タ、および組込み終端は、後述のように、セル１７および１８の部分を形成する 。 試験組立体１０はさらに、試験論理２５と接触する観察および制御装置７８を 含む。集積回路デバイス１２への試験信号の発生および印加に応答して試験論理 ２５内へロードされた境界走査セルの値は、制御装置７８により観察される。も し制御装置７８により観察された値が所望値と異なれば、集積回路デバイス１２ の欠陥が存在しうる。観察および制御装置７８はまた、とりわけ単方向性端子を 通常のようにして試験する追加の機能のためにも用いられうる。 試験組立体１０の動作中に、試験信号が発生される。試験信号は、端子１６、 ２０、および２２へ印加される。境界走査セルの値が、試験論理内へロードされ 、試験ポート観察および制御装置７８の観察に応答して、集積回路デバイス１２ の動作性についての決定が行われうる。 集積回路の図示されている部分はさらに端子７９を含み、端子７９はここでは 、制御および観察装置７８が発生した信号を受けるように結合している。図９に 関連して以下に詳述されるように、端子７９は、集積回路の部分をなす単方向性 レシーバまで延長する。 試験組立体１０はさらに、回路電源８０を代表とする複数の電源を含む。電源 ８０は、線路８４を経て、集積回路デバイス１２上に形成された電力接点８２へ 動作電力を供給する。それぞれの電源は、多数の接点を有することもできる。 選択可能電圧源５２と、試験ポート観察および制御装置７８と、電源８０とは 、ケーブル８８を経て、典型的なワークステーション８６に結合している。ワー クステーションにおいて発生された制御信号は、ケーブル８８上へ送られてそれ らの装置の動作を制御し、それらの装置において発生された信号はまた、それに よりワークステーションへ供給されうる。 図２は、セル１８を形成する典型的な差動端子対と、図１に示されている集積 回路デバイス１２の集積回路の一部を形成する追加の回路とをいっしよに示して いる。セル１８を形成する端子対は、集積回路デバイス１２の表面上に形成され ていてもいなくても、その表面においてアクセス可能な正端子２０および負端子 ２２を含む。 正端子パッド２０は、レシーバ９６を形成する増幅器の入力端子に、また、抵 抗１０２を経てトランスミッタ９８を形成する増幅器の出力に、結合されている 。同様にして、負端子２２は、レシーバ９６の負入力に、また、抵抗１０４を経 てトランスミッタ９８の負出力に結合されている。抵抗１０２および１０４は、 Ｒ_Dによって示されたインピーダンスを有する。 端子パッド２０および２２が受けた差動入力は、レシーバ９６へ印加され、線 路１０６を経てトランスミッタ９８へ印加された内部発生出力信号は、端子パッ ド２０および２２へ印加される。 セル１８を形成する端子対はまた、正の終端抵抗１１２および負の終端抵抗１ １４から形成された組込み終端ユニット１０８を含んでいるように図示されてい る。抵抗１１２は、端子パッド２０と信号用接地との間に結合し、抵抗１１４は 、端子パッド２２と信号用接地との間に結合している。 スイッチ素子１１６は、端子パッド２０および２２と、終端抵抗１１２および １１４とのそれぞれの間にインラインに配置されたスイッチ１１７Ａおよび１１ ７Ｂを含む。 図示されている実施例におけるスイッチ素子１１６のスイッチの位置決めは、 境界走査セル、ここではそのフリップフロップ１１８と、線路１２０により表さ れているそれへの接続とにより制御される。境界走査セルは、ここではそのフリ ップフロップ１２２により、トランスミッタ９８のイネーブル制御入力へ同様に して結合し、その接続は、フリップフロップ１２２とトランスミッタ９８との間 に延長する線路１２４により示されている。境界走査セルはさらに、ここではそ のフリップフロップ１２６により、レシーバへ同様にして結合し、その接続は、 フリップフロップ１２６とレシーバ９６のイネーブル制御入力との間に延長する 線路１２７により示されている。フリップフロップ１１８、１２２、および１２ ６は、例えば、試験論理のモードレジスタにより交互に形成されうる。 境界走査セル１２８および１２９は、図内にさらに示されている。セル１２８ は、マルチプレクサ１３０を経て線路１０６へ、さらにトランスミッタ９８へと 結合し、セル１２９はレシーバ９６の出力へ結合している。線路１３１は、マル チプレクサ１３０への第２入力をなしている。図９に関連して後述するように、 集積回路デバイスの動的試験を行う時に、線路１３１上へ狭いパルスが発生する 。両セル１２８および１２９は、（図１に示した）チップ内部分１４のコア回路 論理に結合している。 図２はさらに、図内の破線で示したブロック内に配置された素子から形成され る組込み高速パルス検出器１３２を示している。詳述すると、パルス検出器１３ ２は、一対のフリップフロップ１３３および１３４を含む。フリップフロップ１ ３３は、レシーバ９６に結合し、かつまた、ここでは試験されている回路の（図 示されていない）もう１つの部分が発生した論理的「１」である固定信号を受け るようにも結合している。論理的「１」の値のこの信号は、ここでは試験に「合 格した」ことを表す。フリップフロップ１３３の出力は、フリップフロップ１３ ４の入力に結合している。フリップフロップ１３４の出力は、フリップフロップ １３３のリセット入力へも供給される。パルス検出器１３２の動作は、図１０お よび図１１に関連して、さらに十分に後述される。 試験組立体１０が、試験を受けるべき集積回路デバイス１２の諸端子に接触す るように配置されると、その集積回路デバイスの動作を試験するための試験プロ シージャを行いうる。１つの実施例においては、諸端子に対して静的試験が行わ れて、集積回路デバイスの機能性が決定され、次に、もし回路が機能的であると 決定されれば、デバイスの動作のパラメータが決定され、すなわち、回路のパラ メータ試験が行われて、集積回路がパラメータ仕様に適合しているかどうかが決 定される。さらに、集積回路デバイスの動的試験が行われて、集積回路デバイス が所望の動作周波数において動作可能かどうかが決定される。 別個に図示されてはいないが、もちろん、図２に示されている追加の回路と共 にシングルエンド端子対を同様に示すこともできたことを理解すべきである。 図３は、図２に示されている端子対１８のレシーバ９６が代表的なものである 差動レシーバに対して静的試験を行うための、全体が１３５に示されている方法 の諸ステップを図示している。この静的試験は、差動レシーバに対して行われて 、差動レシーバの機能性および動作パラメータを決定する。まず、ブロック１３ ６に示されているように、図１に示されているトランスミッタ９８のような差動 トランスミッタが、例えば、タップマシン３４の試験ポートを経て動作禁止にさ れる。ブロック１３７に示されているように、組込み終端ユニット１０８のよう な組込み終端ユニットが動作禁止にされる。例えば線路１２４を経てのトランス ミッタの動作禁止と、例えば線路１２０を経ての終端ユニットの動作禁止とは、 また同時にも、あるいは、逆の順序にも行われうる。 その後、ブロック１３８に示されているように、レシーバが試験されて、それ らのレシーバの感度およびコモンモード範囲が決定される。そのような試験は、 例えば、後述のブロック１４０および１４１と共に行われる反復プロシージャに おいて、コモンモード範囲の端にある最小の正および負の差動電圧を、正および 負の供給レール５６および５９のそれぞれに印可することにより行うことができ 、それらのレールは図１に示されている試験組立体１０の部分を形成している。 レシーバにより行われる応答は、例えば、図１の組立体１０の部分をなす試験 ポート観察および制御装置７８により、境界走査セルを経て、ブロック１４０に 示されているように読取られうる。次に、判断ブロック１４１に示されているよ うに、さらなる試験が必要であるかどうかについての決定が行われる。もし必要 であれば、すなわち、もし反復プロシージャが完了していれば、ブロック１３８ へ復帰するｙｅｓの分岐がとられる。そうでない場合は、ブロック１４２への ｎｏの分岐がとられ、レシーバの試験は終了する。 静的試験は、差動端子の差動トランスミッタに対しても同様に行われうる。図 ４は、全体が１４３に示されている方法を示し、差動トランスミッタに対して静 的試験を行う方法の諸ステップをリストしている。まず、ブロック１４４に示さ れているように、図２に示されているトランスミッタ９８のような差動トランス ミッタが、動作可能にされる。これらの差動トランスミッタは、例えば、上述の ように境界走査回路の試験ポートを経て動作可能にされる。図２に示されている 典型的な端子対においては、そのトランスミッタ９８は、線路１２４上の適切な 入力に応答して動作可能にされる。次に、ブロック１４６に示されているように 、図２に示されているレシーバ９６が代表的なものである差動レシーバが動作可 能にされる。さらに、ブロック１４７に示されているように、組込み終端装置が 動作禁止にされる。この場合も、シーケンスの他の順序、または同時的な動作可 能および動作禁止が可能である。図２に示されている端子対１８においては、ス イッチ素子１１６のスイッチ１１７および１ｌ７Ｂは、線路１２０上に発生した 適切なコマンドに応答して開かれる。 その後、トランスミッタは、ブロック１４８に示されているように、それらの 正出力および負出力の双方上のプルアップおよびプルダウン回路の双方のレベル および駆動強度を試験される。図２を再び参照すると、セル１２８に記憶されて いる論理的「１」は、正のプルアップおよび負のプルダウンを起動する。同様に して、セル１２８に記憶されている論理的「０」は、正におけるプルダウンと、 負におけるプルアップとを起動する。試験装置によりトランスミッタを試験する 時は、例えば、供給レール５８上に発生される試験信号の電圧レベルが、まず低 電圧レベルとされ、供給レール５６上へ発生せしめられる試験信号の電圧レベル は、２つの異なる電圧レベルで発生される。そのような異なる信号レベルに対す る応答が観察される。それぞれの試験ステップの後、ブロック１４９に示されて いるように、回路の応答が読取られる。 供給レール５６上へ低値の試験信号を発生することにより、また供給レール５ ８上へ２つの異なる値の試験信号を発生することにより、トランスミッタの負出 力上の回路のプルアップが試験される。 同様にして、回路は、正出力および負出力の双方におけるプルダウン応答につ いて試験されうる。正出力上の回路のプルダウン応答を試験するためには、供給 レール５８上に発生される試験信号が、高電圧レベルとなるように選択され、供 給レール５６上に発生される試験信号は、２つの別個の値となるように選択され て、そのような異なるレベルに対するレシーバの応答が観察される。 負出力に応答しての回路のプルダウン応答を試験するためには、供給レール５ ６上に発生される試験信号は高電圧レベルにセットされ、供給レール５８上に発 生される試験信号は２つの異なる値となるように選択される。次に、レシーバの 応答が観察される。 判断ブロック１５１に示されているように、さらなる試験が必要であるかどう かについての決定が行われる。もし必要であれば、ブロック１４８へ復帰するｙ ｅｓの分岐がとられる。そうでない場合は、ブロック１５２へのｎｏの分岐がと られ、トランスミッタの試験は終了する。上述の試験は個々の試験を行うことが でき、さらなる試験が必要でない時は、トランスミッタの試験は終了する。 図５は、図２に示されているユニット１０８のような組込み終端ユニットを試 験するための、全体が１５３に示されている方法を示している。まず、組込み終 端ユニットは、ブロック１５４に示されているように動作可能にされる。図２に 示されている端子対１８においては、組込み終端ユニット１０８は、線路１２０ 上の適切な入力によりスイッチ素子１１７Ａおよび１１７Ｂを閉じることによっ て動作可能にされる。ブロック１５６に示されているように、レシーバが動作可 能にされる。さらに、ブロック１５８に示されているように、差動トランスミッ タが、例えば境界走査回路により動作禁止にされる。この場合も、同時的な動作 可能および動作禁止、または他のシーケンスが可能である。 次に、終端ユニットは、ブロック１６０に示されているように、インピーダン ス整合について試験される。図１に示されている試験装置１０に関しては、試験 信号は供給レール５６および５８上に発生される。供給レール５８上に発生され る試験信号の電圧レベルは、最初、供給レール５６上に発生される試験信号の電 圧レベルよりわずかに高くセットされる。 次に、供給レール５８上に発生される試験信号の電圧レベルは、供給レール５ ６上に発生される試験信号の電圧レベルよりいくらか低くセットされる。そのよ うな試験は、いくつかの異なる電圧レベルにおいて繰返され、それにより、組込 み終端ユニットの抵抗のインピーダンス整合が、電圧レベルの関数として決定さ れる。そのような試験の諸ステップのそれぞれの後、ブロック１６１に示されて いるように、回路の応答が読取られる。次に、判断ブロック１６２に示されてい るように、さらなるインピーダンス整合試験が必要であるかどうかについて決定 が行われる。もし必要であれば、ブロック１６０へ復帰するｙｅｓの分岐がとら れる。そうでない場合は、ブロック１６４へのｎｏの分岐がとられる。 ブロック１６４に示されているように、差動トランスミッタが、この場合も、 例えば境界走査回路により動作可能にされる。次に、ブロック１６６に示されて いるように、終端ユニットのインピーダンス特性が試験される。トランスミッタ の出力は、高出力信号レベルを発生するようにセットされ、供給レール５８上に 発生される試験信号は、２つの別個の値になるように選択される。終端ユニット のインピーダンスは、電圧レベルの関数として決定される。 判断ブロック１６８に示されているように、さらなるインピーダンス試験が必 要であるかどうかについての決定が行われる。もし必要であれば、ブロック１６ ６へ復帰するｙｅｓの分岐がとられる。そうでない場合は、ブロック１６９への ｎｏの分岐がとられ試験は終了する。試験プロセスは、それにより反復して行わ れうる。 図６は、シングルエンドレシーバに対して静的試験を行うための、全体が１７ ３に示されている方法を示している。まず、ブロック１７４に示されているよう に、トランスミッタが、例えば境界走査回路により動作禁止にされる。次に、ブ ロック１７６に示されているように、組込み終端ユニットが、そのユニットを含 む端子上において動作禁止にされる。 次に、ブロック１７８に示されているように、シングルエンド端子のレシーバ が試験されて、それらの利得および公称トリガ点からのオフセットが決定される 。図１に示されている試験組立体１０に対し、試験信号は供給レール５４上に発 生される。この試験信号は、高電圧レベルおよび低電圧レベルからなる。次に、 ブロック１８０に示されているように、試験信号のそれぞれの入力電圧値に応答 す るレシーバが、試験ポート観察および制御装置７８により観察される。その後、 判断ブロック１８１において、さらなる試験が必要であるかどうかについての決 定が行われる。もし必要であれば、ブロック１７８へ復帰するｙｅｓの分岐がと られる。そうでない場合は、ブロック１８２へのｎｏの分岐がとられ試験は終了 する。 図７は、シングルエンドトランスミッタに対して静的試験を行うための、全体 が１８３に示されている方法を示している。まず、ブロック１８４に示されてい るように、シングルエンド端子のトランスミッタおよびレシーバが動作可能にさ れる。次に、ブロック１８６に示されているように、組込み終端ユニットが動作 禁止にされる。 次に、ブロック１８８に示されているように、トランスミッタが、それらのレ ベルおよび駆動強度のプルアップおよびプルダウンの機能性を確かめるために試 験される。プルアップおよびプルダウンは、端子対の正端子に関し図４のフロー ダイアグラムに示されている方法のブロック１４８に関連して前述された所と同 様にして起動される。１つの実施例においては、回路に対して４つの試験が行わ れる。シングルエンドトランスミッタのプルアップ能力は、２パスプロシージャ により試験され、その場合、供給レール５４上に発生される試験信号は、２つの 異なる値になるように選択される。端子のレシーバの応答が観察される。シング ルエンドトランスミッタのプルダウン能力は、同様にして試験される。それぞれ の試験シーケンスの後、ブロック１８９に示されているように、回路の応答が読 取られる。 次に、ブロック１９０に示されているように、さらなる試験が必要であるかど うかについての決定が行われる。もし必要であれば、ブロック１７８へのｙｅｓ の分岐がとられる。そうでない場合は、ブロック１９１へのｎｏの分岐がとられ トランスミッタの試験は終了する。以上においてリストされた試験プロシージャ の反復実行は、それにより行われうる。 図８は、シングルエンド端子の組込み終端ユニットを試験するための方法で、 全体が１９３に示されている方法を示している。シングルエンド端子の組込み終 端ユニットは、図２に示されている端子対１８の終端ユニットに類似している。 まず、ブロック１８４に示されているように、シングルエンド端子のトランス ミッタおよびレシーバが動作可能にされる。次に、ブロック１９４に示されてい るように、組込み終端ユニットが動作可能にされる。また、ブロック１９６に示 されているように、シングルエンド端子のレシーバが動作可能にされる。次に、 ブロック１９８に示されているように、シングルエンド端子のシングルエンドト ランスミッタが動作禁止にされる。 次に、ブロック１９９に示されているように、終端ユニットのインピーダンス が試験される。この場合も、試験は２パスプロセスにより行われ、その場合、供 給レール５４上に発生される試験信号の電圧レベルは、２つの異なる値のもので あり、ブロック２００に示されているように、端子のレシーバの応答が観察され る。 判断ブロック２０１に示されているように、さらなる試験が必要であるかどう かについての決定が行われる。もし必要であれば、ブロック１９９へ復帰する ｙｅｓの分岐がとられる。そうでない場合は、ブロック２０２へのｎｏの分岐が とられ試験は終了する。それにより、上述の多ステップ試験は、反復して行われ うる。 試験装置１０の動作はさらに、図１に示されているデバイス１２のような集積 回路デバイスの動的試験を可能にする。 図９は、本発明の実施例の動作中に狭いパルスを形成しうる方法を示す。これ らのパルスは、試験されている回路デバイスの動的試験を行うために用いられる 。前述のように、最新技術の集積回路は、増大した周波数レベルにおいて動作し うるように構成されている。現存の試験回路は、そのような回路の動的試験を行 うための試験信号を発生しえない。図９は、短い持続時間のパルス幅（すなわち 、狭いパルス幅）の試験パルスを作りうる方法を示す。 そのようにして発生されたパルスは、試験されている集積回路デバイスの動的 試験を行うために用いられうる。（図１に示されている）観察および制御装置７ ８は、波形２０２および２０４に対応する特性を有する信号を発生して、端子７ ９へ印加する。端子７９は、単方向性端子のレシーバ部分２０６の入力をなす。 信号２０２および２０４は、相互にわずかに位相外れになっており、信号２０ ２が低い値から高い値へ変化する時刻に先立って、信号２０４が低い値から高い 値へ変化した時以外は、信号２０４の値は常に信号２０２の値よりも小さい。 レシーバ２０６は、差動比較器として動作して、信号２０４の値が信号２０２ の値よりも大きい時に正値の出力パルスを発生し、他の時刻には低論理値へ復帰 して、それによりパルス２０８を形成する。信号２０２および２０４の間の位相 差は、パルス２０８のパルス幅を決定する。この位相差を適正に選択することに より、レシーバ２０６が発生するパルス２０８は、試験されている集積回路デバ イスの動的試験のために用いられうる特性のものとされる。レシーバ２０６が発 生するパルス２０８のようなパルスは、試験されている集積回路デバイスの他の 回路素子へ印加され、それによりそのような回路の動作を動的に試験しうる。 図９に示されている信号２０２および２０４の関係と同様に、信号が相互に所 望の位相関係に保持される限り、試験装置は、外部的に高周波信号を発生する必 要はない。 図１０は、前に図１に示した試験装置１０および集積回路デバイス１２の部分 を示している。試験装置１０の供給レール５６および５８と、抵抗７４および７ ６とが、再び示されている。動的試験においては、これらの供給レールは適切な 信号レベル、接地電圧レベルにセットされる。端子対１８も再び同様に、端子２ ０および２２と、レシーバ９６と、トランスミッタ９８とを含んでいるように示 されている。 トランスミッタ９８は、上述において図９に関連して説明したように発生され る狭いパルス２０８のような、狭いパルスを受けるように結合している。組込み 高速パルス検出器１３２も、再び図示されている。前述のように、パルス検出器 １３２は、１対のフリップフロップ１３３および１３４を含む。さらに前述のよ うに、フリップフロップ１３３は、レシーバ９６に結合され、また、試験されて いる回路の別の部分（図示せず）が発生する固定信号、ここでは論理的「１」、 を受けるようにも結合されている。論理的「１」の値の信号は、ここでは「合格 した」試験を表す。フリップフロップ１３３の出力は、フリップフロップ１３４ の入力に結合している。フリップフロップ１３４の出力はまた、フリップフロッ プ１３３のリセット入力に供給される。パルスは、図１０に関連して説明された 差動端子へ印加されるのと同様に、シングルエンド端子へ印加されうる。 図１１は、上述のパルス２０８のような狭いパルスを用いて、集積回路デバイ スの高速動的試験を行うための、全体が２２２に示されている方法の諸ステップ を示している。 まず、ブロック２２４に示されているように、組込み終端装置が動作禁止にさ れる。次に、ブロック２２６に示されているように、パルス検出器２１２のよう なパルス検出器が、集積回路の境界走査回路の境界走査セルにより論理的「１」 を走査することによってクリアされる。 次に、ブロック２２８に示されているように、パルス検出器は、フリップフロ ップ２１６内へ論理値「０」を走査することにより「動作状態（armed）」にさ れる。次に、ブロック２３２に示されているように、信号２０２および２０４の ような信号が発生されて、図９に示されているレシーバ２０６のようなレシーバ へ印加され、それにより試験パルスが形成される。次に、ブロック２３４に示さ れているように、境界走査回路の値を評価することにより、試験の結果が決定さ れうる。 図１２および図１３は、本発明のもう１つの実施例の試験組立体１０の部分を 示す。試験されている集積回路デバイスが適正に試験されるためには、試験装置 が、試験されている集積回路デバイスの諸端子と接触しなければならない。もし 接触が適正に行われなければ、試験動作は不適切なものとなりがちである。従っ て、試験装置が集積回路の全ての端子と確実に接触するようにすることが重要で ある。 全体が２３８により指示された、図１２および図１３に図示されている回路は 、試験装置と、試験されている集積回路デバイスの諸端子と、の間の接触の表示 を与える。回路２３８は、試験されているデバイスのさまざまな双方向性部分の 接触の表示を与える回路の代表的なものである。ここでは、回路２３８は、試験 装置と、試験されているデバイスの３つの代表的端子１６、２０、および２２と の接触を試験しているように示されている。このような回路は、試験されている 集積回路デバイスのそれぞれの端子１６、２０、および２２に対し、適切なよう に複製される。 この場合も、信号レール５４、５６、および５８は、前に図１に示されたよう に、それぞれ抵抗７２、７４、および７６を経て、端子１６、２０、および２２ まで延長しているように示されている。抵抗７２、７４、および７６は、好まし くは、低いインピーダンス値の、低レベルの電流消費により回路の動作を可能に するものとする。ここでは、回路２３８は、接触チェック基準電圧線路２４０を 含んでいるように図示されており、その上には基準電圧が発生される。トランジ スタ２４４は、端子１６、２０、および２２のそれぞれに関連している。それぞ れのトランジスタ２４４のゲート電極は、信号レール５４、５６、または５８の 適切なものに結合している。トランジスタ２４４の残余の電極は、電圧線路２４ ０と、発光ダイオード２４６との間に結合している。ダイオード２４６は、抵抗 ２４８を経てオフセット電位（例えば、接地電位）に結合している。もし端子１ ６、２０、および２２のいずれかと十分な接触が形成されなければ、そのような 端子に関連したトランジスタ２４４はターンオンし、これに関連したダイオード ２４６がターンオンして、線路２４７上に信号が発生する。線路２４７は、不良 接触警報装置２５０に結合しており、適切な予告（annunciation）が行われる。 供給レール５４、５６、および５８の、また線路２４０の電圧レベルは、端子 １６、２０、または２２との接触が適切に行われた時、対応する１つの抵抗７２ 、７４、または７６における電圧降下が、トランジスタをターンオンするのに十 分な大きさにならないような電圧差を、線路２４０とゲート電極との間に生じさ せるように選択される。逆に、もし端子と適正な接触が行われなければ、関連し たトランジスタのゲート電極と、線路２４０との間の電圧差は、トランジスタを ターンオンするのに十分な大きさになり、関連したダイオード２４６に電力を与 える。図示されている実施例は、ｐチャネルＭＯＳＦＥＴトランジスタ２４４を 用いているが、もちろん他のトランジスタも、線路５４、５６、および５８上の バイアス電圧を適切に変更することにより、代わりに用いられうる。 試験装置１０を集積回路デバイスと共に最初に配置する際に、線路２４７上に 発生される信号は、いつ試験装置が適正に配置されたかを決定するために、帰還 制御構成により用いられうる。ダイオード２４６の発光は、試験装置と、試験さ れている集積回路との、適正な接触を完成するための障害探索動作がもし必要な らば、それを容易にする。 図１３は、図１２に示されている回路２３８を含む試験装置の部分を形成する 、試験されるデバイスのカード取付けをプローブするための接触検出回路の典型 的な物理的配置を示す。図１３には、抵抗と、プローブの先端との間の小さい距 離が示されている。そのような小さい距離は、高速の、すなわち動的な試験動作 を容易にする。試験組立体と、試験されている集積回路の端子との間の不十分な 接続は検出されて表示されるので、その接続の適切な接続を行いうる。パッケー ジ化された集積回路の試験に用いられる回路２３８の物理的配置は別個に示され てはいないが、その配置は、回路のトランジスタ２４４の配置を除外すれば同様 である。 本発明のさまざまな実施例の動作は、ほとんどいかなる数の入出力端子を有す る集積回路の試験をも可能にする。回路デバイスの静的試験、機能試験およびパ ラメータ試験の双方、およびさらに動的試験も行われうる。 試験を受ける集積回路デバイスは、シングルエンド端子または差動端子対、ま たはそのような異なるタイプの端子のいかなる組合せをも含みうる。 試験動作は、オンウェハで、または、パッケージング作業が行われてパッケー ジ化された集積回路パッケージが作られた後に行うことができる。試験動作が集 積回路パッケージに対して行われる時は、パッケージング作業中に形成された接 続をさらに試験しうる。 集積回路デバイスへ印加される試験信号はまた、その回路デバイスの動的試験 を可能にし、高周波における集積回路デバイスの動作性の表示を与えうる。まだ オンウェハである間、およびパッケージングの後の双方における集積回路デバイ スの試験は、経済的に行われうる。欠陥または接続エラーを有することが発見さ れ、欠陥を有すると決定された集積回路は、マークを付けられ、または除外され て、そのような不良回路デバイスは電子回路内に決して用いられないようにされ る。 以上の説明は、本発明を実施するための好ましい例に関するものであり、本発 明の範囲は、必ずしもこの説明により限定されるべきものではない。本発明の範 囲は、以下の請求の範囲により定められる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，Ｇ Ｅ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ， ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，Ｐ Ｌ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．複数の端子を有する集積回路デバイスを試験するための試験組立体におい て、該試験組立体が、 選択された電圧レベルの試験信号を発生する電圧信号発生器と、 該電圧信号発生器と、前記集積回路デバイスの前記複数の端子の第１グループ の少なくとも選択された端子とを相互接続する信号レールであって、該信号レー ルは、前記電圧信号発生器が発生した前記試験信号を、前記選択された端子へ印 加する、前記信号レールと、 前記集積回路デバイスの前記複数の端子の第２グループの選択された端子に結 合される試験信号応答表示器であって、該試験信号応答表示器が、前記端子への 前記試験信号の印加に応答して前記端子に発生する出力信号の値を表示する、前 記試験信号応答表示器と、 を含む、前記試験組立体。 ２．前記電圧信号発生器が発生する前記試験信号が、前記複数の信号部分から 形成され、それぞれの信号部分が選択された電圧レベルのものである、請求項１ に記載の試験組立体。 ３．前記信号レールが第１信号レールおよび第２信号レールを含み、前記第１ 信号レールが、前記電圧信号発生器と、前記複数の端子の前記選択された端子の 第１部分集合とを相互接続し、前記第２信号レールが、前記電圧信号発生器と、 前記複数の端子の前記選択された端子の第２部分集合とを相互接続する、請求項 １に記載の試験組立体。 ４．前記電圧信号発生器が第１出力ポートおよび第２出力ポートを含み、前記 第１信号レールが前記第１出力ポートに結合し、前記第２信号レールが前記第２ 出力ポートに結合している、請求項３に記載の試験組立体。 ５．前記複数の端子が差動端子対を含み、それぞれの端子対が正端子および負 端子を有し、前記第１信号レールが前記差動端子対の前記正端子に結合し、前記 第２信号レールが前記差動端子対の負端子に結合する、請求項４に記載の試験組 立体。 ６．前記電圧信号発生器が発生する前記試験信号が、前記差動端子対へ印加さ れる正の差動電圧信号を含む、請求項５に記載の試験組立体。 ７．前記電圧信号発生器が発生する前記試験信号が、前記差動端子対へ印加さ れる負の差動電圧信号を含む、請求項５に記載の試験組立体。 ８．前記電圧信号発生器が発生する前記試験信号が、前記差動端子対へ印加さ れる複数の異なる差動電圧信号を含む、請求項５に記載の試験組立体。 ９．前記信号レールと、前記複数の端子の前記第１グループの前記少なくとも 選択された端子と、の間に結合した少なくとも１つのインピーダンス素子をさら に含み、前記信号レールが、該少なくとも１つのインピーダンス素子を経て、前 記電圧信号発生器と、前記第１グループの前記少なくとも選択された端子とを相 互接続する、請求項１に記載の試験組立体。 １０．前記少なくとも１つのインピーダンス素子が複数のインピーダンス素子 を含み、該複数のインピーダンス素子のインピーダンス素子が、前記信号レール と、前記複数の端子の前記第１グループの前記選択された端子のそれぞれとの間 に結合する、請求項９に記載の試験組立体。 １１．前記少なくとも１つのインピーダンス素子が、前記集積回路デバイスの 少なくとも諸部分のインピーダンスレベルに一般に整合するインピーダンスレベ ルを示す、請求項９に記載の試験組立体。 １２．前記複数の端子がシグナルエンド端子を含み、前記信号レールが該シグ ナルエンド端子に結合される、請求項１に記載の試験組立体。 １３．前記電圧信号発生器が発生する前記試験信号が、選択された最小電圧レ ベルと少なくとも同じ大きさの電圧レベルを有する、請求項１２に記載の試験組 立体。 １４．前記電圧信号発生器が発生する前記試験信号が、選択された電圧レベル より小さい電圧レベルを有する、請求項１２に記載の試験組立体。 １５．前記試験信号応答表示器がディジタル値表示器を含む、請求項１に記載 の試験組立体。 １６．前記ディジタル値表示器が境界走査装置を含む、請求項１５に記載の試 験組立体。 １７．前記境界走査装置が、前記集積回路デバイスの部分を形成する境界走査 素子の試験データ出力を含む、請求項１６に記載の試験組立体。 １８．前記信号レールが、前記集積回路デバイスの前記端子の前記第１グルー プの前記少なくとも選択された端子と適正に接触しているかどうかを決定する接 触決定器をさらに含む、請求項１に記載の試験組立体。 １９．前記電圧信号発生器が発生した試験信号が、前記集積回路デバイスヘ印 加された時、該集積回路デバイスの動的動作性を試験するための特性を有する、 請求項１に記載の試験組立体。 ２０．前記集積回路デバイスがさらにパルス信号比較器レシーバを含み、前記 電圧信号発生器が前記比較器レシーバへ印加するための第１信号パルスおよび第 ２信号パルスをさらに発生し、前記第１信号パルスおよび第２信号パルスがそれ ぞれ互いに対して位相をオフセットされており、前記第２信号パルスの最大値は 前記第１信号パルスの最大値よりも大きく、前記第２信号パルスの最小値は前記 第１信号パルスの最小値よりも大きく、前記集積回路デバイスの前記比較器レシ ーバが、前記第１信号パルスの値が前記第２信号パルスの値より大きい時に試験 パルスを発生する、請求項１に記載の試験組立体。 ２１．前記複数の端子の前記第１グループのそれぞれの端子がトランスミッタ 部分を含み、前記比較器レシーバが発生する前記試験パルスが前記複数の端子の それぞれのトランスミッタ部分へ印加される、請求項１９に記載の試験組立体。 ２２．それぞれの双方向性端子がレシーバおよびトランスミッタを有する複数 の双方向性端子と、パルス信号比較器レシーバとを有する集積回路デバイスの動 的試験の方法において、該方法が、 第１信号パルスを発生するステップであって、該第１信号パルスが第１信号最 小信号値および第１信号最大信号値を有する、前記第１信号パルスを発生するス テップと、 第２信号パルスを発生するステップであって、該第２信号パルスが、前記第１ 信号最小信号値より大きい第２信号最小信号値と、前記第１信号最大信号値より 大きい第２信号最大信号値とを有し、前記第２信号値パルスが前記第１信号パル スに対して位相をオフセットされている、前記第２信号パルスを発生するステッ プと、 前記第１信号パルスおよび前記第２信号パルスを前記パルス信号比較器レシー バへ印加するステップと、 前記印加するステップ中に、前記第１信号パルスおよび第２信号パルスのそれ ぞれの印加に応答して、前記パルス信号比較器レシーバにおいて試験パルスを形 成するステップと、 前記試験するステップ中に形成された前記試験信号を、前記双方向性端子の前 記トランスミッタへ供給するステップと、 を含む、前記方法。 ２３．複数の端子を有する集積回路デバイスの適正な形成を保証するための試 験方法において、該方法が、 選択された電圧レベルの試験信号を発生するステップと、 前記発生するステップ中に発生された前記試験信号を、前記複数の端子の第１ グループの少なくとも選択された端子へ同時に印加するステップと、 第２グループの前記端子への前記試験信号の印加に応答して前記集積回路が発 生した出力信号の値を表示するステップと、 を含む、前記方法。 ２４．試験されつつあるデバイスと接触するためのプローブ素子を有する試験 装置において、前記プローブ素子と、試験されるデバイスとの接触を決定する改 善された接触決定器であって、該接触決定器が、 第１の側および第２の側を有するスイッチ装置と、 該スイッチ装置の前記第１の側に結合した電圧源と、 前記スイッチ装置の前記第２の側に結合した予告器と、を含み、 前記プローブ素子のいずれかが、試験される前記デバイスと接触しえない時に 、前記スイッチ装置が閉位置に置かれうる、 前記接触決定器。