DE102004059506B3 - Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung - Google Patents
Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung Download PDFInfo
- Publication number
- DE102004059506B3 DE102004059506B3 DE102004059506A DE102004059506A DE102004059506B3 DE 102004059506 B3 DE102004059506 B3 DE 102004059506B3 DE 102004059506 A DE102004059506 A DE 102004059506A DE 102004059506 A DE102004059506 A DE 102004059506A DE 102004059506 B3 DE102004059506 B3 DE 102004059506B3
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- supply voltage
- embedded
- inputs
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318575—Power distribution; Power saving
Abstract
Die Erfindung betrifft eine Anordnung zum Testen einer eingebetteten Schaltung als Bestandteil einer Gesamtschaltung entweder auf einer Halbleiterscheibe oder in einem Gehäuse befindlich. Durch die Anordnung wird lediglich die eingebettete Schaltung während des Testens mit einer Betriebsspannung versorgt, so dass die Eingänge der Gesamtschaltung nicht angeschlossen werden müssen und der Rest der Gesamtschaltung weiterhin nicht in einen aktiven Betriebsmodus versetzt wird.
Description
- Die Erfindung betrifft eine Anordnung zum Testen einer eingebetteten Schaltung als Bestandteil einer Gesamtschaltung, die sich auf einer Halbleiterscheibe befindet aber auch eingekapselt sein kann. Bekannt sind Anordnungen von eingebetteten Schaltungen deren Methode zum Testen auf einer Halbleiterscheibe darin bestehen:
- 1. die eingebettete Schaltung durch Multiplexer für den Test derselben an vorhandene Ein- und Ausgänge zu schalten. Dieses Verfahren setzt voraus, dass die Anzahl der Ein- und Ausgänge der eingebetteten Schaltung gleich oder kleiner der Anzahl der Ein- und Ausgänge der Gesamtschaltung ist.
- Der Vorteil dieser Anordnung besteht darin, dass die eingebettete Schaltung voll parallel getestet werden kann, wodurch unabhängig von deren Einsatz immer dasselbe Testprogramm verwendet werden kann. Vorteilhaft ist weiterhin die Möglichkeit, den Test sowohl auf der Halbleiterscheibe (wafertest) als auch am Einzelbauelement (finaltest) durchführen zu können.
- Nachteil dieses Verfahrens sind der erhöhte Verdrahtungsaufwand, insbesondere bei Vorhandensein mehrerer zu testender eingebetteter Schaltungen, was im allgemeinen zur Vergrößerung der benötigten Halbleiterfläche führt sowie die Einsatzmöglichkeit nur bei Vorhandensein von mindestens derselben Anzahl von Gesamtschaltungsein- und ausgängen wie die eingebettete Schaltung hat. Weiterhin müssen alle nichtgenutzten Eingänge für den Test ebenfalls mit einem festen Spannungspegel belegt werden, da ansonsten bei der üblichen CMOS-Schaltungstechnik nicht belegte Eingänge zu einem unkontrollierten Verhalten der Gesamtschaltung führen können, was zur Nichttestbarkeit der eingebetteten Schaltung führt.
- 2. die eingebettete Schaltung durch Multiplexer für den Test derselben an vorhandene Ein- und Ausgänge zu schalten. Die Vorraussetzung der mindestens gleichen Anzahl von Ein- und Ausgängen von eingebetteten Block und Gesamtschaltung aus der unter Punkt 1 angeführten bekannten Lösung wird durch den Einsatz eines Kontrollers umgangen, welcher die kleinere Anzahl von Ein- und/oder Ausgangsports der Gesamtschaltung nacheinander auf die Ein- und/oder Ausgaenge der eingebetteten Schaltung mit Hilfe von Multiplexern schaltet.
- Der Vorteil liegt offensichtlich in der Unabhängigkeit der Anzahl der Ein- und Ausgänge der Gesamtschaltung von der Anzahl der Ein- und Ausgänge der eingebetteten Schaltung.
- Nachteil dieses Verfahrens sind der Einsatz einer zusätzlichen Schaltung, ein erhöhter Verdrahtungsaufwand, sowie die Notwendigkeit, alle nichtgenutzten Eingänge für den Test ebenfalls mit einem festen Spannungspegel zu belegen, da ansonsten bei der üblichen CMOS-Schaltungstechnik nicht belegte Eingänge zu einem unkontrollierten Verhalten der Gesamtschaltung führen können, was zur Nichttestbarkeit der eingebetteten Schaltung führt.
- 3. alle Ein- und Ausgänge der eingebetteten Schaltung an einem seriellen Schieberegister mit parallelen Ein- und Ausgängen anzuschließen, wobei im normalen Betrieb die parallelen Ein- und Ausgänge des Schieberegisters in einem transparenten Modus geschaltet sind und dadurch Signale einer äußeren Schaltung unverfälscht an den Eingängen der eingebetteten Schaltung ankommen und Ausgangssignale der eingebetteten Schaltung unverfälscht an den Eingängen der äußeren Schaltung ankommen. Im Testmodus werden hingegen durch verschiedene Verfahren Testmuster seriell in das Schieberegister geladen und parallel an den Eingängen der eingebetteten Schaltung angelegt, die Ausgangssignale der eingebetteten Schaltung werden parallel in das Schieberegister übernommen und seriell nach außen übertragen.
- Der Vorteil dieser Anordnung besteht darin, dass die eingebettete Schaltung bzw. mehrere eingebettete Schaltungen mit Hilfe nur weniger zusätzlicher Ein- und Ausgänge der Gesamtschaltung getestet werden können.
- Nachteil ist die Vergrößerung der benötigten Halbleiterfläche durch die zusätzlichen Schieberegister und einer geeigneten Schaltung für die Steuerung der Schieberegister. Durch den Einsatz der Schieberegister im Datenpfad kommt außerdem eine Erhöhung der Signallaufzeit zustande. Weiterhin besteht die Notwendigkeit, alle nichtgenutzten Eingänge für den Test ebenfalls mit einem festen Spannungspegel zu belegen, da ansonsten bei der üblichen CMOS-Schaltungstechnik nicht belegte Eingänge zu einem unkontrollierten Verhalten der Gesamtschaltung führen können, was zur Nichttestbarkeit der eingebetteten Schaltung führt.
- Der Erfindung liegt die Aufgabe zu Grunde, eine Anordnung zu schaffen, welche die Notwendigkeit der Beschaltung der Eingänge der Gesamtschaltung für den Test der eingebetteten Schaltung vermeidet und somit nur die für den Test der eingebetteten Schaltung unbedingt notwendigen Ein- und Ausgänge mit einem Testsystem verbunden werden müssen.
- Die Lösung dieser Aufgabe erfolgt mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.
- Nach dem Grundgedanken der Erfindung verfügt die eingebettete Schaltung an allen Ein- und Ausgängen über Schalter, welche im normalen Betriebsfall die eingebettete Schaltung mit der Gesamtschaltung verbinden, im Testfall aber die eingebettete Schaltung mit einem Schieberegister verbindet, die Schieberegister und Schalter sind mit einer Aufbereitungslogik verbunden, welche mit für den Test benötigte Ein- und Ausgangstreiberschaltungen mit Bondinseln verbunden ist, wobei die Ein- und Ausgangstreiberschaltungen, die Aufbereitungslogik, die Schalter und Schieberegister sowie die eingebettete Schaltung mit einer separaten Versorgungsspannung mit eigener Bondinsel betrieben werden. Diese separate Versorgungsspannung ist im normalen Betrieb mit der Versorgungsspannung der Gesamtschaltung verbunden und ermöglicht dadurch das Betreiben der eingebetteten Schaltung gemeinsam mit der Gesamtschaltung. Für den Test der eingebetteten Schaltung wird lediglich die separate Versorgungsspannung der eingebetteten Schaltung betrieben, so dass das Beschalten der Eingänge der Gesamtschaltung nicht mehr notwendig ist, der Test der eingebetteten Schaltung jedoch im vollen Umfang möglich ist.
- Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert. Es zeigt
-
1 eine Schematische Darstellung mit der erfindungsgemäßen Anordnung der Ein- und Ausgangstreiberschaltungen, die Aufbereitungslogik, die Schalter und Schieberegister sowie die eingebettete Schaltung mit separater Versorgungsspannung. - Die
1 zeigt die Gesamtschaltung (8 ) mit der zu testenden eingebetteten Schaltung (1 ). Die Gesamtschaltung (8 ) hat Ein- und Ausgänge (7 ) mit Bondinseln (9 ), welche nicht direkt mit der eingebetteten Schaltung (1 ) verbunden sind. Die eingebettete Schaltung (1 ) verfügt an allen Ein- und Ausgängen über Schalter und Schieberegister (6 ), wobei im normalen Betriebsfall die Schalter die eingebettete Schaltung (1 ) mit der Gesamtschaltung (8 ) verbunden, im Testfall aber jeden der Ein- und Ausgänge der eingebetteten Schaltung mit jeweils einem Schieberegister (6 ) verbunden werden. Die Schieberegister und Schalter (6 ) sind mit einer Aufbereitungslogik (2 ) verbunden, welche an für den Test benötigte Ein- und Ausgangstreiberschaltungen (5 ) mit Bondinseln (4 ) verbunden sind, wobei die Ein- und Ausgangstreiberschaltungen (5 ), die Aufbereitungslogik (2 ), die Schalter und Schieberegister (6 ) sowie die eingebettete Schaltung (1 ) mit einer separaten Versorgungsspannung mit eigener Bondinsel (3 ) betrieben werden. -
- 1
- eingebettete Schaltung
- 2
- Aufbereitungslogik
- 3
- Bondinsel für die separate Versorgungsspannung
- 4
- Bondinsel der Ein- bzw. Ausgangstreiberschaltung
- 5
- Ein- bzw. Ausgangstreiberschaltung
- 6
- Schalter und Schieberegister
- 7
- Ein- bzw. Ausgänge der Gesamtschaltung
- 8
- Gesamtschaltung
- 9
- Bondinseln der Ein- bzw. Ausgänge der Gesamtschaltung
Claims (5)
- Anordnung bestehend aus einer Gesamtschaltung (
8 ) mit Ein- und Ausgängen (7 ) mit Bondinseln (9 ), wobei die Gesamtschaltung (8 ) eine eingebettete Schaltung (1 ) besitzt, welche nicht direkt mit den Ein- und Ausgängen (7 ) mit Bondinseln (9 ) verbunden sind, gekennzeichnet durch, dass alle Ein- und Ausgänge der eingebetteten Schaltung (1 ) mit Schieberegistern und Schaltern (6 ) verbunden sind, wobei im normalen Betriebsfall die Schalter (6 ) die eingebettete Schaltung (1 ) mit der Gesamtschaltung (8 ) verbinden, im Testfall aber jeder der Ein- und Ausgänge (7 ) der eingebetteten Schaltung (1 ) mit jeweils einem Schieberegister (6 ) verbunden werden, wobei die Schieberegister und Schalter (6 ) mit einer Aufbereitungslogik (2 ) verbunden sind, welche mit für den Test benötigten Ein- und Ausgangstreiberschaltungen (5 ) mit Bondinseln (4 ) verbunden ist, wobei die Ein- und Ausgangstreiberschaltungen (6 ), die Aufbereitungslogik (2 ), die Schalter und Schieberegister (6 ) sowie die eingebettete Schaltung (1 ) mit einer separaten Versorgungsspannung mit eigener Bondinsel (3 ) betrieben werden. - Anordnung nach Anspruch 1, gekennzeichnet dadurch, dass die Gesamtschaltung aus einer Vielzahl eingebetteter Schaltungen besteht, wobei jede eingebettete Schaltung über eigene Schieberegister und Schalter (
6 ) verfügt, welche von einer gemeinsamen Aufbereitungslogik (2 ) ansteuert werden und die alle gemeinsam von einer separaten Versorgungsspannung mit eigener Bondinsel (3 ) betrieben werden. - Anordnung nach Anspruch 1 oder 2, gekennzeichnet dadurch, dass im normalen Betriebsfall die separate Versorgungsspannung mit Bondinsel (
3 ) mit der Versorgungsspannung für die Gesamtschaltung (8 ) verbunden wird und die Schieberegister und Schalter (6 ) die Ein- und Ausgänge der eingebetteten Schaltung (1 ) mit den Ein- und Ausgängen der Gesamtschaltung (7 ) verbinden. - Anordnung nach Anspruch 3, gekennzeichnet dadurch, dass die Verbindung der separaten Versorgungsspannung (
3 ) mit der Versorgungsspannung der Gesamtschaltung außerhalb der Verpackung der integrierten Schaltung auf einer Leiterplatte erfolgt, so dass der Test der eingebetteten Schaltung (1 ) sowohl auf der Halbleiterscheibe als auch in einer Verpackung erfolgen kann. - Anordnung nach Anspruch 3, gekennzeichnet dadurch, dass die Verbindung der separaten Versorgungsspannung (
3 ) mit der Versorgungsspannung der Gesamtschaltung innerhalb der Verpackung der integrierten Schaltung erfolgt, indem die Bondinsel für die separate Versorgungsspannung (3 ) unmittelbar neben der der Versorgungsspannung der Gesamtschaltung angeordnet ist, und beide Bondinseln auf ein gemeinsames Gehäusepin gebondet werden, wobei der Test der eingebetteten Schaltung (1 ) nur auf der Halbleiterscheibe möglich ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004059506A DE102004059506B3 (de) | 2004-12-10 | 2004-12-10 | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung |
DE112005002812T DE112005002812A5 (de) | 2004-12-10 | 2005-12-09 | Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungs-Spannung |
PCT/DE2005/002223 WO2006061010A1 (de) | 2004-12-10 | 2005-12-09 | Test von eingebetteten schaltungen mit hilfe einer separaten versorgungsspannung |
US11/721,010 US7865787B2 (en) | 2004-12-10 | 2005-12-09 | Testing embedded circuits with the aid of a separate supply voltage |
EP05821049A EP1820035A1 (de) | 2004-12-10 | 2005-12-09 | Test von eingebetteten schaltungen mit hilfe einer separaten versorgungsspannung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004059506A DE102004059506B3 (de) | 2004-12-10 | 2004-12-10 | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004059506B3 true DE102004059506B3 (de) | 2006-08-17 |
Family
ID=36011143
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004059506A Active DE102004059506B3 (de) | 2004-12-10 | 2004-12-10 | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung |
DE112005002812T Withdrawn DE112005002812A5 (de) | 2004-12-10 | 2005-12-09 | Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungs-Spannung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112005002812T Withdrawn DE112005002812A5 (de) | 2004-12-10 | 2005-12-09 | Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungs-Spannung |
Country Status (4)
Country | Link |
---|---|
US (1) | US7865787B2 (de) |
EP (1) | EP1820035A1 (de) |
DE (2) | DE102004059506B3 (de) |
WO (1) | WO2006061010A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004059505B4 (de) * | 2004-12-10 | 2014-06-18 | X-Fab Semiconductor Foundries Ag | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4420988A1 (de) * | 1994-06-16 | 1995-12-21 | Philips Patentverwaltung | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung |
DE69030359T2 (de) * | 1989-12-19 | 1997-10-02 | Philips Electronics Nv | Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen |
JPH10253717A (ja) * | 1997-03-14 | 1998-09-25 | Nec Corp | 半導体集積回路装置 |
EP0715178B1 (de) * | 1994-11-30 | 2003-09-03 | Texas Instruments Incorporated | Integrierte Schaltung mit Prüfungspfad |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8801835A (nl) * | 1988-07-20 | 1990-02-16 | Philips Nv | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
US5130645A (en) | 1990-08-13 | 1992-07-14 | Vlsi Technology, Inc. | Integrated circuit built-in self-test structure |
EP0691612A1 (de) * | 1994-07-07 | 1996-01-10 | International Business Machines Corporation | Prüfungsschaltkreis eingebetteter Speichermatrizen in gemischter Logistik und Speicherchips |
TW396480B (en) | 1994-12-19 | 2000-07-01 | Matsushita Electric Ind Co Ltd | Semiconductor chip and semiconductor wafer with power pads used for probing test |
JP2894229B2 (ja) * | 1995-01-13 | 1999-05-24 | 株式会社デンソー | マトリクス型液晶表示装置 |
CA2245549C (en) * | 1996-02-06 | 2003-04-08 | Telefonaktiebolaget Lm Ericsson | Assembly and method for testing integrated circuit devices |
JPH11337908A (ja) * | 1998-05-22 | 1999-12-10 | Toshiba Corp | 液晶表示装置 |
US7342405B2 (en) * | 2000-01-18 | 2008-03-11 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
DE10106556B4 (de) * | 2001-02-13 | 2004-07-22 | Infineon Technologies Ag | Halbleiterbaustein mit einer Anordnung zum Selbsttest einer Mehrzahl von Interfaceschaltungen und Verwendung des Halbleiterbausteins in einem Testverfahren |
JP2003303893A (ja) * | 2002-04-12 | 2003-10-24 | Mitsubishi Electric Corp | 半導体集積回路 |
JP4166783B2 (ja) * | 2003-03-26 | 2008-10-15 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
-
2004
- 2004-12-10 DE DE102004059506A patent/DE102004059506B3/de active Active
-
2005
- 2005-12-09 DE DE112005002812T patent/DE112005002812A5/de not_active Withdrawn
- 2005-12-09 WO PCT/DE2005/002223 patent/WO2006061010A1/de active Search and Examination
- 2005-12-09 US US11/721,010 patent/US7865787B2/en active Active
- 2005-12-09 EP EP05821049A patent/EP1820035A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69030359T2 (de) * | 1989-12-19 | 1997-10-02 | Philips Electronics Nv | Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen |
DE4420988A1 (de) * | 1994-06-16 | 1995-12-21 | Philips Patentverwaltung | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung |
EP0715178B1 (de) * | 1994-11-30 | 2003-09-03 | Texas Instruments Incorporated | Integrierte Schaltung mit Prüfungspfad |
JPH10253717A (ja) * | 1997-03-14 | 1998-09-25 | Nec Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090164857A1 (en) | 2009-06-25 |
EP1820035A1 (de) | 2007-08-22 |
WO2006061010A1 (de) | 2006-06-15 |
US7865787B2 (en) | 2011-01-04 |
DE112005002812A5 (de) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3709032C2 (de) | ||
DE602004007503T2 (de) | REKONFIGURIERBARE ARCHITEKTUR FÜR SOCs | |
DE69628034T2 (de) | Hochimpedanzmodus für jtag | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE102006041817A1 (de) | Verfahren und Anordnung zum Testen eines Halbleiterbauelements mit gestapelten Einzelchips | |
DE102006036541A1 (de) | Unterschiedliche Chipleistungsfähigkeit innerhalb eines Mehrchipgehäuses | |
DE60106300T2 (de) | Eingangs-/ausgangs-durchgangstestmodus-schaltung | |
DE19808664C2 (de) | Integrierte Schaltung und Verfahren zu ihrer Prüfung | |
EP1205938A2 (de) | Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE10032256C2 (de) | Chip-ID-Register-Anordnung | |
DE102004059506B3 (de) | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung | |
DE19832307C2 (de) | Integrierte Schaltung mit einer Selbsttesteinrichtung | |
DE3916811C2 (de) | ||
WO2006061011A1 (de) | Test von eingebetteten schaltungen mit hilfe von testinseln | |
DE60003213T2 (de) | Vorrichtung und verfahren zur programierbaren parametrischen kippprüfung einer cmos digital-leitung | |
DE10029835C1 (de) | Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung | |
DE60223043T2 (de) | Elektronischer schaltkreis und testverfahren | |
DE10123758B4 (de) | Multi-Chip-Modul mit mehreren integrierten Halbleiterschaltungen | |
DE10059667A1 (de) | Halbleiterspeichervorrichtung, die das Umschalten einer Wortkonfiguration gestattet | |
DE3509247C2 (de) | ||
DE10231641A1 (de) | Halbleiterschaltung und Halbleitervorrichtung | |
DE10330037B3 (de) | Adapterkarte zum Anschließen an einen Datenbus in einer Datenverarbeitungseinheit und Verfahren zum Betreiben eines DDR-Speichermoduls | |
DE10244977B4 (de) | Beschleunigung der Programmierung eines Speicherbausteins mit Hilfe eines Boundary Scan (BSCAN)-Registers | |
DE10149590B4 (de) | Halbleiterbaustein mit konfigurierbarer Datenbreite eines Ausgangsbusses und Gehäuseanordnung mit einem Halbleiterbaustein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE |