JPH10253717A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10253717A JPH10253717A JP9060723A JP6072397A JPH10253717A JP H10253717 A JPH10253717 A JP H10253717A JP 9060723 A JP9060723 A JP 9060723A JP 6072397 A JP6072397 A JP 6072397A JP H10253717 A JPH10253717 A JP H10253717A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit
- bonding pad
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 試験装置のプローブ針が接触されるボンディ
ングパッドを、入出力回路に切り替え接続してプローブ
試験を行う半導体集積回路装置において、プローブ針が
接触されないボンディングパッドと切替回路との間の回
路部分の試験を行う。 【解決手段】 入出力回路１（１ａ，１ｂ）に対して１
対１で入出力用のボンディングパッド４ｂ，４ｃを接続
し、かつこの入出力用のボンディングパッド４ｂ，４ｃ
には切替回路３を介して試験用のボンディングパッド４
ａを接続する。制御回路部２から出力される制御信号に
よって切替回路３を切替動作させ、試験用のボンディン
グパッド４ａを入出力用のボンディングパッド４ｂ，４
ｃに対して導通あるいは非導通とし、導通時に試験用の
ボンディングパッド４ａにプローブ針を接触させ、対応
する入出力用のボンディングパッド４ｂ，４ｃを介して
入出力回路１ａ，１ｂに接続し、試験を実行する。
ングパッドを、入出力回路に切り替え接続してプローブ
試験を行う半導体集積回路装置において、プローブ針が
接触されないボンディングパッドと切替回路との間の回
路部分の試験を行う。 【解決手段】 入出力回路１（１ａ，１ｂ）に対して１
対１で入出力用のボンディングパッド４ｂ，４ｃを接続
し、かつこの入出力用のボンディングパッド４ｂ，４ｃ
には切替回路３を介して試験用のボンディングパッド４
ａを接続する。制御回路部２から出力される制御信号に
よって切替回路３を切替動作させ、試験用のボンディン
グパッド４ａを入出力用のボンディングパッド４ｂ，４
ｃに対して導通あるいは非導通とし、導通時に試験用の
ボンディングパッド４ａにプローブ針を接触させ、対応
する入出力用のボンディングパッド４ｂ，４ｃを介して
入出力回路１ａ，１ｂに接続し、試験を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
の電気的特性を試験するための技術に閑し、特に多ピン
のＬＳＩのプローブ試験を行う試験回路を備える半導体
集積回路装置に関する。
の電気的特性を試験するための技術に閑し、特に多ピン
のＬＳＩのプローブ試験を行う試験回路を備える半導体
集積回路装置に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置におけるプロ
ーブ試験は、半導体集積回路装置のボンディングパッド
に対してテスタ（試験装置）のプローブ針を１対１で対
応して接触させることにより電気的試験が行われてい
た。しかしながら、近年における半導体集積回路装置の
高集積化につれて入出力回路数は増大しており、これに
伴ってボンディングパッドとその配置ピッチはますます
縮小される傾向にある。このような縮小された多数のボ
ンディングパッドに対応する多ピンのプローブ針の作成
は困鞋であると同時に、多数のプローブ針をすべてのボ
ンディングパッドに確実に接触させることは困難にな
る。
ーブ試験は、半導体集積回路装置のボンディングパッド
に対してテスタ（試験装置）のプローブ針を１対１で対
応して接触させることにより電気的試験が行われてい
た。しかしながら、近年における半導体集積回路装置の
高集積化につれて入出力回路数は増大しており、これに
伴ってボンディングパッドとその配置ピッチはますます
縮小される傾向にある。このような縮小された多数のボ
ンディングパッドに対応する多ピンのプローブ針の作成
は困鞋であると同時に、多数のプローブ針をすべてのボ
ンディングパッドに確実に接触させることは困難にな
る。
【０００３】そこで、この問題を解決するために図５に
示すように半導体集積回路装置の複数の入力回路１ａや
出力回路１ｂを有する入出力回路１と、これに対応して
設けられている複数の入出力用のボンディングパッド４
ａ，４ｂを有するボンディングパッド４との間に切換回
路３を設け、プローブ試験時に入出力回路１に対して１
個のボンディングパッド、ここではボンディングパッド
４ａの接続を切替ながらプローブ試験を行う技術が提案
されている。この図５の技術では、入力回路１ａおよび
出力回路１ｂと、これらに対応されるボンディングパッ
ド４ａ，４ｂとの間に切替回路３Ａを設けておき、ボン
ディングパッド４ａを切替回路３ａによって入力回路１
ａと出力回路１ｂのいずれかに選択的に切り替えるよう
にしたものである。図６は前記切替回路３Ａの回路図で
あり、入力される制御信号ＣＴの状態によってＮチャネ
ルＭＯＳＦＥＴ（以下、ＮＭＯＳ）とＰチャネルＭＯＳ
ＦＥＴ（以下、ＰＭＯＳ）とからなる伝送ゲート５ａ，
５ｂを選択的に導通、非導通状態とすることで、端子Ｙ
０を端子Ｘ０，Ｘ１に選択的に切替接続可能とされる。
６ａはインバータである。
示すように半導体集積回路装置の複数の入力回路１ａや
出力回路１ｂを有する入出力回路１と、これに対応して
設けられている複数の入出力用のボンディングパッド４
ａ，４ｂを有するボンディングパッド４との間に切換回
路３を設け、プローブ試験時に入出力回路１に対して１
個のボンディングパッド、ここではボンディングパッド
４ａの接続を切替ながらプローブ試験を行う技術が提案
されている。この図５の技術では、入力回路１ａおよび
出力回路１ｂと、これらに対応されるボンディングパッ
ド４ａ，４ｂとの間に切替回路３Ａを設けておき、ボン
ディングパッド４ａを切替回路３ａによって入力回路１
ａと出力回路１ｂのいずれかに選択的に切り替えるよう
にしたものである。図６は前記切替回路３Ａの回路図で
あり、入力される制御信号ＣＴの状態によってＮチャネ
ルＭＯＳＦＥＴ（以下、ＮＭＯＳ）とＰチャネルＭＯＳ
ＦＥＴ（以下、ＰＭＯＳ）とからなる伝送ゲート５ａ，
５ｂを選択的に導通、非導通状態とすることで、端子Ｙ
０を端子Ｘ０，Ｘ１に選択的に切替接続可能とされる。
６ａはインバータである。
【０００４】この構成によれば、ボンディングパッド４
ａにプローブ針を接触させ、切替回路３Ａにより入力回
路１ａと出力回路１ｂを選択することで試験が可能とな
る。この技術では、複数の入出力回路の試験について、
最低１つのボンディングパッドに対してブローブ針を接
触すればよいため、信頼性の高いブローブ試験が可能と
なる。このような技術の一例として、特開昭６３−１９
９４３９号公報に記載されている技術がある。
ａにプローブ針を接触させ、切替回路３Ａにより入力回
路１ａと出力回路１ｂを選択することで試験が可能とな
る。この技術では、複数の入出力回路の試験について、
最低１つのボンディングパッドに対してブローブ針を接
触すればよいため、信頼性の高いブローブ試験が可能と
なる。このような技術の一例として、特開昭６３−１９
９４３９号公報に記載されている技術がある。
【０００５】
【発明が解決しようとする課題】しかしながら、この技
術では、１つのボンディングパッドにプローブ針を接触
させた状態で複数の入出力回路に切替接続して試験を行
う手法であるために、プローブ針が実際に接触されてい
るボンディングパッドと複数の入出力回路間の回路の試
験は可能であるが、本来の動作時に必要な複数の入出力
回路のそれぞれに対応したボンディングパッド、すなわ
ち試験時にプローブ針が接触されないボンディングパッ
ドと、これに対応する入出力回路との間の回路、特に各
ボンディングパッドと切替回路との間の回路部分を試験
することができないという問題がある。また、前記した
従来の切替回路は組合わせ回路にて制御されているた
め、特定のボンディングパッドを利用してのプローブ針
に限定されることになり、プローブ針が接触されるボン
ディングパッドを任意に設定することができず、これが
要因となって複数の入出力回路に対し任意な状態設定が
できず、半導体集積回路装置のプローブ試験において多
彩な電気的試験ができないという問題があった。
術では、１つのボンディングパッドにプローブ針を接触
させた状態で複数の入出力回路に切替接続して試験を行
う手法であるために、プローブ針が実際に接触されてい
るボンディングパッドと複数の入出力回路間の回路の試
験は可能であるが、本来の動作時に必要な複数の入出力
回路のそれぞれに対応したボンディングパッド、すなわ
ち試験時にプローブ針が接触されないボンディングパッ
ドと、これに対応する入出力回路との間の回路、特に各
ボンディングパッドと切替回路との間の回路部分を試験
することができないという問題がある。また、前記した
従来の切替回路は組合わせ回路にて制御されているた
め、特定のボンディングパッドを利用してのプローブ針
に限定されることになり、プローブ針が接触されるボン
ディングパッドを任意に設定することができず、これが
要因となって複数の入出力回路に対し任意な状態設定が
できず、半導体集積回路装置のプローブ試験において多
彩な電気的試験ができないという問題があった。
【０００６】本発明の目的は、本来の動作時に使用され
るボンディングパッドと入出力回路との試験を可能とし
た半導体集積回路装置を提供することにある。また、本
発明の目的は、プローブ試験時でのプローブ針が接触さ
れるボンディングパッドに自由度を持たせ、多彩な電気
的試験を可能にした半導体集積回路装置を提供すること
にある。
るボンディングパッドと入出力回路との試験を可能とし
た半導体集積回路装置を提供することにある。また、本
発明の目的は、プローブ試験時でのプローブ針が接触さ
れるボンディングパッドに自由度を持たせ、多彩な電気
的試験を可能にした半導体集積回路装置を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
装置は、外部との信号の入出力を行う入出力回路と、こ
の入出力回路に対応して設けられてそれぞれが前記入出
力回路に接続される１以上の入出力用のボンディングパ
ッドと、試験装置のプローブ針が接触可能な試験用のボ
ンディングパッドと、この試験用ボンディングパッドを
前記入出力用ボンディングに選択的に導通させるための
切替回路と、この切替回路の切替状態を制御する制御回
路部とを備える。例えば、入出力回路の入力回路と出力
回路にはそれぞれ１対１で入出力用のボンディングパッ
ドが接続されており、１つの試験用ボンディングパッド
がこれら入出力用のボンディングパッドに対して個別に
かつ選択的に切替接続可能に構成される。あるいは、複
数個の試験用のボンディングパッドが、１つの入出力用
のボンディングパッドに対して合一的に導通、非導通状
態に切り替えられる構成とされる。
装置は、外部との信号の入出力を行う入出力回路と、こ
の入出力回路に対応して設けられてそれぞれが前記入出
力回路に接続される１以上の入出力用のボンディングパ
ッドと、試験装置のプローブ針が接触可能な試験用のボ
ンディングパッドと、この試験用ボンディングパッドを
前記入出力用ボンディングに選択的に導通させるための
切替回路と、この切替回路の切替状態を制御する制御回
路部とを備える。例えば、入出力回路の入力回路と出力
回路にはそれぞれ１対１で入出力用のボンディングパッ
ドが接続されており、１つの試験用ボンディングパッド
がこれら入出力用のボンディングパッドに対して個別に
かつ選択的に切替接続可能に構成される。あるいは、複
数個の試験用のボンディングパッドが、１つの入出力用
のボンディングパッドに対して合一的に導通、非導通状
態に切り替えられる構成とされる。
【０００８】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態の回
路構成図である。同図において、入出力回路１の入力回
路１ａと出力回路１ｂにはそれぞれボンディングパッド
４のうちの入出力用のボンディングパッド４ｂ，４ｃが
１対１で対応して設けられており、かつ入力回路１ａは
ボンディングパッド４ｂに、出力回路１ｂはボンディン
グパッド４ｃにそれぞれ固定的に接続されている。ま
た、前記ボンディングパッド４内には、試験用のボンデ
ィングパッド４ａが独立して設けられている。また、前
記入出力回路１と前記ボンディングパッド４ａ〜４ｃと
の間には、前記各ボンディングパッドの相互接続状態を
切り替えるための切替回路３と、この切替回路を切替動
作させるための制御信号を出力する制御回路部としての
シフトレジスタ２が設けられる。ここで、前記切替回路
３は、切替回路３ａ，３ｂで構成されており、一方の切
替回路３ａは前記ボンディングパッド４ａと４ｂとの相
互接続が断接可能に構成され、他方の切替回路３ｂは前
記ボンディングパッド４ａと４ｂとの相互接続が断接可
能に構成されている。また、前記シフトレジスタ２は、
ここでは２個以上のフリップフロップ２ａ，２ｂで構成
され、入力される信号Ｓｉの“１”または“０”の状態
に応じて、その出力ＱＴ，ＱＦを“１”または“０”で
順序的に出力するように構成される。
参照して説明する。図１は本発明の第１の実施形態の回
路構成図である。同図において、入出力回路１の入力回
路１ａと出力回路１ｂにはそれぞれボンディングパッド
４のうちの入出力用のボンディングパッド４ｂ，４ｃが
１対１で対応して設けられており、かつ入力回路１ａは
ボンディングパッド４ｂに、出力回路１ｂはボンディン
グパッド４ｃにそれぞれ固定的に接続されている。ま
た、前記ボンディングパッド４内には、試験用のボンデ
ィングパッド４ａが独立して設けられている。また、前
記入出力回路１と前記ボンディングパッド４ａ〜４ｃと
の間には、前記各ボンディングパッドの相互接続状態を
切り替えるための切替回路３と、この切替回路を切替動
作させるための制御信号を出力する制御回路部としての
シフトレジスタ２が設けられる。ここで、前記切替回路
３は、切替回路３ａ，３ｂで構成されており、一方の切
替回路３ａは前記ボンディングパッド４ａと４ｂとの相
互接続が断接可能に構成され、他方の切替回路３ｂは前
記ボンディングパッド４ａと４ｂとの相互接続が断接可
能に構成されている。また、前記シフトレジスタ２は、
ここでは２個以上のフリップフロップ２ａ，２ｂで構成
され、入力される信号Ｓｉの“１”または“０”の状態
に応じて、その出力ＱＴ，ＱＦを“１”または“０”で
順序的に出力するように構成される。
【０００９】前記切替回路３ａ，３ｂは、図２に示すよ
うに、ＮＭＯＳとＰＭＯＳとが並列接続された伝送ゲー
ト５ａとして構成されており、対をなす入力端に入力さ
れる制御信号がＣＴ＝“１”でＣＦ＝“０”の場合には
出力端Ｘ１とＦＯが導通（オン）され、制御信号ＣＴ＝
“０”でＣＦ＝“１”の場合には出力端Ｘ１とＦＯが非
導通（オフ）とされるように構成される。この前記制御
信号ＣＴ，ＣＦとして、前記フリップフロップ２ａ，２
ｂのＱＴ，ＱＦの各出力が入力される。そして、出力端
Ｘ１は各ボンディングパッド４ｂ，４ｃにそれぞれ個別
に接続され、出力端ＦＯは試験用のボンディングパッド
４ａに共通に接続されている。
うに、ＮＭＯＳとＰＭＯＳとが並列接続された伝送ゲー
ト５ａとして構成されており、対をなす入力端に入力さ
れる制御信号がＣＴ＝“１”でＣＦ＝“０”の場合には
出力端Ｘ１とＦＯが導通（オン）され、制御信号ＣＴ＝
“０”でＣＦ＝“１”の場合には出力端Ｘ１とＦＯが非
導通（オフ）とされるように構成される。この前記制御
信号ＣＴ，ＣＦとして、前記フリップフロップ２ａ，２
ｂのＱＴ，ＱＦの各出力が入力される。そして、出力端
Ｘ１は各ボンディングパッド４ｂ，４ｃにそれぞれ個別
に接続され、出力端ＦＯは試験用のボンディングパッド
４ａに共通に接続されている。
【００１０】この構成では、シフトレジスタ２の全ての
信号Ｓｉを“０”にすると、ＱＴ＝“０”，ＱＦ＝
“０”となり、ＣＴ＝“０”，ＣＦ＝“１”となるた
め、全ての切替回路３（３ａ，３ｂ）は非導通となり、
試験用のボンディングパッド４ａはいずれの入出力用の
ボンディングパッド４ｂ，４ｃおよび入力回路１ａ、出
力回路１ｂとも接続されることがない。この状態では、
各試験用のボンディングパッド４ｂ，４ｃはそれぞれ対
応する入力回路１ａ、出力回路１ｂに接続されているた
め、半導体集積回路装置の通常の動作が可能となる。
信号Ｓｉを“０”にすると、ＱＴ＝“０”，ＱＦ＝
“０”となり、ＣＴ＝“０”，ＣＦ＝“１”となるた
め、全ての切替回路３（３ａ，３ｂ）は非導通となり、
試験用のボンディングパッド４ａはいずれの入出力用の
ボンディングパッド４ｂ，４ｃおよび入力回路１ａ、出
力回路１ｂとも接続されることがない。この状態では、
各試験用のボンディングパッド４ｂ，４ｃはそれぞれ対
応する入力回路１ａ、出力回路１ｂに接続されているた
め、半導体集積回路装置の通常の動作が可能となる。
【００１１】一方、プローブ試験を行う場合には、シフ
トレジスタ２に入力される信号Ｓｉを“１”とし、かつ
このシフトレジスタ２に所定のタイミングでクロック信
号を入力すればよい。これにより、フリップフロップ２
ａの出力ＱＴ＝“１”，ＱＦ＝“０”となる。そして、
この出力ＱＴ，ＱＦはそれぞれＣＴ，ＣＦとして切替回
路３ａに入力されるため、ＣＴ“１”，ＣＦ＝“０”と
なり、切替回路３ａが導通される。したがって、入出力
用のボンディングパッド４ｂは試験用のボンディングパ
ッド４ａに電気接続された状態となる。つまりこの状態
では試験用のボンディングパッド４ａにより入力回路１
ａに信号を与えることができ、入力回路１ａのプローブ
試験が実行可能となる。
トレジスタ２に入力される信号Ｓｉを“１”とし、かつ
このシフトレジスタ２に所定のタイミングでクロック信
号を入力すればよい。これにより、フリップフロップ２
ａの出力ＱＴ＝“１”，ＱＦ＝“０”となる。そして、
この出力ＱＴ，ＱＦはそれぞれＣＴ，ＣＦとして切替回
路３ａに入力されるため、ＣＴ“１”，ＣＦ＝“０”と
なり、切替回路３ａが導通される。したがって、入出力
用のボンディングパッド４ｂは試験用のボンディングパ
ッド４ａに電気接続された状態となる。つまりこの状態
では試験用のボンディングパッド４ａにより入力回路１
ａに信号を与えることができ、入力回路１ａのプローブ
試験が実行可能となる。
【００１２】そして、この状態から信号Ｓｉを“０”と
して、次のクロック信号を入力すると、シフトレジスタ
２の出力は切り代わり、今度はシフトレジスタの出力Ｑ
Ｔ＝“１”，ＱＦ＝“０”となるため、切替回路３ａが
非導通、切替回路３ｂは導通となる。これにより、入出
力用のボンディングパッド４ｃは試験用のボンディング
パッド４ａに電気接続された状態となる。つまりこの状
態では試験用のボンディングパッド４ａにより出力回路
１ｂの信号を取り出すことができ、出力回路１ｂのプロ
ーブ試験が実行可能となる。このように、入力回路１ａ
と出力回路１ｂの各プローブ試験を、いづれも１つの試
験用のボンディングパッド４ａに対して試験装置のプロ
ーブ針を接続した状態で行うことができる。そして、い
ずれの試験に際しても、試験用のボンディングパッド４
ａは入出力用のボンディングパッド４ｂまたは４ｃを経
由して入力回路１ａ、出力回路１ｂに接続されるため、
本来の回路である入出力用のボンディングパッド４ｂと
入力回路１ａとの間、入出力用のボンディングパッド４
ｃと出力回路１ｂとの間の状態も確認することが可能と
なる。
して、次のクロック信号を入力すると、シフトレジスタ
２の出力は切り代わり、今度はシフトレジスタの出力Ｑ
Ｔ＝“１”，ＱＦ＝“０”となるため、切替回路３ａが
非導通、切替回路３ｂは導通となる。これにより、入出
力用のボンディングパッド４ｃは試験用のボンディング
パッド４ａに電気接続された状態となる。つまりこの状
態では試験用のボンディングパッド４ａにより出力回路
１ｂの信号を取り出すことができ、出力回路１ｂのプロ
ーブ試験が実行可能となる。このように、入力回路１ａ
と出力回路１ｂの各プローブ試験を、いづれも１つの試
験用のボンディングパッド４ａに対して試験装置のプロ
ーブ針を接続した状態で行うことができる。そして、い
ずれの試験に際しても、試験用のボンディングパッド４
ａは入出力用のボンディングパッド４ｂまたは４ｃを経
由して入力回路１ａ、出力回路１ｂに接続されるため、
本来の回路である入出力用のボンディングパッド４ｂと
入力回路１ａとの間、入出力用のボンディングパッド４
ｃと出力回路１ｂとの間の状態も確認することが可能と
なる。
【００１３】図３は本発明の第２の実施形態の構成図で
あり、前記第１の実施形態と等価な部分には同一符号を
付してある。この実施形態では、試験用のボンディング
パッドとして４個のボンディングパッド４ａ１，４ａ
２，４ａ３，４ａ４を設けるとともに、切替回路３とし
て、５つの出力端子を有する切替回路３ａ’，３ｂ’を
用いている。これら切替回路３ａ’，３ｂ’は、図４に
示すように、２つの入力端ＣＴ（０−１），ＣＦ（０−
１）の信号により導通、非導通となる４つの伝送ゲート
５ａ〜５ｄを備えており、これら伝送ゲート５ａ〜５ｄ
によって出力端Ｆ０とＦ１を、或いはＳ０とＳ１をそれ
ぞれ出力端Ｘ１に選択的に切り替え接続するように構成
されている。そして、前記試験用のボンディングパッド
４ａ１，４ａ２，４ａ３，４ａ４はそれぞれ前記出力端
Ｆ０，Ｓ０，Ｆ１，Ｓ１に接続され、入出力用のボンデ
ィングパッド４ｂ，４ｃは各切替回路３ａ’，３ｂ’の
各Ｘ１に接続されている。なお、シフトレジスタ２の構
成は第１の実施形態と同じである。
あり、前記第１の実施形態と等価な部分には同一符号を
付してある。この実施形態では、試験用のボンディング
パッドとして４個のボンディングパッド４ａ１，４ａ
２，４ａ３，４ａ４を設けるとともに、切替回路３とし
て、５つの出力端子を有する切替回路３ａ’，３ｂ’を
用いている。これら切替回路３ａ’，３ｂ’は、図４に
示すように、２つの入力端ＣＴ（０−１），ＣＦ（０−
１）の信号により導通、非導通となる４つの伝送ゲート
５ａ〜５ｄを備えており、これら伝送ゲート５ａ〜５ｄ
によって出力端Ｆ０とＦ１を、或いはＳ０とＳ１をそれ
ぞれ出力端Ｘ１に選択的に切り替え接続するように構成
されている。そして、前記試験用のボンディングパッド
４ａ１，４ａ２，４ａ３，４ａ４はそれぞれ前記出力端
Ｆ０，Ｓ０，Ｆ１，Ｓ１に接続され、入出力用のボンデ
ィングパッド４ｂ，４ｃは各切替回路３ａ’，３ｂ’の
各Ｘ１に接続されている。なお、シフトレジスタ２の構
成は第１の実施形態と同じである。
【００１４】この構成では、切替回路３ａ’，３ｂ’に
入力される制御信号がＣＴ（０）＝“１”，ＣＦ（０）
＝“０”の場合にＸ１とＦ０，Ｓ０が導通され、制御信
号ＣＴ（０）＝“０”，ＣＦ（０）＝“１”の場合には
Ｘ１とＦ０，Ｓ０が非導通となる。これにより、入出力
用のボンディングパッド４ｂは試験用のボンディングパ
ッド４ａ１，４ａ２に対して導通あるいは非導通とされ
る。また、制御信号がＣＴ（１）＝“１”，ＣＦ（１）
＝“０”の場合にはＸ１とＦｌ，Ｓｌが導通され、制御
信号ＣＴ（１）＝“０”，ＣＦ（１）＝“１”の場合に
はＸ１とＦｌ，Ｓｌが非導通となる。これにより、入出
力用のボンディングパッド４ｃは試験用のボンディング
パッド４ａ３，４ａ４に対して導通あるいは非導通とさ
れる。
入力される制御信号がＣＴ（０）＝“１”，ＣＦ（０）
＝“０”の場合にＸ１とＦ０，Ｓ０が導通され、制御信
号ＣＴ（０）＝“０”，ＣＦ（０）＝“１”の場合には
Ｘ１とＦ０，Ｓ０が非導通となる。これにより、入出力
用のボンディングパッド４ｂは試験用のボンディングパ
ッド４ａ１，４ａ２に対して導通あるいは非導通とされ
る。また、制御信号がＣＴ（１）＝“１”，ＣＦ（１）
＝“０”の場合にはＸ１とＦｌ，Ｓｌが導通され、制御
信号ＣＴ（１）＝“０”，ＣＦ（１）＝“１”の場合に
はＸ１とＦｌ，Ｓｌが非導通となる。これにより、入出
力用のボンディングパッド４ｃは試験用のボンディング
パッド４ａ３，４ａ４に対して導通あるいは非導通とさ
れる。
【００１５】この構成によれば、任意の試験用ボンディ
ングパッド４ａ１〜４ａ４を利用するとともに、切替回
路３ａ’，３ｂ’の切替状態によって前記第１の実施形
態と同様なプローブ試験が可能であることは言うまでも
ない。また、この試験に加えてこの実施形態では、出力
回路の出力電流試験が可能になる。この試験は出力回路
に所定の電圧を印加し、その時出力回路から流れる電流
値を測定し、半導体集積回路装置の良否を判定するもの
である。例えば、ボンディングパッド４ａ１，４ａ２を
用いて出力回路１ｂの出力電流試験を行う場合には、プ
ローブ針をボンディングパッド４ａ１と４ａ２にそれぞ
れ接触させる。そして、前記した制御信号の状態をセッ
トしてシフトレジスタ２と切替回路３ｂ’により、各ボ
ンディングパッド４ａ１，４ａ２をそれぞれボンディン
グパッド４ｃ、すなわち出力回路１ｂに接続した状態と
する。その上で、ボンディングパッド４ａ１に所定の電
圧Ｖｏを印加する。この際、出力回路１ｂより電流ｉｏ
が流れるが，ブローブ針自身の抵抗およびブローブ針と
ボンディングパッドの接触抵抗により電庄降下ｄＶｏが
生じる。つまり、所定電圧Ｖｏが出力回路には実際には
印加されないことになり不正な試験となってしまう。そ
こでボンディングパッド４ａ２より出力回路の直前の電
庄を測定し、出力回路に所定の電圧が印加されるようブ
ローブ針に印加する電庄を調整するものとする。こうす
ることにより出力回路１ｂに所定の電圧Ｖｏが印可され
正確な出力電流試験ができる。
ングパッド４ａ１〜４ａ４を利用するとともに、切替回
路３ａ’，３ｂ’の切替状態によって前記第１の実施形
態と同様なプローブ試験が可能であることは言うまでも
ない。また、この試験に加えてこの実施形態では、出力
回路の出力電流試験が可能になる。この試験は出力回路
に所定の電圧を印加し、その時出力回路から流れる電流
値を測定し、半導体集積回路装置の良否を判定するもの
である。例えば、ボンディングパッド４ａ１，４ａ２を
用いて出力回路１ｂの出力電流試験を行う場合には、プ
ローブ針をボンディングパッド４ａ１と４ａ２にそれぞ
れ接触させる。そして、前記した制御信号の状態をセッ
トしてシフトレジスタ２と切替回路３ｂ’により、各ボ
ンディングパッド４ａ１，４ａ２をそれぞれボンディン
グパッド４ｃ、すなわち出力回路１ｂに接続した状態と
する。その上で、ボンディングパッド４ａ１に所定の電
圧Ｖｏを印加する。この際、出力回路１ｂより電流ｉｏ
が流れるが，ブローブ針自身の抵抗およびブローブ針と
ボンディングパッドの接触抵抗により電庄降下ｄＶｏが
生じる。つまり、所定電圧Ｖｏが出力回路には実際には
印加されないことになり不正な試験となってしまう。そ
こでボンディングパッド４ａ２より出力回路の直前の電
庄を測定し、出力回路に所定の電圧が印加されるようブ
ローブ針に印加する電庄を調整するものとする。こうす
ることにより出力回路１ｂに所定の電圧Ｖｏが印可され
正確な出力電流試験ができる。
【００１６】また、この実施形態では、対をなす試験用
のボンディングパッド４ａ１，４ａ２と４ａ３，４ａ４
はそれぞれ同時に入出力用のボンディングパッド４ｂあ
るいは４ｃに対して選択的に接続されるため、各対の試
験用のボンディングパッドは互いに等価なものとなり、
いずれのボンディングパッドに対してプローブ針を接触
させても同じ条件での試験が可能となる。これにより、
前記したような出力回路の出力電流試験が実現できるこ
とはもとより、プローブ試験時でのプローブ針が接触さ
れるボンディングパッドに自由度を持たせ、多彩な電気
的試験が可能となる。
のボンディングパッド４ａ１，４ａ２と４ａ３，４ａ４
はそれぞれ同時に入出力用のボンディングパッド４ｂあ
るいは４ｃに対して選択的に接続されるため、各対の試
験用のボンディングパッドは互いに等価なものとなり、
いずれのボンディングパッドに対してプローブ針を接触
させても同じ条件での試験が可能となる。これにより、
前記したような出力回路の出力電流試験が実現できるこ
とはもとより、プローブ試験時でのプローブ針が接触さ
れるボンディングパッドに自由度を持たせ、多彩な電気
的試験が可能となる。
【００１７】なお、前記した実施形態は本発明の代表的
な構成を示すものであり、ボンディングパッドの数や切
替回路の構成、さらにこの切替回路を制御するための制
御信号を出力する制御回路としてのシフトレジスタの構
成は適宜に変更可能であることは言うまでもない。
な構成を示すものであり、ボンディングパッドの数や切
替回路の構成、さらにこの切替回路を制御するための制
御信号を出力する制御回路としてのシフトレジスタの構
成は適宜に変更可能であることは言うまでもない。
【００１８】
【発明の効果】以上説明したように本発明は、入出力回
路に接続されている入出力用のボンディングパッドに対
し、試験用のボンディングパッドを切替回路によって切
替接続可能に構成しているので、多ピン半導体集積回路
装置のプローブ試験において任意の入出力回路を選択し
少数のボンディングパッドから入出力回路の試験が可能
であると同時に、各入出力回路と入出力用のボンディン
グパッドを接続する回路部分の試験が可能となり、信頼
性の高いプローブ試験が実現できる。また、１つの入出
力用のボンディングパッドに対して複数の試験用のボン
ディングパッドを切替接続することができるため、１つ
の入出力用のボンディングパッドに対して等価な複数の
試験用のボンディングパッドが構成でき、この試験用の
ボンディングパッドを選択してプローブ針を接触させる
ことで、プローブ試験に際してのプローブ針の接触の自
由度が向上でき、試験を容易に行うことが可能となる。
路に接続されている入出力用のボンディングパッドに対
し、試験用のボンディングパッドを切替回路によって切
替接続可能に構成しているので、多ピン半導体集積回路
装置のプローブ試験において任意の入出力回路を選択し
少数のボンディングパッドから入出力回路の試験が可能
であると同時に、各入出力回路と入出力用のボンディン
グパッドを接続する回路部分の試験が可能となり、信頼
性の高いプローブ試験が実現できる。また、１つの入出
力用のボンディングパッドに対して複数の試験用のボン
ディングパッドを切替接続することができるため、１つ
の入出力用のボンディングパッドに対して等価な複数の
試験用のボンディングパッドが構成でき、この試験用の
ボンディングパッドを選択してプローブ針を接触させる
ことで、プローブ試験に際してのプローブ針の接触の自
由度が向上でき、試験を容易に行うことが可能となる。
【図１】本発明の第１の実施形態の回路構成を示す図で
ある。
ある。
【図２】図１の切替回路の具体的な回路図である。
【図３】本発明の第２の実施形態の回路構成を示す図で
ある。
ある。
【図４】図３の切替回路の具体的な回路図である。
【図５】従来の半導体集積回路装置のボンディングパッ
ドの切替回路の構成を示す図である。
ドの切替回路の構成を示す図である。
【図６】図５の切替回路の回路図である。
１ 入出力回路 １ａ 入力回路 １ｂ 出力回路 ２ シフトレジスタ ２ａ，２ｂ フリップフロップ ３ 切替回路 ３ａ，３ｂ，３ａ’，３ｂ’ 切替回路 ４ ボンディングパッド ４ａ〜４ｃ ボンディングパッド ５ａ〜５ｄ 伝送ゲート
Claims (5)
- 【請求項１】 半導体集積回路装置に設けられて外部と
の信号の入出力を行う入出力回路と、この入出力回路に
対応して設けられてそれぞれが前記入出力回路に接続さ
れる１以上の入出力用のボンディングパッドと、試験装
置のプローブ針が接触可能な試験用のボンディングパッ
ドと、この試験用ボンディングパッドを前記入出力用ボ
ンディングに選択的に導通させるための切替回路と、こ
の切替回路の切替状態を制御する制御回路部とを備える
ことを特徴とする半導体集積回路装置。 - 【請求項２】 入出力回路の入力回路と出力回路にはそ
れぞれ１対１で入出力用のボンディングパッドが接続さ
れており、１つの試験用ボンディングパッドがこれら入
出力用のボンディングパッドに対して個別にかつ選択的
に切替接続可能に構成されてなる請求項１の半導体集積
回路装置。 - 【請求項３】 複数個の試験用のボンディングパッド
が、１つの入出力用のボンディングパッドに対して合一
的に導通、非導通状態に切り替えられる請求項１の半導
体集積回路装置。 - 【請求項４】 前記切替回路は入力される制御信号の状
態に応じて導通、非導通される伝送ゲートにて構成さ
れ、この伝送ゲートが前記入出力用のボンディングパッ
ドと試験用のボンディングパッドとの間に接続されてい
る請求項１ないし３のいずれかの半導体集積回路装置。 - 【請求項５】 前記制御回路部は複数個のフリップフロ
ップで構成されるシフトレジスタで構成され、各フリッ
プフロップの出力を前記切替回路の制御信号として出力
する請求項４の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06072397A JP3161357B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06072397A JP3161357B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10253717A true JPH10253717A (ja) | 1998-09-25 |
| JP3161357B2 JP3161357B2 (ja) | 2001-04-25 |
Family
ID=13150495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06072397A Expired - Fee Related JP3161357B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161357B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001273A2 (de) * | 1998-11-11 | 2000-05-17 | Infineon Technologies AG | Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform |
| JP2002313847A (ja) * | 2001-03-30 | 2002-10-25 | Samsung Electronics Co Ltd | 電気的特性評価のためのテストパッドを有するチップオンフィルムパッケージ及びチップオンフィルムパッケージ形成方法 |
| US6570796B2 (en) | 2001-09-20 | 2003-05-27 | Hynix Semiconductor Inc. | Wafer burn-in test and wafer test circuit |
| DE102004059506B3 (de) * | 2004-12-10 | 2006-08-17 | X-Fab Semiconductor Foundries Ag | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung |
| CN109073705A (zh) * | 2016-11-16 | 2018-12-21 | 富士电机株式会社 | 半导体测试电路、半导体测试装置和半导体测试方法 |
-
1997
- 1997-03-14 JP JP06072397A patent/JP3161357B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001273A2 (de) * | 1998-11-11 | 2000-05-17 | Infineon Technologies AG | Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform |
| EP1001273A3 (de) * | 1998-11-11 | 2003-09-17 | Infineon Technologies AG | Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform |
| JP2002313847A (ja) * | 2001-03-30 | 2002-10-25 | Samsung Electronics Co Ltd | 電気的特性評価のためのテストパッドを有するチップオンフィルムパッケージ及びチップオンフィルムパッケージ形成方法 |
| JP4611600B2 (ja) * | 2001-03-30 | 2011-01-12 | 三星電子株式会社 | 電気的特性評価のためのテストパッドを有するチップオンフィルムパッケージ及びチップオンフィルムパッケージ形成方法 |
| US6570796B2 (en) | 2001-09-20 | 2003-05-27 | Hynix Semiconductor Inc. | Wafer burn-in test and wafer test circuit |
| US6711077B2 (en) | 2001-09-20 | 2004-03-23 | Hynix Semiconductor Inc. | Wafer burn-in test and wafer test circuit |
| DE102004059506B3 (de) * | 2004-12-10 | 2006-08-17 | X-Fab Semiconductor Foundries Ag | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung |
| US7865787B2 (en) | 2004-12-10 | 2011-01-04 | X-Fab Semiconductor Foundries Ag | Testing embedded circuits with the aid of a separate supply voltage |
| CN109073705A (zh) * | 2016-11-16 | 2018-12-21 | 富士电机株式会社 | 半导体测试电路、半导体测试装置和半导体测试方法 |
| CN109073705B (zh) * | 2016-11-16 | 2021-03-23 | 富士电机株式会社 | 半导体测试电路、半导体测试装置和半导体测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3161357B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (ja) | テスト容易化回路 | |
| KR100319194B1 (ko) | 프로그램가능한딜레이를제공하는장치및방법 | |
| US5936448A (en) | Integrated circuit having independently testable input-output circuits and test method therefor | |
| JP3161357B2 (ja) | 半導体集積回路装置 | |
| US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
| US5225774A (en) | Semiconductor integrated circuit | |
| US6813579B1 (en) | Apparatus and method for test mode control | |
| JPH10115662A (ja) | 半導体集積論理回路のテスト回路 | |
| US5410247A (en) | Circuit device having a test function for checking circuit operation | |
| JP3130769B2 (ja) | 半導体装置 | |
| US5541505A (en) | Testing integrated circuits by consolidating a plurality of digital signals as a multilevel signal | |
| JPH07159493A (ja) | 半導体デバイスの検査方法 | |
| JPH0568103B2 (ja) | ||
| KR0170001B1 (ko) | 레지스터 회로 | |
| JP2972515B2 (ja) | 入出力バッファテスト回路 | |
| JP2765508B2 (ja) | 半導体集積回路およびその試験方法 | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JPH0716153B2 (ja) | 半導体集積回路 | |
| JP3062117B2 (ja) | 半導体装置 | |
| JPS63199439A (ja) | 半導体集積回路装置 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP3001017B2 (ja) | Ｉｃ試験装置 | |
| JP2001267501A (ja) | 半導体集積回路及びそれに用いる入力特性試験方法 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH112661A (ja) | 半導体集積回路装置及びその試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |