CN109073705A - 半导体测试电路、半导体测试装置和半导体测试方法 - Google Patents

Abstract

在RC‑IGBT芯片的半导体测试电路中，将探针的接触次数限制在最低限度而连续进行多个测试。将继电器(RL1)配置在电源(1)与开关元件(3)之间，将继电器(RL2)配置在开关元件(3)和RC‑IGBT芯片(8)的连接点与缓冲电路(4)之间，将继电器(RL3)配置在开关元件(3)和RC‑IGBT芯片(8)的连接点与线圈(L2)之间，将继电器(RL4)配置在二极管(D1)与开关元件(3)之间。IGBT部(8a)的接通/关断测试是使继电器(RL2、RL4)接通，IGBT部(8a)的雪崩测试是使继电器(RL2)接通，IGBT部(8a)的短路测试是使继电器(RL1)接通，FWD部(8b)的恢复测试是使继电器(RL1、RL3)接通。此时，探针的接触次数为一次。

Description

半导体测试电路、半导体测试装置和半导体测试方法

技术领域

本发明涉及将由探针导致的对于半导体芯片的接触损伤抑制到最低限度且能够连续实施半导体芯片的多个动态特性测试的半导体测试电路、半导体测试装置和半导体测试方法。

背景技术

在功率半导体芯片中，在利用切割将晶片单片化之后，通过分别进行其动态特性测试来进行所有芯片分选。作为功率半导体芯片，已知有功率MOSFET(Metal-Oxide-Semiconductor-Field-Effect-Transistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、FWD(Free WheelingDiode：续流二极管)等。功率MOSFET和IGBT通过串联连接由线圈、二极管、电阻或电容器构成的负载，并对栅极施加接通/关断信号来进行动态特性测试(例如参照专利文献1)。对于FWD，也是同样地通过串联连接负载线圈和开关元件，并使开关元件开关来进行动态特性测试(例如参照专利文献1、2)。

然而，作为功率半导体芯片，开发了使IGBT部与FWD部单芯片化而得的反向导通IGBT(以下称为RC-IGBT(Reverse Conducting-IGBT))。在该RC-IGBT中也进行IGBT部的动态特性测试和FWD部的动态特性测试。然而，IGBT部的动态特性测试和FWD部的动态特性测试是分别使用IGBT用测试装置和FWD用测试装置来进行。即，首先，在IGBT用测试装置中，在其测试电极上载置集电极朝下的RC-IGBT芯片，使探针接触RC-IGBT芯片的发射极和栅电极来进行IGBT部的动态特性测试。接下来，将RC-IGBT芯片转移到FWD用测试装置，在其测试电极上载置阴极(集电极)朝下的RC-IGBT芯片，使探针接触RC-IGBT芯片的阳极(发射极)来进行FWD部的动态特性测试。

现有技术文献

专利文献

专利文献1：日本特开2010-107432号公报

专利文献2：日本特开2015-232501号公报

发明内容

技术问题

然而，在现有的RC-IGBT芯片的测试中，由于经过2次测试工序，所以使发射极接触探针的次数也为2次，因探针而导致的接触痕迹增加。另外，RC-IGBT芯片由于需要用2个测试装置重新设置、输送，所以存在测试时间变长的问题。

本发明是鉴于这样的情况而做出的，目的在于提供能够在使探针保持着接触RC-IGBT芯片的状态下进行RC-IGBT芯片的IGBT部和FWD部的特性测试的半导体测试电路、半导体测试装置和半导体测试方法。

技术方案

在本发明中，为了解决上述的课题，提供一种半导体测试电路，进行将IGBT部和FWD部单芯片化而得的RC-IGBT芯片的特性测试。该半导体测试电路具备：电源；半导体的第一开关元件，其与RC-IGBT芯片的集电极连接；第一线圈，其连接到电源的正极端子与第一开关元件之间；第一二极管，其以电源的正极端子的一侧为阴极且与第一线圈并联连接；缓冲电路，其连接到RC-IGBT芯片的集电极与发射极之间；第二线圈，其连接到RC-IGBT芯片的集电极与发射极之间；第一继电器，其与第一线圈并联连接；第二继电器，其连接到RC-IGBT芯片的集电极与缓冲电路之间；第三继电器，其连接到RC-IGBT芯片的集电极与第二线圈之间；以及第四继电器，其与第一二极管串联连接。

本发明还提供一种半导体测试装置，进行将IGBT部和FWD部单芯片化而得的RC-IGBT芯片的动态特性测试。该半导体测试装置具备：电源；第一开关元件，其与RC-IGBT芯片的集电极连接；第一线圈，其连接到电源的正极端子与第一开关元件之间；第二线圈；第一二极管；第二二极管；缓冲电路；电容器；第二开关元件，其连接到RC-IGBT芯片的发射极与第二线圈之间；第三开关元件，其与第二二极管串联连接而与第二二极管一起与第二线圈并联连接；第一继电器，其与第一线圈并联连接；第二继电器，其在RC-IGBT芯片的集电极与发射极之间与缓冲电路串联连接；第三继电器，其连接到RC-IGBT芯片的集电极和第一开关元件的连接点与第二线圈之间；第四继电器，其与第一二极管串联连接而与第一二极管一起与第一线圈并联连接；第五继电器，其以在第一线圈和第一开关元件的连接点与RC-IGBT芯片的发射极之间连接电容器的方式与电容器串联连接；继电器控制驱动部，其根据测试项目对第一继电器至第五继电器进行切换控制；电流计，其测量RC-IGBT芯片的IGBT部的集电极电流和FWD部的正向电流；电压计，其测量RC-IGBT芯片的集电极与发射极之间的电压；控制装置，其向继电器控制驱动部通知测试项目的预先设定的测试顺序，并且基于电流计和电压计的测量结果进行RC-IGBT芯片的合格品或不合格品的判断；以及驱动装置，其根据来自控制装置的指令对装载或卸载RC-IGBT芯片的机构进行驱动，并且驱动与RC-IGBT芯片接触的接触部的升降机构。

本发明还提供一种半导体测试方法，进行将IGBT部和FWD部单芯片化而得的RC-IGBT芯片的动态特性测试。该半导体测试方法使计算机进行以下工作：按每个测试项目累计RC-IGBT芯片的特性测试的测量结果；在达到预定的期间或预定的样品数目的时刻以后，按照不合格品的产生概率降序的顺序进行测试项目的测试顺序的排序；向驱动装置发出将RC-IGBT芯片装载于半导体测试装置的指令；向驱动装置发出在RC-IGBT芯片放置接触部的接触探针的指令，向继电器控制驱动电路发出根据所排序的测试顺序来依次切换继电器的指令，所述继电器在IGBT部的接通/关断测试时将包含第一线圈和第一二极管的并联电路的IGBT特性测试用负载和缓冲电路与RC-IGBT芯片连接，在IGBT部的雪崩测试时将包含第一线圈的IGBT特性测试用负载和缓冲电路与RC-IGBT芯片连接，在FWD部的恢复测试时将包含第二线圈和第二二极管的并联电路的FWD特性测试用负载和抑制电源变化的电容器与RC-IGBT芯片连接，在IGBT部的短路测试时将电源与RC-IGBT芯片连接；以及在根据测试顺序进行了测试项目的测试的结果为在该测试项目中RC-IGBT芯片被判断为不合格品时，向驱动装置发出中止以后的测试项目的测试的指令。

发明效果

上述构成的半导体测试电路、半导体测试装置和半导体测试方法的优点在于，在使探针保持着接触芯片的状态下利用继电器切换RC-IGBT芯片的IGBT部和FWD部的测试电路，因此能够减少由探针的接触导致的电极的损伤，并且能够缩短测试时间。

本发明的上述和其他目的、特征和优点通过表示作为本发明的例子优选的实施方式的附图和相关的以下的说明会变得更加清楚。

附图说明

图1是表示第一实施方式的半导体测试电路的例子的电路图。

图2是表示第二实施方式的半导体测试电路的例子的电路图。

图3是表示继电器的工作状态的图。

图4是表示半导体测试电路的工作状态的波形图。

图5是表示半导体测试装置的主要部分构成的构成图。

图6是表示控制装置的硬件的一个构成例的框图。

图7是表示由控制装置进行的测试处理的流程的流程图。

图8是表示测试顺序设定处理的流程的流程图。

图9是表示数据的例子的图，图9(A)表示测试结果数据表，图9(B)表示顺序设定表。

图10是表示第三实施方式的半导体测试电路的例子的电路图。

图11是表示RC-IGBT芯片的俯视图。

图12是沿图11中的A-A线的截面图。

图13是沿图11中的B-B线的截面图。

符号说明

1：电源，2：IGBT特性测试用负载，3：开关元件，4：缓冲电路，5：FWD特性测试用负载，5a：转流电路，6：电流计，7：电压计，8：RC-IGBT芯片，8a：IGBT部，8b：FWD部，9：电容器，10、11：开关元件，12：测试电极，13：接触部，13a：接触探针，13b：接触块，13c：导电部件，13d：支撑部件，13e：接触件，14：平行平板基板，14a：绝缘板，14b、14c：导电性平板，15：继电器控制驱动电路，20：控制装置，20a：CPU，20b：RAM，20c：HDD，20d：图形处理部，20e：输入接口，20f：输出接口，20g：总线，21：监视器，22：触摸面板，30：驱动装置，31：表面电极，31a：电极，31b：镀覆电极，32：钝化膜，33：栅电极，34：漂移层，35：保护环，36：截止区域，37：绝缘膜，38：外周电极，39：插塞电极，40：场截止层，41：集电极，41a：阴极，42：背面电极，43：基区，44：沟槽，45：发射区，46：绝缘膜，47：栅电极，48：插塞电极，D1、D2：二极管，L1、L2：线圈，RL1-RL6：继电器，RL1a-RL5a：开关元件。

具体实施方式

以下，参照附图，以应用于RC-IGBT芯片的测试的情况为例对本发明的实施方式进行详细说明。应予说明，各实施方式在不矛盾的范围内可以部分组合多个实施方式来实施。

图1是表示第一实施方式的半导体测试电路的例子的电路图。

根据第一实施方式，半导体测试电路具备电源1、IGBT特性测试用负载2、半导体的开关元件3、缓冲电路4、FWD特性测试用负载5、电流计6、电压计7和继电器RL1、RL2、RL3、RL4。该半导体测试电路所进行测试的被测试器件是RC-IGBT芯片8，进行其IGBT部8a和FWD部8b的动态特性测试。IGBT特性测试用负载2具有线圈L1和二极管D1。开关元件3在该实施方式中使用IGBT。FWD特性测试用负载5具有线圈L2。

在该半导体测试电路中，电源1的正极端子与继电器RL1的一个端子连接，继电器RL1的另一个端子与开关元件3的集电极连接。继电器RL1的一个端子还与IGBT特性测试用负载2的线圈L1的一个端子和二极管D1的阴极连接，二极管D1的阳极与继电器RL4的一个端连接。继电器RL4的另一个端子与线圈L1的另一个端子和继电器RL4的另一个端子连接。

开关元件3的发射极与继电器RL2的一个端子连接，继电器RL2的另一个端子与缓冲电路4的一个端子连接。缓冲电路4的另一个端子与电源1的负极端子连接。

开关元件3的发射极还与继电器RL3的一个端子连接，继电器RL3的另一个端子与FWD特性测试用负载5的线圈L2的一个端子连接，线圈L2的另一个端子与电源1的负极端子连接。

开关元件3的发射极还与电流计6的一个端子连接，电流计6的另一个端子与RC-IGBT芯片8中的IGBT部8a的集电极和FWD部8b的阴极(以下，有时称为RC-IGBT芯片8的集电极)连接。RC-IGBT芯片8中的IGBT部8a的发射极和FWD部8b的阳极(以下，有时称为RC-IGBT芯片8的发射极)与电源1的负极端子连接。电流计6的另一个端子还与电压计7的一个端子连接，电压计7的另一个端子与电源1的负极端子连接。

在该半导体测试电路中，能够对RC-IGBT芯片8的IGBT部8a进行接通/关断测试、雪崩测试和短路测试，能够对FWD部8b进行恢复测试。各个测试通过切换继电器RL1、RL2、RL3、RL4来切换各测试的电路。

首先，在IGBT部8a的接通/关断测试中，将继电器RL1、RL3断开，将继电器RL2、RL4接通。由此，电源1的正极端子介由IGBT特性测试用负载2的线圈L1与二极管D1的并联电路、开关元件3和电流计6而与RC-IGBT芯片8的集电极连接。RC-IGBT芯片8的集电极还与缓冲电路4的一个端子连接。电源1的负极端子与RC-IGBT芯片8的发射极和缓冲电路4的另一个端子连接。该缓冲电路4用于抑制在IGBT部8a的接通/关断测试时产生的关断浪涌电压。

接通/关断测试是用电流计6观测使开关元件3导通，并对IGBT部8a的栅极施加了导通或截止信号时的电流的变化，用电压计7观测电压的变化。

在IGBT部8a的雪崩测试中，将继电器RL1、RL3、RL4断开，将继电器RL2接通。即，雪崩测试是从接通/关断测试的连接条件中去掉了与IGBT特性测试用负载2的线圈L1并联连接的二极管D1而得的连接条件。

雪崩测试是使开关元件3导通，对IGBT部8a的栅极施加导通或截止信号。特别是，雪崩测试是观测在使IGBT部8a断开了的瞬间蓄积于线圈L1的能量流入到集电极-发射极的现象。

在IGBT部8a的短路测试中，将继电器RL2、RL3、RL4断开，将继电器RL1接通。短路测试是观测使开关元件3导通，对IGBT部8a的栅极短时间施加了导通信号时的IGBT部8a的短路耐量。

在FWD部8b的恢复测试中，将继电器RL2、RL4断开，将继电器RL1、RL3接通。由此，电源1的正极端子介由开关元件3和电流计6与RC-IGBT芯片8的FWD部8b的阴极和FWD特性测试用负载5的线圈L2的一个端子连接。电源1的负极端子与FWD部8b的阳极和线圈L2的另一个端子连接。

恢复测试是观测反复进行了开关元件3的导通/截止时，无论FWD部8b是否被反向偏置都处于通电状态的现象。即，恢复测试是测量FWD部8b从正向偏置的状态起偏置方向发生了改变时，即使被给予了反向偏压，也因蓄积于线圈L2的能量而产生逆流的时间。

图2是表示第二实施方式的半导体测试电路的例子的电路图。应予说明，在该图2中，对与图1所示的构成要素相同或均等的构成要素标注相同符号，适当省略其详细的说明。

第二实施方式的半导体测试电路与第一实施方式的半导体测试电路相比，追加了FWD部8b的测试的功能。即，在第二实施方式的半导体测试电路中，新追加了电容器9、半导体的开关元件10、11、继电器RL5、RL6和二极管D2。

在该半导体测试电路中，继电器RL1与开关元件3的连接点连接着继电器RL5的一个端子，继电器RL5的另一个端子与电容器9的一个端子连接。电容器9的另一个端子与RC-IGBT芯片8的发射极连接。在RC-IGBT芯片8的发射极与FWD特性测试用负载5的线圈L2的另一个端子之间连接着继电器RL6与开关元件10的串联连接电路。开关元件10使电流流动的方向为从线圈L2朝向RC-IGBT芯片8的发射极的方向。另外，在FWD特性测试用负载5中，与线圈L2并联地连接着开关元件3与二极管D2的串联连接电路。开关元件11和二极管D2与FWD部8b同样地，使电流流动的方向为从电源1的负极端子朝向开关元件3的方向。应予说明，在该实施方式中，开关元件10、11使用IGBT。另外，电源1的电压记为电压VCC。

在此，电容器9紧靠RC-IGBT芯片8地配置，用于抑制电源1的电压变化。开关元件10用于停止回流电流，开关元件11和二极管D2是使回流电流转流的转流电路5a。应予说明，在该图2中虽然未图示，但具备对继电器RL1-RL6进行控制驱动的继电器控制驱动电路和用于对开关元件3、10、11进行导通/截止控制的开关控制电路。

接下来，对该半导体测试电路的工作进行说明。

图3是表示继电器的工作状态的图，图4是表示半导体测试电路的工作状态的波形图。在图4中，从上方起示出开关元件3的栅极-发射极间电压VGE(3)、RC-IGBT芯片8的栅极-发射极间电压VGE(8)、开关元件11的栅极-发射极间电压VGE(11)、开关元件10的栅极-发射极间电压VGE(10)、RC-IGBT芯片8的集电极电流IC(8)和RC-IGBT芯片8的集电极-发射极间电压VCE(8)。

在RC-IGBT芯片8中的IGBT部8a的接通/关断测试中，将继电器RL1、RL3、RL5、RL6断开，将继电器RL2、RL4接通。由此，作为RC-IGBT芯片8的负载，串联地连接线圈L1与二极管D1的并联电路，缓冲电路4与RC-IGBT芯片8并联地连接。

在接通/关断测试期间，开关元件3保持导通。这里，在RC-IGBT芯片8的栅极信号为低(L)电平时，IGBT部8a截止，集电极电流IC(8)为0，集电极-发射极间电压VCE(8)成为电源1的电压VCC。

如果RC-IGBT芯片8的栅极信号成为高(H)电平，则IGBT部8a导通，集电极电流IC(8)介由线圈L1开始流动，集电极-发射极间电压VCE(8)成为0。

接下来，如果RC-IGBT芯片8的栅极信号成为低(L)电平，则IGBT部8a截止，这里，集电极电流IC(8)的增加停止而成为0。集电极-发射极间电压VCE(8)因线圈L1的反电动势而跳变得比电源1的电压VCC高，通过该反电动势迅速被二极管D1吸收，从而成为电源1的电压VCC。

在接通/关断测试中，利用电流计6观测IGBT部8a的集电极电流IC(8)的变化，利用电压计7观测IGBT部8a的集电极-发射极间电压VCE(8)的变化。

在雪崩测试中，仅将接通/关断测试中接通了的继电器RL4断开，除此以外，与接通/关断测试中的接通/断开条件相同。在雪崩测试中，由于没有吸收线圈L1的反电动势的二极管D1，所以IGBT部8a截止后的反电动势被RC-IGBT芯片8消耗。因此，在IGBT部8a成为截止之后，IGBT部8a的集电极-发射极间电压VCE(8)高的状态暂时持续。

在恢复测试中，将继电器RL2、RL4断开，将继电器RL1、RL3、RL5、RL6接通。由此，电容器9并联连接于RC-IGBT芯片8与开关元件3的串联电路，FWD特性测试用负载5与RC-IGBT芯片8并联地连接。

在恢复测试中，使IGBT部8a成为截止的状态，通过使开关元件3导通/截止来测试FWD部8b的恢复特性。

首先，如果使开关元件3、10导通，则FWD部8b被施加反向偏压，所以RC-IGBT芯片8的集电极电流IC(8)、即FWD部8b的电流成为0。另外，RC-IGBT芯片8的集电极-发射极间电压VCE(8)、即FWD部8b的端子间电压成为电源1的电压VCC。此时，来自电源1的电流通过开关元件3、继电器RL3、线圈L2、开关元件10和继电器RL6，在返回到电源1的路径中流动。

接下来，如果使开关元件3截止，则用于使蓄积于线圈L2的能量逸出的循环由线圈L2、开关元件10、继电器RL6、FWD部8b、电流计6和继电器RL3形成。此时，来自线圈L2的电流在FWD部8b中回流。因此，FWD部8b的电流成为规定的正向电流IF，FWD部8b的端子间电压成为正向电压VF。

接下来，如果使开关元件3再次导通，则规定的-di/dt的短路电流从被电源1充电了的紧靠的电容器9经由开关元件3向FWD部8b流动。由于该短路电流，在FWD部8b中流动的回流电流被抵消，FWD部8b进入反向恢复期间。此时，在FWD部8b中流动规定的-di/dt的反向恢复电流，被施加反向恢复电压。在此，根据观测到的反向恢复电流和反向恢复电压来判断FWD部8b的恢复特性。其后，经由开关元件3来的电流介由继电器RL3、线圈L2、开关元件10、继电器RL6在返回到电源1的路径中流动。因此，FWD部8b的电流成为0，FWD部8b的端子间电压成为电源1的电压VCC。

接下来，如果使开关元件3再次截止，则再次在FWD部8b中流通来自线圈L2的回流电流。因此，在FWD部8b中，成为规定的正向电流IF，FWD部8b的端子间电压成为正向电压VF。

接下来，如果使开关元件10截止并且使开关元件11导通，则在FWD部8b中流动的回流电流转流向转流电路5a。因此，在FWD部8b中瞬间不流动电流，FWD部8b的端子间电压也成为0。因此，无需在FWD部8b中流动的回流电流变为0之前等待长时间，便可以转移到后续测试。

在IGBT部8a的短路测试中，仅使继电器RL1接通，将其他继电器RL2、RL3、RL4、RL5、RL6断开。由此，开关元件3与RC-IGBT芯片8的串联电路与电源1直接连接。

在短路测试中，使开关元件3导通，使RC-IGBT芯片8的IGBT部8a短时间导通。由此，RC-IGBT芯片8的集电极电流IC(8)成为短路电流，集电极-发射极间电压VCE(8)几乎成为VCC。通过观测这些电流和电压来进行RC-IGBT芯片8的短路测试。

在以上的半导体测试电路中的各测试中，分别进行RC-IGBT芯片8的优劣判定，如果在任一测试中发现不合格品，则在该阶段不进行其余的测试而将其丢弃。

图5是表示半导体测试装置的主要部分构成的构成图。

半导体测试装置除了具备上述的半导体测试电路以外，还具备搭载作为被测试设备的RC-IGBT芯片8的测试电极12、接触部13和平行平板基板14。

测试电极12载置RC-IGBT芯片8，由此，电接触RC-IGBT芯片8的IGBT部8a的集电极和FWD部8b的阴极。

接触部13具备接触探针13a、接触块13b、导电部件13c、支撑部件13d和接触件13e。接触探针13a与RC-IGBT芯片8的IGBT部8a的发射极、FWD部8b的阳极和IGBT部8a的栅电极电接触。与IGBT部8a的发射极和FWD部8b的阳极接触的接触探针13a设置有与通电容量相应的根数。接触块13b支撑多根接触探针13a。接触件13e具有多个针状的导电性部件，被支撑部件13d支撑。接触块13b和支撑部件13d通过导电部件13c支撑并电连接。该接触部13具备升降机构，在RC-IGBT芯片8的更换时和测试时进行升降。在测试时，将IGBT部8a的发射极和栅电极与平行平板基板14电连接。在RC-IGBT芯片8中，IGBT部8a的发射极和FWD部8b的阳极可以是一体的，也可以是分开的。

平行平板基板14在绝缘板14a的两面贴附有布线用的导电性平板14b、14c。该平行平板基板14通过平行地配置将电流向相反方向流动的导电性平板14b、14c，从而降低布线的自感和互感。

平行平板基板14的上表面侧的导电性平板14c连接着电源1的负极端子，并搭载有电容器9。导电性平板14c还介由电压计7与测试电极12连接。平行平板基板14的下表面侧的导电性平板14b搭载有开关元件3，并介由电流计6与测试电极12连接。

在半导体测试电路中，电源1的负极端子介由继电器RL1、RL5与电容器9的正极端子连接。继电器RL1与继电器RL5的连接点与开关元件3的集电极连接，并介由继电器RL4与IGBT特性测试用负载2连接。继电器RL2配置在下表面侧的导电性平板14b与缓冲电路4之间。继电器RL3配置在下表面侧的导电性平板14b与FWD特性测试用负载5之间，继电器RL6配置在FWD特性测试用负载5与电源1的负极端子之间。继电器RL1-RL6通过继电器控制驱动电路15进行接通/断开控制驱动。

通过继电器控制驱动电路15根据测试项目切换继电器RL1-RL6，从而能够在使接触探针13a和接触件13e保持着与RC-IGBT芯片8和平行平板基板14连接的状态下实施所有的测试。因此，能够将因接触探针13a与RC-IGBT芯片8的电极接触而导致的电极的损伤降低到最低限度。

电流计6和电压计7与控制装置20连接，将由电流计6和电压计7得到的测量结果输入到控制装置20。控制装置20与驱动装置30连接，驱动装置30对将RC-IGBT芯片8装载到半导体测试装置或从半导体测试装置卸载的机构进行驱动，并驱动接触部13的升降机构。控制装置20还与半导体测试电路的继电器控制驱动电路15连接，通知测试项目的预先设定的测试顺序。继电器控制驱动电路15将继电器RL1-RL6控制驱动为与所通知的测试顺序的测试项目相对应的接通/断开状态。4个测试的顺序可以自由设定。之后，对测试顺序的设定例进行说明。

图6是表示控制装置的硬件的一个构成例的框图。

控制装置20通过CPU(Central Processing Unit：中央处理单元)20a控制整个半导体测试装置。在CPU 20a介由总线20g连接有RAM(Random Access Memory：随机存取存储器)20b和多个周边设备。即，控制装置20是具有CPU 20a和RAM 20b的计算机。

RAM 20b作为控制装置20的主存储装置而使用。RAM 20b中暂时存储使CPU 20a执行的OS(Operating System：操作系统)的程序和/或应用程序的至少一部分。另外，在RAM20b中存储CPU 20a进行的处理所必须的各种数据。

作为与总线20g连接的周边设备，有硬盘驱动器(HDD：Hard Disk Drive)20c、图形处理部20d、输入接口20e和输出接口20f。

HDD 20c作为控制装置20的辅助存储装置而使用。在HDD 20c中存储OS的程序、合格品/不合格品的判断处理、半导体测试装置的序列处理等应用程序和累计合格品/不合格品的判断结果的测试结果数据表、顺序设定表等各种数据。应予说明，作为辅助存储装置，也可以使用闪存等半导体存储装置。

在图形处理部20d连接有监视器21。图形处理部20d根据来自CPU 20a的命令使图像显示在监视器21的画面。作为监视器21，有液晶显示装置等。

在输入接口20e连接有触摸面板22、电流计6和电压计7。输入接口20e将从触摸面板22发送的指示输入信号发送到CPU 20a。输入接口20e还将由电流计6和电压计7得到的测量结果变换为数字信号发送到CPU 20a。

输出接口20f与半导体测试电路的继电器控制驱动电路15和驱动装置30连接。输出接口20f将来自CPU 20a的命令发送到继电器控制驱动电路15和驱动装置30。继电器控制驱动电路15根据来自CPU 20a的命令来控制继电器RL1-RL6的接通/断开。驱动装置30根据来自CPU 20a的命令控制RC-IGBT芯片8的装载/卸载，此外，还根据来自CPU 20a的命令控制接触部13的升降动作。

根据如上的硬件构成，能够实现第二实施方式的处理功能。

图7是表示由控制装置进行的测试处理的流程的流程图，图8是表示测试顺序设定处理的流程的流程图，图9是表示数据的例子的图，图9的(A)表示测试结果数据表，图9的(B)表示顺序设定表。

如果启动控制装置20，则如图7所示，CPU 20a首先实施测试顺序设定处理(步骤S1)。在该测试顺序设定处理中，如图8所示，CPU 20a判断控制装置20的启动日是否是收集通过电流计6和电压计7测量到的数据的期间的最终日(步骤S21)。在控制装置20的启动日为预先设定的期间的最终日，例如，如果预先设定的期间为1周则为周末日，如果预先设定的期间为1个月则为月末日的情况下，CPU 20a基于累计的数据设定测试顺序。

即，CPU 20a将图9的(B)所示的顺序设定表清零(步骤S22)，对图9的(A)所示的测试结果数据表按每个测试项目汇总不合格品产生数(步骤S23)。在测试结果数据表中，按每个测试项目记录测试结果，在图示的情况下，在通过的测试项目中设定表示合格与否判定中的合格(PASS)的“P”，在未通过的测试项目中设定表示合格与否判定中的不合格(FAIL)的“F”。不合格品产生数的汇总通过按每个测试项目对“F”的数量进行计数来进行。应予说明，未设定“P”也未设定“F”的测试项目意味着没有进行测试。这是因为在出现了未通过的测试项目的情况下，在该时刻，不进行后续的测试，直接丢弃该RC-IGBT芯片8。

接下来，CPU 20a按照不合格品产生数降序的顺序进行测试顺序的排序(步骤S24)，最后，将排序好的测试顺序设定到顺序设定表(步骤S25)。

在步骤S21中，在控制装置20的启动日不是预先设定的期间的最终日的情况下，由于处于收集测试结果数据的过程中，所以CPU 20a在不进行任何处理的情况下退出该测试顺序设定处理。

应予说明，在图8所示的测试顺序设定处理中，用天数来划界测试结果数据的收集，但是也可以用即便为一个测试项目也进行了测试的RC-IGBT芯片8的样品数来划界。此时，在步骤S21中，CPU 20a判断累计的数据数是否为预先设定的数量以上。另外，步骤S22的顺序设定表的清零处理也可以不在该时刻进行，而是在即将把测试顺序设定到顺序设定表的步骤S25之前进行。

回到图7，如果测试顺序设定处理结束，则CPU 20a读取顺序设定表(步骤S2)。接下来，CPU 20a向驱动装置30发出将RC-IGBT芯片8装载到半导体测试装置的指令(步骤S3)，并发出在RC-IGBT芯片8上放置接触部13的接触探针13a的指令(步骤S4)。

接下来，CPU 20a向半导体测试电路的继电器控制驱动电路15发出将继电器RL1-RL6切换到第一测试用的状态的指令，并向未图示的开关控制电路发出对开关元件3、10、11进行接通/断开控制的指令来实施第一测试(步骤S5)。

接下来，CPU 20a判断第一测试是否通过(步骤S6)。在此，在第一测试通过了的情况下，CPU 20a向半导体测试电路的继电器控制驱动电路15发出将继电器RL1-RL6切换到第二测试用的状态的指令，并向未图示的开关控制电路发出对开关元件3、10、11进行接通/断开控制的指令来实施第二测试(步骤S7)。

接下来，CPU 20a判断第二测试是否通过(步骤S8)。在此，在第二测试通过了的情况下，CPU 20a向半导体测试电路的继电器控制驱动电路15发出将继电器RL1-RL6切换到第三测试用的状态的指令，并向未图示的开关控制电路发出对开关元件3、10、11进行接通/断开控制的指令来实施第三测试(步骤S9)。

接下来，CPU 20a判断第三测试是否通过(步骤S10)。在此，在第三测试通过了的情况下，CPU 20a向半导体测试电路的继电器控制驱动电路15发出将继电器RL1-RL6切换到第四测试用的状态的指令，并向未图示的开关控制电路发出对开关元件3、10、11进行接通/断开控制的指令来实施第四测试(步骤S11)。

接下来，CPU 20a判断第四测试是否通过(步骤S12)。在此，在第四测试通过了的情况下，CPU 20a判断为进行了测试的RC-IGBT芯片8为合格品而结束该芯片的测试(步骤S13)。

应予说明，在步骤S6、S8、S10、S12中，在各个测试未通过的情况下，CPU 20a判断为进行了测试的RC-IGBT芯片8为不合格品而结束该芯片的测试(步骤S14)。

接下来，CPU 20a将步骤S13、S14的测试结果存储到测试结果数据表(步骤S15)。之后，CPU 20a向驱动装置30发出从RC-IGBT芯片8释放接触探针13a的指令(步骤S16)，并发出将RC-IGBT芯片8从半导体测试装置卸载的指令(步骤S17)，回到步骤S3。

如上，依照顺序设定表中设定的顺序进行测试，如果在中途有测试没有通过的测试项目，则在该时刻中止测试。由此，由于不进行不必要的测试就结束，所以能够缩短测试时间，或者能够增加相同的测试时间下能够进行测试的RC-IGBT芯片8的个数。另外，通过按每个测试项目存储测试结果，并按照成为不合格品的概率高的测试项目的顺序实施测试，从而提高在测试顺序的早期发现不合格品的概率。由此，能够降低进行不必要的测试的概率，能够进一步缩短测试时间。

应予说明，在该第二实施方式中，为了将FWD特性测试用负载5与RC-IGBT芯片8完全断开而使用继电器RL3、RL6，但可以省略继电器RL3、RL6的一方，例如可以省略继电器RL6。

图10是表示第三实施方式的半导体测试电路的例子的电路图。应予说明，在该图10中，对与图2所示的构成要素相同的构成要素标注相同的符号，适当省略其详细的说明。

第三实施方式的半导体测试电路将第二实施方式中使用的继电器RL1-RL6分别置换为开关元件。然而，由于与FWD特性测试用负载5的开关元件10串联连接的继电器RL6具有与开关元件10相同的功能，所以在第三实施方式中省略。在此，开关元件可以是IGBT、MOSFET、利用半导体开关元件的导通/截止动作的固态继电器或电磁接触器、电磁开关器。

在该第三实施方式中，为了明确继电器RL1-RL5与开关元件的对应关系，作为表示与继电器RL1-RL5相对应的开关元件的符号，设为对符号RL1-RL5标注了后缀a而成的RL1a-RL5a。

在此，没有特别限定，但是电流向一个方向流动的开关元件RL1a-RL4a使用IGBT，电流向两个方向流动的开关元件RL5a使用固态继电器。当然，也可以由固态继电器构成开关元件RL1a-RL4a的一部分。

在以上的构成中，根据测试项目使开关元件RL1a-RL5a接通/断开的动作状态与图3所示的继电器RL1-RL5的动作状态相同。即，在RC-IGBT芯片8的IGBT部8a的接通/关断测试时，将开关元件RL2a、RL4a接通，将开关元件RL1a、RL3a、RL5a断开。在IGBT部8a的雪崩测试时，将开关元件RL2a接通，将开关元件RL1a、RL3a、RL4a、RL5a断开。在FWD部8b的恢复测试时，将开关元件RL1a、RL3a、RL5a接通，将开关元件RL2a、RL4a断开。在IGBT部8a的短路测试时，将开关元件RL1a接通，将开关元件RL2a、RL3a、RL4a、RL5a断开。

在进行各个测试时，使开关元件RL1a-RL5a成为上述的接通/断开的状态之后，按图4所示的时刻使开关元件3、RC-IGBT芯片8、开关元件10、11导通/截止。

图11是表示RC-IGBT芯片的俯视图，图12是沿图11中的A-A线的截面图，图13是沿图11中的B-B线的截面图。

如图11所示，RC-IGBT芯片具备表面电极31、以保护该表面电极31的外周的方式形成的钝化膜32、和多个栅电极33。表面电极31是相当于IGBT部8a的发射极和FWD部8b的阳极的电极。表面电极31和栅电极33是在测试时接触部13的接触探针13a所接触的部位。

如图12所示，钝化膜32的下部的截面具有下述构成：以包围IGBT部8a和FWD部8b的形成区域的方式在漂移层34的表层部形成有多个保护环35，且在最外周部形成有截止区域36。在保护环35和截止区域36上方形成有绝缘膜37，进而，在绝缘膜37上方且与保护环35和截止区域36相对应的位置形成有外周电极38。保护环35和截止区域36通过插塞电极39与外周电极38电连接。外周电极38被钝化膜32覆盖而受到保护。

在漂移层34的下表面形成有场截止层40，在该场截止层40的下表面形成有集电极41。并且，集电极41被背面电极42覆盖。该背面电极42由以铝为主成分的材料形成。应予说明，背面电极42在图示的例子中虽然没有记载，但是可以利用镀层来覆盖外表面。另外，背面电极42是在测试时，在将RC-IGBT芯片装载于半导体测试装置时与测试电极12接触的部位。

如图13所示，表面电极31的下部的截面具有IGBT部8a与FWD部8b交替地紧密接触而形成的构成。即，在漂移层34的表层部形成有基区43，以贯穿该基区43并到达漂移层34的方式形成有多个沟槽44。

在IGBT部8a中，在被沟槽44包围的基区43的表层部形成有发射区45。另一方面，在FWD部8b中，在基区43的表层部什么都不形成。

在基区43、沟槽44和发射区45的上方形成有绝缘膜46，在该绝缘膜46的上部形成有表面电极31。该表面电极31具有在绝缘膜46的上部由以铝为主成分的材料形成的电极31a和覆盖在该电极31a上方的两层的镀覆电极31b。应予说明，表面电极31的镀覆电极31b不是必须的，也有时不形成。

在IGBT部8a中，沟槽44内的栅电极47与形成在RC-IGBT芯片的表面的栅电极33电连接。另外，发射区45通过以贯穿绝缘膜46的方式形成的插塞电极(plug electrode)48与表面电极31的电极31a电连接。

在FWD部8b中，基区43作为阳极发挥功能，通过插塞电极48与表面电极31的电极31a电连接。另外，与背面电极42邻接的集电极41在FWD部8b中作为阴极41a发挥功能。

以上，对于本发明的优选的实施方式进行了说明，但是本发明不限于该特定的实施方式。例如，在上述的实施方式中，虽然示出了使用IGBT或固态继电器作为半导体的开关元件的例子，但是不限于此，还可以使用功率MOSFET、晶闸管、双向可控硅、双极晶体管等。

以上仅示出本发明的原理。此外，对于本领域技术人员而言，可以进行多种变形、变更，本发明不限于上述示出、说明的正确的构成和应用例，对应的所有的变形例和等价物也被视为由附加的权利要求和其等价物形成的本发明的范围。

Claims (21)

1.一种半导体测试电路，其特征在于，进行将IGBT部和FWD部单芯片化而得的RC-IGBT芯片的特性测试，所述半导体测试电路具备：

电源；

半导体的第一开关元件，其与所述RC-IGBT芯片的集电极连接；

第一线圈，其连接到所述电源的正极端子与所述第一开关元件之间；

第一二极管，其以所述电源的正极端子的一侧为阴极且与所述第一线圈并联连接；

缓冲电路，其连接到所述RC-IGBT芯片的集电极与发射极之间；

第二线圈，其连接到所述RC-IGBT芯片的集电极与发射极之间；

第一继电器，其与所述第一线圈并联连接；

第二继电器，其连接到所述RC-IGBT芯片的集电极与所述缓冲电路之间；

第三继电器，其连接到所述RC-IGBT芯片的集电极与所述第二线圈之间；以及

第四继电器，其与所述第一二极管串联连接。

2.根据权利要求1所述的半导体测试电路，其特征在于，所述半导体测试电路还具备第五继电器和电容器的串联电路，所述第五继电器和电容器的串联电路与所述第一线圈和所述第一开关元件的连接点以及所述RC-IGBT芯片的发射极连接。

3.根据权利要求2所述的半导体测试电路，其特征在于，所述第一继电器至第五继电器为半导体的开关元件。

4.根据权利要求2所述的半导体测试电路，其特征在于，所述半导体测试电路还具备第二开关元件和转流电路，所述第二开关元件连接到所述RC-IGBT芯片的发射极与所述第二线圈之间，所述转流电路与所述第二线圈并联连接。

5.根据权利要求4所述的半导体测试电路，其特征在于，所述转流电路是第三开关元件与第二二极管的串联电路，所述第二二极管以所述RC-IGBT芯片的集电极的一侧为阴极。

6.根据权利要求4所述的半导体测试电路，其特征在于，在所述RC-IGBT芯片的发射极与所述第二开关元件之间还具备第六继电器。

7.根据权利要求1所述的半导体测试电路，其特征在于，所述第一继电器在所述IGBT部的短路测试和所述FWD部的恢复测试时接通，所述第二继电器在所述IGBT部的接通/关断测试和雪崩测试时接通，所述第三继电器在所述FWD部的恢复测试时接通，所述第四继电器在所述IGBT部的接通/关断测试时接通。

8.根据权利要求6所述的半导体测试电路，其特征在于，所述第五继电器和所述第六继电器在所述FWD部的恢复测试时接通。

9.根据权利要求1所述的半导体测试电路，其特征在于，所述半导体测试电路还具备电流计和电压计，所述电流计检测所述RC-IGBT芯片的所述IGBT部的集电极电流和所述FWD部的正向电流，所述电压计检测所述RC-IGBT芯片的集电极与发射极之间的电压。

10.一种半导体测试装置，其特征在于，进行将IGBT部和FWD部单芯片化而得的RC-IGBT芯片的特性测试，所述半导体测试装置具备：

电源；

第一开关元件，其与所述RC-IGBT芯片的集电极连接；

第一线圈，其连接到所述电源的正极端子与所述第一开关元件之间；

第二线圈；

第一二极管；

第二二极管；

缓冲电路；

电容器；

第二开关元件，其连接到所述RC-IGBT芯片的发射极与所述第二线圈之间；

第三开关元件，其与所述第二二极管串联连接而与所述第二二极管一起与所述第二线圈并联连接；

第一继电器，其与所述第一线圈并联连接；

第二继电器，其在所述RC-IGBT芯片的集电极与发射极之间与所述缓冲电路串联连接；

第三继电器，其连接到所述RC-IGBT芯片的集电极和所述第一开关元件的连接点与所述第二线圈之间；

第四继电器，其与所述第一二极管串联连接而与所述第一二极管一起与所述第一线圈并联连接；

第五继电器，其以在所述第一线圈和所述第一开关元件的连接点与所述RC-IGBT芯片的发射极之间连接所述电容器的方式与所述电容器串联连接；

继电器控制驱动部，其根据测试项目对所述第一继电器至第五继电器进行切换控制；

电流计，其测量所述RC-IGBT芯片的所述IGBT部的集电极电流和所述FWD部的正向电流；

电压计，其测量所述RC-IGBT芯片的集电极与发射极之间的电压；

控制装置，其向所述继电器控制驱动部通知测试项目的预先设定的测试顺序，并且基于所述电流计和所述电压计的测量结果进行所述RC-IGBT芯片的合格品或不合格品的判断；以及

驱动装置，其根据来自所述控制装置的指令对装载或卸载所述RC-IGBT芯片的机构进行驱动，并驱动与所述RC-IGBT芯片接触的接触部的升降机构。

11.根据权利要求10所述的半导体测试装置，其特征在于，所述控制装置累计所述电流计和所述电压计的测量结果，并按照不合格品的产生概率降序的顺序对测试项目的所述测试顺序进行排序。

12.根据权利要求10所述的半导体测试装置，其特征在于，所述控制装置在判断为测试中的所述RC-IGBT芯片为不合格品时，指示所述驱动装置中止此后的测试项目的测试，并丢弃该RC-IGBT芯片。

13.一种半导体测试方法，其特征在于，进行将IGBT部和FWD部单芯片化而得的RC-IGBT芯片的特性测试，所述方法使计算机进行如下工作：

按每个测试项目累计所述RC-IGBT芯片的特性测试的测量结果；

在达到了预定的期间或预定的样品数目的时刻以后，按照不合格品的产生概率降序的顺序进行测试项目的测试顺序的排序；

向驱动装置发出将所述RC-IGBT芯片装载于半导体测试装置的指令；

向所述驱动装置发出在所述RC-IGBT芯片放置接触部的接触探针的指令；

向继电器控制驱动电路发出根据所排序的所述测试顺序来依次切换继电器的指令，所述继电器在所述IGBT部的接通/关断测试时将包含第一线圈和第一二极管的并联电路的IGBT特性测试用负载以及缓冲电路与所述RC-IGBT芯片连接，在所述IGBT部的雪崩测试时将包含所述第一线圈的IGBT特性测试用负载和所述缓冲电路与所述RC-IGBT芯片连接，在所述FWD部的恢复测试时将包含第二线圈和第二二极管的并联电路的FWD特性测试用负载以及抑制电源变化的电容器与所述RC-IGBT芯片连接，在所述IGBT部的短路测试时将所述电源与所述RC-IGBT芯片连接；以及

在根据所述测试顺序进行了测试项目的测试的结果为在该测试项目中所述RC-IGBT芯片被判断为不合格品时，向所述驱动装置发出中止以后的测试项目的测试的指令。

14.一种半导体测试方法，其特征在于，进行将IGBT部和FWD部单芯片化而得的RC-IGBT芯片的特性测试，所述方法包括：

在使接触探针保持着接触所述RC-IGBT芯片的电极的状态下切换与所述RC-IGBT连接的测试电路，连续进行所述IGBT部的测试和所述FWD部的测试。

15.根据权利要求14所述的半导体测试方法，其特征在于，所述IGBT部的测试包括接通/关断测试、雪崩测试和短路测试，所述FWD部的测试包括恢复测试。

16.根据权利要求14所述的半导体测试方法，其特征在于，在所述IGBT部的接通/关断测试时将包含第一线圈和第一二极管的并联电路的IGBT特性测试用负载以及缓冲电路与所述RC-IGBT芯片连接，在所述IGBT部的雪崩测试时将包含所述第一线圈的IGBT特性测试用负载和所述缓冲电路与所述RC-IGBT芯片连接，在所述IGBT部的短路测试时将所述电源与所述RC-IGBT芯片连接，在所述FWD部的恢复测试时将包含第二线圈和第二二极管的并联电路的FWD特性测试用负载以及抑制电源变化的电容器与所述RC-IGBT芯片连接。

17.根据权利要求16所述的半导体测试方法，其特征在于，按照所述IGBT部的接通/关断测试、所述IGBT部的雪崩测试、所述FWD部的恢复测试、所述IGBT部的短路测试的顺序进行测试。

18.根据权利要求14所述的半导体测试方法，其特征在于，如果在任一测试中发现不合格品，则在该阶段不进行其余的测试而中止测试。

19.根据权利要求15所述的半导体测试方法，其特征在于，如果在所述IGBT部的接通/关断测试、所述IGBT部的雪崩测试、所述FWD部的恢复测试和所述IGBT部的短路测试中的任一测试中发现不合格品，则在该阶段不进行其余的测试而中止测试。

20.根据权利要求14所述的半导体测试方法，其特征在于，所述接触探针接触的所述RC-IGBT芯片的电极为所述IGBT部的发射极、所述FWD部的阳极和所述IGBT部的栅电极。

21.根据权利要求20所述的半导体测试方法，其特征在于，所述IGBT部的发射极和所述FWD部的阳极一体地形成。