KR20020087931A - 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리 - Google Patents

조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리 Download PDF

Info

Publication number
KR20020087931A
KR20020087931A KR1020027009124A KR20027009124A KR20020087931A KR 20020087931 A KR20020087931 A KR 20020087931A KR 1020027009124 A KR1020027009124 A KR 1020027009124A KR 20027009124 A KR20027009124 A KR 20027009124A KR 20020087931 A KR20020087931 A KR 20020087931A
Authority
KR
South Korea
Prior art keywords
test
boundary scan
printed circuit
signal
paths
Prior art date
Application number
KR1020027009124A
Other languages
English (en)
Inventor
한 와이. 코
Original Assignee
선 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선 마이크로시스템즈, 인코포레이티드 filed Critical 선 마이크로시스템즈, 인코포레이티드
Publication of KR20020087931A publication Critical patent/KR20020087931A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리에 관한 것이다. 경계 스캔 테스트를 위해 구성되는 복수의 집적회로를 가지는 인쇄회로 어셈블리는, 많은 스위치를 가진다. 이들 스위치는 다중의 경계 스캔 경로들로 하여금 공통의 경계 스캔 경로로 조합되게 할 수 있다. 스위치들은 다중 독립 스캔 경로들과 병렬의 공통 스캔 경로와 같이, 다양한 구성의 스캔 경로를 조합하는데 이용될 수 있다. 이용되는 스위치의 유형에는 멀티플렉서, 디멀티플렉서, 릴레이, 또는 기타 유형이 포함될 수 있다. 인쇄회로 어셈블리는 경계 스캔 테스트를 수행하도록 구성된 베드-오브-네일즈(bed-of-nails) 회로 테스터와 같은 자동 테스트 장비(ATE) 상에서 테스트될 수 있다.

Description

조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리{A PRINTED CIRCUIT ASSEMBLY WITH CONFIGURABLE BOUNDARY SCAN PATHS}
경계 스캔은 큰 게이트와 핀 수를 가진 집적회로를 테스트하는 해결책 중의 하나이다. 집적회로의 게이트와 핀의 수가 증가함에 따라, 인쇄회로 어셈블리(PCA's) 상의 집적회로의 장치-레벨의 테스트를 하는 것은 점점 더 어려워지고, 많은 경우에 더 이상 실행할 수 없게 되었다. 장치-레벨의 테스트는 장치의 입력에 논리 자극(logic stimuli)을 구동하는 것과 그 결과 출력을 모니터링하는 것을 포함한다. 그러한 테스트는 매우 큰 수의 테스트 벡터의 생성을 요구한다. 장치-레벨 테스트의 어려움에도 불구하고, 인쇄회로기판 상에서 올바른 장치가, 올바른 방향으로, 양호한 땜납 연결을 가지고 실장되었는지 확인할 필요가 있다. 경계 스캔은 이 문제에 대한 해결책을 제공할 수 있다.
경계 스캔 테스트는 장치의 코어 논리(core logic)와 외부 핀 연결(external pin connections)과의 사이의 경계에서 이루어질 수 있다. 경계 스캔을 위하여 구성된 장치는, 일반적으로 장치의 신호 핀과 코어 논리와의 사이에 각각 배치되는 경계 스캔 셀(boundary scan cells)을 포함한다. 이들 복수의 경계 스캔 셀들은 함께 연결되어 경계 스캔 채인(chain) 또는 경로(path)를 형성한다. 도 1은 경계 스캔 테스트를 위해 구성된 예시적인 집적회로(IC)을 도시한다. IC는 서로 함께 묶여 있는 복수의 경계 스캔셀을 포함한다. 일반적인 IC 동작 도중에, 데이터는 코어 논리와 신호핀과의 사이의 경계 스캔셀을 통하여, 악영향을 받지 않은 채로 통과할 수 있다. 경계 스캔 테스트 동작 도중에, 테스트 데이터가 TDI(테스트 데이터 입력;Test Data In) 핀을 통하여 IC에 들어가서, 경계 스캔 셀의 체인(chain)을 통과하고, TDO(테스트 데이터 출력;Test Data Out) 핀을 통하여 칩을 떠날 수 있다. 실제로는, 경계 스캔 셀의 체인(chain)은 시프트 레지스터(shift register)로서 작용하는데, 데이터 비트(data bit)가 한 셀로부터 다음 셀로 시프트될 수 있기 때문이다. 각 경계 스캔셀의 상태는, 출력 또는 양방향 신호에 관련된 그들 신호핀들을 통하여 스캔 시프트 동안 모니터링될 수 있다. 예를 들어, (모든 핀이 쌍방향이라고 가정하고) 도 1에 나타낸 예시적인 IC의 경계 스캔 테스트 동안에, 각 경계 스캔셀의 상태는, 자동 테스트 장비(ATE)에 의해, 경계 스캔 경로를 통하여 데이터 비트가 시프트됨에 따라서, 자동 테스트 장비의 관련 신호핀을 통해 모니터링 될 수 있다. 경계 스캔 경로를 통한 데이터의 시프트 도중에, 일반적으로 각 셀은 논리 하이레벨과 논리 로우레벨간의 전환을 많이 할 것이다. 만약 (땜납 연결되지 않은 신호핀과 같이) 결함이 존재하면, 자동 테스트 장비(ATE)는 소정 시간에 해당 셀에 대한 예견되는 상태를 검출하지 못할 수 있고, 그로 인해 테스트실패를 야기할 수 있다. 이러한 방식으로, 결함이 있는 신호 연결이 검출될 수 있다. 입력 신호에 있어서, 테스트 데이터는 그 관련 신호핀을 통하여 경계 스캔셀 내로 구동될 수 있고, 스캔 체인을 통한 시프트 후에 TDO(테스트 데이터 출력)을 통해 모니터링될 수 있다.
종종, 경계 스캔 테스트는 인쇄회로 어셈블리(PCA) 레벨에서 이루어지는데, 인쇄회로 어셈블리(PCA) 레벨에서는 많은 경계 스캔 IC들이 인쇄회로기판(PCB) 상에 탑재되어 있다. 이 때문에, 경계 스캔 IC의 TDO 출력을 다른 인쇄회로 어셈블리(PCA) 상의 TDI 입력으로 결합시킴으로써, 보다 긴 기판-레벨의 스캔 경로가 생성될 수 있다. 경계 스캔 테스트가 발전되어 감에 따라, 여러가지 상이한 유형의 기판-레벨의 스캔 경로가 실현되게 되었다. 도 2는 단일 스캔 경로의 블록도이다. 도면에서, TDO 출력을 TDI 입력에 결합시킴으로써, 복수의 경계 스캔 IC들이 서로 묶여 있다. 칩들을 테스트 모드로 놓기 위하여 TMS(테스트 모드 셀렉트;Test Mode Select) 신호가 사용되는 한편, 스캔 체인을 통해 데이터를 시프트하기 위하여 TCK(테스트 클럭)가 필요한 클럭신호를 제공한다.
도 3에는 다중 독립 스캔 경로가 도시되어 있다. 나타낸 구성은 두개의 분리된 단일 스캔 경로를 포함하며, 각각은 그 자체적 테스트신호 세트(TDI, TDO)와 제어신호 세트(TMS, TCK)를 가지고 있다. 이들 스캔 경로들은 순차적으로 또는 동시에 테스트될 수 있다.
널리 알려진 또 다른 구성으로는, 도 4에 나타낸 바와 같이 병렬 공유(parallel shared) 스캔 경로가 있다. 이 구성에서, 두개의 분리된 스캔 경로가 TDI 및 TDO 신호 연결을 공유한다. 각 경로는 자신의 TMS 및 TCK 신호를 가진다. 공유 TDI 및 TDO 신호 때문에, 오직 하나의 스캔 경로만이 주어진 시간에 테스트될 수 있다.
일반적으로, 매우 큰 수의 스캔 경로 구성이 가능하며, 각 구성은 특정한 유리 및 불리를 가지고 있다. 일부 구성은 인쇄회로 어셈블리를 설계하는 동안에 수행하기에 쉽지만, 테스트 벡터를 생성하는데는 훨씬 어려움을 겪는다. 다른 구성은 간단한 테스트 해결을 제공하지만, 테스트 시간이 더 길어지거나 또는 테스트 범위가 낮아짐을 초래한다.
본 발명은 전자회로의 테스트에 관한 것으로, 보다 상세하게는 인쇄회로 어셈블리를 테스트하기 위해 경계 스캔(boundary scan)을 이용하는 것에 관한 것이다.
본 발명은 기타 목적 및 이점은 다음의 첨부도면을 참조하여 상세한 설명을 읽으면 분명하게 될 것이다.
도 1(종래기술)은 경계 스캔 테스트를 위한 예시적 집적 회로 구성의 블록도,
도 2(종래기술)는 단일의 스캔 경로(single scan path) 구성의 블록도,
도 3(종래기술)은 다중의 독립 스캔 경로(multiple independent scan path) 구성의 블록도,
도 4(종래기술)는 병렬 공유 스캔 경로(parallel shared scan path) 구성의블록도,
도 5는 경계 스캔 테스트가 수행되는 회로 테스트 시스템의 일실시예를 나타내는 도면,
도 6은 경로를 재구성하는 스위치를 가지는 두개의 독립 스캔 경로를 포함하는 일례의 인쇄회로 어셈블리를 나타내는 도면,
도 7은 스위치를 사용하여, 두개의 다중의 독립 스캔 경로를 공통 스캔 경로로 구성하는 일실시예를 나타내는 블록도,
도 8은 스위치를 사용하여, 두개의 병렬 공유 스캔 경로를 공통 스캔 경로로 구성하는 일실시에를 나타내는 블록도,
본 발명은 다양한 수정 및 변경된 형태로 될 수 있지만, 그중에서 특정 실시예만을 여기에서 첨부도면의 예에 의해 나타내고 상세하게 설명할 것이다. 그러나, 그 도면과 설명은 본 발명을 특정하게 표시된 형태에 국한하고자 하는 것이 아니라, 그와는 반대로, 첨부된 특허청구범위에 의해 정의되는 본 발명의 기술적 사상 및 그 범위에 해당하는 한 모든 수정, 등가, 변경을 포함하는 것으로 이해해야 한다.
위에서 간략히 나타낸 문제점은, 조절가능한 경계 스캔 경로를 가지고 설계되는 인쇄회로 어셈블리(PCA)에 의해 대부분 해결될 수 있다. 일실시예에서, 인쇄회로 어셈블리는 복수의 경계 스캔 경로를 가지고 설계되며, 이들 경로는 상이한 구성으로 이루어질 수 있다. 경계 스캔 경로들이 서로 연결되도록 하는 방식으로, 스위치들이 인쇄회로 어셈블리 상에 실장될 수 있다. 이들 스위치들은, 복수의 경계 스캔 경로들이 단일의 공통 경계 스캔 경로로 구성되도록, 이용될 수 있다. 인쇄회로 어셈블리는, 베드-오브-네일즈(bed-of-nails) 회로 테스터와 같은, 자동화 테스트 장비(ATE) 상에서 경계 스캔 테스트를 거칠 수 있다. 테스트 동안에, 경계 스캔 경로를 구성할 목적으로, 테스터는 UUT(테스트 받고 있는 유닛, 즉 테스트되고 있는 인쇄회로 어셈블리)를 향하여 제어신호를 구동할 수 있다. 테스트 받고 있는 유닛(UUT)이 적절히 구성되면, 경계 스캔 테스트가 동작될 수 있다.
경계 스캔 경로를 구성하는데 이용되는 스위치들은 다양한 유형을 취할 수 있다. 일실시예에서, 복수의 2-1 멀티플렉서와 1-2 디멀티플렉서가 경계 스캔 경로를 구성하는데 이용될 수 있다. 다른 실시예에서, 다양한 다른 유형의 스위치가 이용될 수 있다. 테스트 동안에는, 자동화 테스트 장비(ATE)에 의하여 스위치 제어가 제공될 수 있다.
따라서, 다양한 실시예에서, 조절가능한 경계 스캔 경로는 그것들이 수행되는 인쇄회로 어셈블리(PCA)에 대한 경계 스캔 테스트 해결책을 생성하는데 훨씬 훌륭한 유연성을 제공할 수 있다. 다중 스캔 경로 구성이 가능하기 때문에, 테스트 엔지니어는 많은 테스트 해결책 중에서 어느 것이 가장 훌륭한 테스트 범위를 가능하게 하는지 선택할 수 있다. 그러한 테스트 해결책은 구성불가능한 경계 스캔 경로보다도 테스트를 실행하기에 훨씬 쉽다.
도 5를 참조하면, 베드-오브-네일즈(bed-of-nails) 회로 테스트(ICT) 시스템(100)이 나타나 있으며, 여기서 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리가 테스트되고 있는 것이 나타나 있다. ICT 시스템(100)은 기구 베이(101) 및 테스트 설비(102)를 포함한다. 기구 베이(101) 위에 있는 설비 인터페이스(103)는 테스트 설비(102)를 기구 베이(101)에 전기적으로 결합시키도록 구성된다. 테스트 설비(102)는 인쇄회로 어셈블리(200) 상에 배치된 테스트 포인트와 전기적으로 접촉을 하도록 구성된 복수의 테스트 프로브(104)를 포함한다. 테스트 프로브(104)는 설비 와이어(105)를 통해 설비 인터페이스(103)에 전기적으로 결합되며, 설비 와이어(105)는 일반적으로 두번 꼬인 쌍들로서 배열된다. 리테이너(106)는 인쇄회로 어셈블리(200)를 테스트 동안에 정확한 위치에 있게 하도록 구성된다.
테스트 동안에, 기구 베이(101)는 설비 인터페이스(103), 설비 와이어(105), 테스트 프로브(104)를 통하여 회로 어셈블리(200)를 향해 테스트 신호를 구동한다. 또한, 기구 베이(101)는 인쇄회로 어셈블리(200)로부터 응답신호를 수신할 수도 있다. 기구 베이(101)로부터 인쇄회로 어셈블리(PCA)(200)를 향해 구동되는 신호들에는 아날로그 및/또는 디지털 신호가 포함될 수 있다. 특히, 기구 베이(101)는 경계 스캔 테스트를 위한 디지털 신호를 인쇄회로 어셈블리상의 테스트-데이터 입력(TDI) 노드를 향해 구동할 수 있고, 인쇄회로 어셈블리의 테스트-데이터 출력(TDO) 노드로부터의 신호를 수신할 수 있다. 기구 베이(101)는 인쇄회로 어셈블리의 해당 테스트에 대한 합격/불합격 상태를 결정하도록 구성된다. 또한, 기구 베이(101)는 테스트 받고 있는 인쇄회로 어셈블리를 향해, TMS(테스트 모드 셀렉트) 및 TCK(테스트 클록)와 같이 경계 스캔 테스트를 위해 요구되는, 제어 신호를 구동하도록 구성된다. 또한, 기구 베이(101)는 경계 스캔 경로를 함께 연결하기 위한 스위치를 가지는 인쇄회로 어셈블리를 향하여, 스위치를 위치시키기 위한 제어신호를 구동할 수 있다.
도 6을 살펴보면, 경로를 재구성하기 위한 스위치를 가지는 두개의 독립 스캔 경로를 포함하는, 인쇄회로 어셈블리(200)의 일실시예가 나타나 있다. 집적회로들(ICs;300)이 인쇄회로기판(PCB;250) 상에 실장된다. 각 IC(300)는 경계 스캔 테스트를 위해 구성된다. 나타낸 실시예에서는, 각각 신호선(400A 및 400B)으로 나타나는 바와 같이 두개의 독립된 스캔 경로들이 존재한다(이 구성은 도 7을 참조하여 보다 상세히 설명하겠다). 신호선(450)은, 단일의 공통 스캔 경로를 형성하기 위하여, 스위치(350S)를 경유하여 두개의 독립 스캔 경로를 연결한다. 이 실시예에서, 스위치들(350S)은 멀티플렉서들과 디멀티플렉서들 양자를 포함한다. 연결된 경로들로 테스트하고 있을 때, 테스트 데이터가 테스트 포인트(420TDI)를 통하여 인쇄회로 어셈블리(200)를 향해 구동되고, 테스트 데이터는 테스트 포인트(420TDO)를 통하여 스캔 체인을 떠난다. TMS 및 TCK 제어신호들이 각각 테스트 포인트들(420TMS 및 420TCK)을 향해 구동된다. 이들 제어 신호들은 서로 연결되어 공통 스캔 경로를 형성할 때 양 독립 스캔 경로에 대해 공통이다. 각 경로의 개별적인 제어 신호는 스위치(350T)와 내부 신호선을 경유하여 연결되어 있다.
도 7은 두개의 독립 스캔 경로를 단일 스캔 경로로 구성하는 스위치를 이용하는 실시예를 나타내는 블록도이다. 나타낸 실시예에서, 집적회로들(300)은 경계 스캔 테스트를 위해 구성된다. 스캔 경로들은 해당 집적회로(300)의 TDO 출력을 그 경로의 다음 집적회로(300)의 TDI 입력으로 연결함으로써 형성된다. 두개의 스위치(350S)와 신호 경로(점선으로 표시됨)는 두개의 경계 경로를 함께 연결하여 공통 경계 스캔 경로를 형성하는데 사용될 수 있다. 마찬가지로, 분리된 TMS와 TCK 신호들(즉, TMS1과 TMS2, TCK1과 TCK2)은, 단일 경계 스캔 경로를 형성할 때 스위치(350T)와 신호 경로들을 가지고 연결될 수 있다. 사용되는 스위치들의 유형은 멀티플렉서, 디멀티플렉서, 릴레이, 및/또는 다양한 기타 유형의 스위치를 포함할 수 있다.
도 7에 나타난 실시예에서 경계 스캔 테스트를 수행할 때, 공통 스캔 경로를 형성하기 위하여, 스위치 제어 신호들은 스위치(350S)들을 두개의 독립 스캔 경로를 연결하도록 구성한다. 마찬가지로, 스위치(350T)들은 테스트 제어 신호들(TMS1 및 TCK1)이 전체적인 스캔 체인을 제어하도록 구성된다. 적절히 구성된 스위치를 가지고, 테스트 데이터는 제1 스캔 체인의 TDI-1 신호 경로를 통하여 시프트되어 들어간다. 각 집적회로(300)는 복수의 경계 스캔 셀(330)을 포함하며, 이 경계 스캔 셀을 통하여 테스트 데이터가 시프트된다. 시프트되는 동안에, (도 5를 참조하여 나타난 바와 같이) 자동화 테스트 장비가 신호 핀(320)들을 통해 각 경계 스캔 셀의 상태를 모니터링할 수 있다. 테스트 데이터는 TDO-2 신호 경로를 통해 스캔 경로의 밖으로 시프트될 수 있다. 테스트 결과는 테스트 데이터의 시프트 동안에 각 경게 스캔 셀의 상태에 기초하여 결정된다.
도 8은 두개의 병렬 공유 스캔 경로를 단일 스캔 경로로 구성하는 스위치를 사용하는 실시예를 나타내는 블록도이다. 나타낸 실시예는 경계 스캔 테스트를 위해 구성된 복수의 집적회로(300)를 포함하며, 각각의 집적회로는 테스트 동안에 신호 핀(320)을 통해 모니터링될 수 있는 복수의 경계 스캔 셀(300)을 포함한다. 두개의 분리된 스캔 경로는 공통 TDI 입력과 TDO 출력을 공유한다. 스위치(350S)는 두개의 경계 스캔 경로들이 전기적으로 결합되게 하며, 따라서 단일의, 공통 경계 스캔 경로를 형성한다. 마찬가지로, 공통 경계 스캔 경로를 형성할 때, 분리된 TMS 및 TCK 신호들(즉 TMS1 및 TMS2, TCK1 및 TCK2)은 스위치(350T)와 신호 경로들로 연결될 수 있다. 상기 스위치들이 적절히 구성되면, 테스트 데이터는 공통 TDI 신호 경로를 통하여 경계 스캔 경로로 시프트되어 들어 갈 수 있다. 스위치들이 공통 스캔 경로를 형성하도록 구성될 때, 테스트 데이터는 제1 경로(도면의 상측 경로)를 통해 시프트될 수 있고, 그리고 나서, 공통 TDO 신호 경로를 통해 체인을 떠나기 전에 제2 경로를 통해 시프트된다.
일반적으로, 스위치를 사용하여 경로를 연결함으로써, 어떠한 수의 스캔 경로라도 공통 스캔 경로를 형성할 수 있다. 더욱이, 조합된 경계 스캔 경로들은 다른 구성으로 될 수도 있다. 예를 들어, 상기 실시예들은 여러 독립적인 스캔 경로가 병렬 공통 스캔 경로를 가지고 조합되어 공통 경계 스캔 경로를 형성할 수 있는경우를 고려한 것이다. 또한, 여기서 명확히 논의되지 않은 다른 스캔 경로 구성 도 조합하여 단일의 스캔 경로를 형성할 수 있다.
본 발명이 특정 실시예에 관련하여 설명되었지만, 상기 실시에들은 예시적인 것이며 본 발명의 범위가 그에 한정되는 것이 아님을 이해해야 한다. 상기 설명한 실시예들에 대해 어떠한 수정, 추가 및 개선도 가능하다. 이들 변형, 수정, 추가, 개선은 다음의 특허청구범위 내에 설명되는 본 발명의 범위 내에 해당할 수 있다.

Claims (22)

  1. 경계 스캔 테스트를 위한 복수의 경계 스캔 신호 경로를 포함하는 인쇄회로기판;
    상기 경계 스캔 테스트를 지원하기 위한 신호 연결을 포함하고, 상기 인쇄회로기판 상에 실장되는 복수의 집적회로;
    상기 복수의 경계 스캔 신호 경로들 중의 하나를 상기 복수의 경계 스캔 신호 경로들 중의 다른 하나에 선택적으로 연결함으로써 공통 경계 스캔 신호 경로를 생성하고, 상기 인쇄회로기판 상에 실장되는 적어도 하나의 스위치를 포함하는 인쇄회로 어셈블리.
  2. 제1항에 있어서,
    상기 인쇄회로 어셈블리는 자동화 테스트 장비(ATE) 상에서 테스트하기 위한 복수의 테스트 포인트를 포함하는 것을 특징으로 하는 인쇄회로 어셈블리.
  3. 제2항에 있어서,
    상기 자동화 테스트 장비는 베드-오브-네일즈(bed-of-nails) 회로 테스터인 것을 특징으로 하는 인쇄회로 어셈블리.
  4. 제3항에 있어서,
    상기 복수의 테스트 포인트는 상기 베드-오브-네일즈(bed-of-nails) 회로 테스터로부터 상기 스위치들을 배치하기 위한 제어신호들을 수신하도록 구성되는 것을 특징으로 하는 인쇄회로 어셈블리.
  5. 제3항에 있어서,
    상기 테스트 데이터 입력 신호들은 상기 베드-오브-네일즈(bed-of-nails) 회로 테스터에 의해 상기 인쇄회로 어셈블리를 향해 구동되는 것을 특징으로 하는 인쇄회로 어셈블리.
  6. 제3항에 있어서,
    상기 테스트 데이터 출력 신호들은 상기 베드-오브-네일즈(bed-of-nails) 회로 테스터에 의하여 수신되는 것을 특징으로 하는 인쇄회로 어셈블리.
  7. 제1항에 있어서,
    상기 경계 스캔 신호 경로들은 독립 스캔 경로들인 것을 특징으로 하는 인쇄회로 어셈블리.
  8. 제1항에 있어서,
    상기 경계 스캔 신호 경로들은 공유되는 병렬 스캔 경로들인 것을 특징으로 하는 인쇄회로 어셈블리.
  9. 제1항에 있어서,
    상기 스위치들은 멀티플렉서들(multiplexers)인 것을 특징으로 하는 인쇄회로 어셈블리.
  10. 제1항에 있어서,
    상기 스위치들은 디멀티플렉서들(demultiplexers)인 것을 특징으로 하는 인쇄회로 어셈블리.
  11. 제1항에 있어서,
    상기 스위치들은 릴레이(relays)인 것을 특징으로 하는 인쇄회로 어셈블리.
  12. 제1항에 있어서,
    각각의 상기 집적회로는 테스트-데이터 입력(TDI) 신호를 위한 신호 연결을 포함하는 것을 특징으로 하는 인쇄회로 어셈블리.
  13. 제1항에 있어서,
    각각의 상기 집적회로는 테스트-데이터 출력(TDO) 신호를 위한 신호 연결을 포함하는 것을 특징으로 하는 인쇄회로 어셈블리.
  14. 제1항에 있어서,
    각각의 상기 집적회로는 테스트 클록(TCK) 신호를 위한 신호 연결을 포함하는 것을 특징으로 하는 인쇄회로 어셈블리.
  15. 제1항에 있어서,
    상기 집적회로는 테스트 모드 선택(TMS) 신호를 위한 신호 연결을 포함하는 것을 특징으로 하는 인쇄회로 어셈블리.
  16. 복수의 테스트 포인트를 가지는 인쇄회로기판을 포함하고, 복수의 경계 스캔 신호 경로를 포함하며, 상기 인쇄회로기판 상에 탑재되고, 공통의 경계 스캔 신호 경로를 생성하기 위하여 상기 복수의 경계 스캔 경로 중 하나를 상기 복수의 경계 스캔 경로 중의 다른 것으로 선택적으로 연결하도록 구성된 적어도 하나의 스위치를 포함하는, 테스트 받고 있는 유닛인 인쇄회로 어셈블리와;
    테스트 동안에 상기 인쇄회로 어셈블리가 실장되고, 상기 테스트 포인트와 전기적으로 접촉하도록 구성된 복수의 테스트 프로브를 포함하는 테스트 설비와;
    상기 테스트 동안에 상기 인쇄회로 어셈블리를 향해 테스트 신호를 구동하고 상기 인쇄회로 어셈블리로부터 응답 신호를 수신하도록 구성된 기구 베이와;
    상기 테스트 설비를 상기 기구 베이에 결합시키는 설비 인터페이스를;
    포함하는 테스트 시스템.
  17. 제16항에 있어서,
    상기 기구 베이는 상기 테스트 동안에 제어 신호를 상기 인쇄회로 어셈블리를 향해 구동하도록 더 구성된 것을 특징으로 하는 테스트 시스템.
  18. 제17항에 있어서,
    상기 제어신호는 상기 스위치를 제어하기 위한 신호를 포함하는 것을 특징으로 하는 테스트 시스템.
  19. 제17항에 있어서,
    상기 제어신호는 테스트 모드 셀렉트(TMS) 신호를 포함하는 것을 특징으로 하는 테스트 시스템.
  20. 제17항에 있어서,
    상기 제어신호는 테스트 클록(TCK) 신호를 포함하는 것을 특징으로 하는 테스트 시스템.
  21. 제16항에 있어서,
    상기 테스트 기구는 상기 테스트 프로브를 상기 기구 인터페이스에 결합시키도록 구성된 복수의 와이어를 포함하는 것을 특징으로 하는 테스트 시스템.
  22. 복수의 경계 스캔 신호 경로를 가지는 인쇄회로 어셈블리를 테스트하는 방법으로서,
    공통의 경계 스캔 신호 경로를 생성하기 위하여, 상기 복수의 경계 스캔 신호 경로 중의 하나를 상기 복수의 경계 스캔 신호 경로 중의 다른 하나에 선택적으로 연결하도록 구성된 적어도 하나의 스위치를 향하여, 스위치 제어신호를 구동하는 단계와;
    복수의 경계 스캔셀을 각각 가지는 복수의 집적회로들을 향하여 테스트 제어신호를 구동하는 단계와;
    테스트 데이터 입력(TDI)을 통하여 상기 인쇄회로 어셈블리를 향하여 테스트 데이터를 구동하는 단계와;
    상기 공통의 경계 스캔 경로를 통하여 상기 테스트 데이터를 시프트(shift)하는 단계와;
    상기 시프트 동안에 상기 경계 스캔셀의 상태를 모니터링하는 단계와;
    상기 시프트 동안에 상기 경계 스캔셀의 상태에 기초하여 테스트 결과를 판정하는 단계를;
    포함하는, 복수의 경계 스캔 경로를 가지는 인쇄회로 어셈블리를 테스트하는 방법.
KR1020027009124A 2000-01-21 2001-01-12 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리 KR20020087931A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US48906000A 2000-01-21 2000-01-21
US09/489,060 2000-01-21
PCT/US2001/000923 WO2001053845A1 (en) 2000-01-21 2001-01-12 A printed circuit assembly with configurable boundary scan paths

Publications (1)

Publication Number Publication Date
KR20020087931A true KR20020087931A (ko) 2002-11-23

Family

ID=23942238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009124A KR20020087931A (ko) 2000-01-21 2001-01-12 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리

Country Status (5)

Country Link
EP (1) EP1248953A1 (ko)
JP (1) JP2003520967A (ko)
KR (1) KR20020087931A (ko)
AU (1) AU2001232778A1 (ko)
WO (1) WO2001053845A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222737B1 (ko) * 2010-09-27 2013-01-15 삼성전기주식회사 내장형 기판의 경계 스캔 테스트 장치 및 그 방법
KR20200102338A (ko) 2017-12-22 2020-08-31 엘브이엠에이취 러쉐르쉐 수중유형 유화 화장품

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137053B2 (en) * 2001-09-04 2006-11-14 Verigg Ipco Bandwidth matching for scan architectures in an integrated circuit
EP1326082A1 (de) * 2001-12-27 2003-07-09 Infineon Technologies AG Integrierte Schaltung mit konfigurierbarem Abtastpfad

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340899A1 (de) * 1993-12-01 1995-06-08 Philips Patentverwaltung Meßvorrichtung zum Testen der Verbindungen zwischen wenigstens zwei Baugruppen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222737B1 (ko) * 2010-09-27 2013-01-15 삼성전기주식회사 내장형 기판의 경계 스캔 테스트 장치 및 그 방법
KR20200102338A (ko) 2017-12-22 2020-08-31 엘브이엠에이취 러쉐르쉐 수중유형 유화 화장품

Also Published As

Publication number Publication date
AU2001232778A1 (en) 2001-07-31
EP1248953A1 (en) 2002-10-16
JP2003520967A (ja) 2003-07-08
WO2001053845A1 (en) 2001-07-26

Similar Documents

Publication Publication Date Title
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
KR100899664B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
US8872534B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
US5487074A (en) Boundary scan testing using clocked signal
US5621740A (en) Output pad circuit for detecting short faults in integrated circuits
JP3092704B2 (ja) 大規模集積回路およびそのボードテスト方法
KR100394575B1 (ko) 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로
US6862705B1 (en) System and method for testing high pin count electronic devices using a test board with test channels
KR19980064249A (ko) Ｊｔａｇ 명령 디코드 테스트 레지스터 및 그 테스트 방법
JP2007500356A (ja) シグナルインテグリティ自己テストアーキテクチャ
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
US6886122B1 (en) Method for testing integrated circuits with memory element access
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
US6865703B2 (en) Scan test system for semiconductor device
KR100768578B1 (ko) 집적회로의 검사 장치
US7051254B2 (en) Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device
KR100669073B1 (ko) 패키지 옵션을 고려한 경계 스캔 방법
JP3978269B2 (ja) プリント回路板の試験方法
JP3586972B2 (ja) 半導体集積回路及びそのテスト方法
JP3588052B2 (ja) バウンダリスキャンテスト回路
JPH06213972A (ja) バウンダリースキャンセル回路，バウンダリースキャンテスト回路及びその使用方法
JP4083195B2 (ja) プリント回路板の試験方法及びプリント回路板の製造方法
JP4525125B2 (ja) マルチチップ型半導体装置
KR20040057495A (ko) 테스트 보드 시스템 및 입출력 신호선 분할을 통한 범프형식의 ｊｔａｇ 테스트 방법
KR200285963Y1 (ko) 병렬 구조 프루브 카드

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination