JP2003520967A

JP2003520967A - 構成可能なバウンダリ・スキャン・パスを有するプリント回路アセンブリ

Info

Publication number: JP2003520967A
Application number: JP2001554079A
Authority: JP
Inventors: コ，ハン・ワイ
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 2000-01-21
Filing date: 2001-01-12
Publication date: 2003-07-08
Also published as: AU2001232778A1; EP1248953A1; KR20020087931A; WO2001053845A1

Abstract

(57)【要約】構成可能なバウンダリ・スキャン・パスを有するプリント回路アセンブリ（ＰＣＡ）。バウンダリ・スキャン試験用に構成された複数の集積回路を有するプリント回路アセンブリに、複数のスイッチが含まれる。これらのスイッチを用いると、複数のバウンダリ・スキャン・パスを共通のバウンダリ・スキャン・パスに組み合わせられるようになる。これらのスイッチは、複数の独立のスキャン・パスおよび並列の共用されるスキャン・パスなどのさまざまな構成のスキャン・パスを組み合わせるのに使用することができる。使用されるスイッチのタイプには、マルチプレクサ、デマルチプレクサ、リレー、または他のタイプを含めることができる。ＰＣＡは、バウンダリ・スキャン試験を実行するように構成された、ベッド・オブ・ネイル型インサーキット・テスタなどの自動試験装置（ＡＴＥ）で試験することができる。

Description

【発明の詳細な説明】

【０００１】（発明の分野）本発明は、電子回路の試験に関し、より詳細には、プリント回路アセンブリを
試験するためのバウンダリ・スキャンの使用に関する。

【０００２】（関連技術の説明）バウンダリ・スキャンは、多数のゲート数およびピン数を有する集積回路を試
験する解決策の１つである。集積回路のゲート数およびピン数が増えるにつれて
、プリント回路アセンブリ（ＰＣＡ）上での集積回路のデバイスレベル試験がま
すます困難になり、多くの場合で、もはや実用的でなくなっている。デバイスレ
ベル試験には、デバイスの入力に論理刺激を駆動することと、結果の出力の監視
が含まれる。そのような試験が、非常に大量のテスト・ベクトルの生成を必要と
する場合がある。デバイスレベル試験の困難さにもかかわらず、正しいデバイス
が正しいハンダ接続によって正しい向きでプリント回路基板に取り付けられてい
ることを保証することが引き続き求められている。バウンダリ・スキャンによっ
て、この問題に対する解決策が提供される可能性がある。

【０００３】バウンダリ・スキャン試験は、デバイスのコア・ロジックとその外部ピン接続
との間で行われる。バウンダリ・スキャン用のデバイス構成には、通常は、バウ
ンダリ・スキャン・セルが含まれ、このバウンダリ・スキャン・セルのそれぞれ
が、信号ピンとデバイスのコア・ロジックの間に配置される。複数のこれらのバ
ウンダリ・スキャン・セルを一緒に接続して、バウンダリ・スキャン・チェーン
またはバウンダリ・スキャン・パスを形成することができる。図１は、バウンダ
リ・スキャン試験用に構成された例示的な集積回路（ＩＣ）の図である。このＩ
Ｃには、鎖状に結び合わされた複数のバウンダリ・スキャン・セルが含まれる。
通常のＩＣ動作中には、データが、バウンダリ・スキャン・セルを介してコア・
ロジックと信号ピンの間で影響されずに通過することができる。バウンダリ・ス
キャン試験動作中には、試験データが、ＴＤＩ（試験データ・イン）ピンを介し
てＩＣに入り、バウンダリ・スキャン・セルのチェーンを介して通り、ＴＤＯ（
試験データ・アウト）ピンを介してチップから出ることができる。要するに、デ
ータ・ビットをあるセルから次のセルにシフトすることができるので、バウンダ
リ・スキャン・セルのチェーンが、シフト・レジスタとして働く。各バウンダリ
・スキャン・セルの状態は、スキャン・シフト中に、出力信号または両方向信号
に関連する信号ピンを介して監視することができる。たとえば、図１に示された
例示的なＩＣのバウンダリ・スキャン試験中に（すべてのピンが両方向であると
仮定して）、データ・ビットがバウンダリ・スキャン・パスを介してシフトされ
る際に、自動試験装置（ＡＴＥ）によって、その関連する信号ピンを介して、各
バウンダリ・スキャン・セルの状態を監視することができる。バウンダリ・スキ
ャン・パスを介するデータのシフト中に、各セルが、通常は、論理ハイ・レベル
と論理ロー・レベルの間での複数の推移を行う。欠陥（はんだ付けされていない
信号ピンなど）が存在する場合には、ＡＴＥが、所与の時間に所与のセルについ
て期待される状態を検出できず、これによって試験不合格が引き起こされる。こ
の形で、欠陥のある信号接続を検出することができる。入力信号に関して、試験
データを、バウンダリ・スキャン・セルに、それに関連する信号ピンを介して駆
動することができ、スキャン・チェーンを介してシフトした後にＴＤＯピンを介
して監視することができる。

【０００４】しばしば、バウンダリ・スキャン試験は、ＰＣＡレベルで行われ、この場合に
は、複数のバウンダリ・スキャンＩＣが、プリント回路基板（ＰＣＢ）に取り付
けられる。この目的のために、長い基板レベルのスキャン・パスが、あるバウン
ダリ・スキャンＩＣのＴＤＯ出力を別のＰＣＡ上のＴＤＩ入力に結合することに
よって生成される。バウンダリ・スキャン試験が開発されるにつれて、複数の異
なるタイプの基板レベル・スキャン・パスが使用されるようになった。図２は、
単一のスキャン・パスのブロック図である。この図では、複数のバウンダリ・ス
キャンＩＣが、ＴＤＯ出力をＴＤＩ入力に結合することによって、鎖状に結び合
わされている。ＴＭＳ（試験モード選択）信号が、チップを試験モードにするの
に使用され、ＴＣＫ（試験クロック）によって、スキャン・チェーンを介してデ
ータをシフトするのに必要なクロック信号が供給される。

【０００５】複数の独立のスキャン・パスを図３に示す。図の構成には、２つの別々の単一
のスキャン・パスが含まれ、そのそれぞれが、それ自体の試験信号（ＴＤＩおよ
びＴＤＯ）と制御信号（ＴＭＳおよびＴＣＫ）の組を有する。これらのスキャン
・パスを、順次または同時にのいずれかで試験することができる。

【０００６】もう１つの一般的な構成が、図４に示された並列の共用されるスキャン・パス
である。この構成では、２つの別々のスキャン・パスが、ＴＤＩ信号接続および
ＴＤＯ信号接続を共用する。各パスは、それ自体のＴＭＳ信号およびＴＣＫ信号
を有する。ＴＤＩ信号およびＴＤＯ信号が共用されるので、所与の時点で１つの
スキャン・パスだけを検査することができる。

【０００７】一般に、多数のスキャン・パス構成が可能であり、各構成は一定の長所と短所
を備える。一部の構成は、プリント回路アセンブリの設計中に実施するのが簡単
であるが、テスト・ベクトルの生成がより困難になる。他の構成は、より単純な
試験解決策をもたらすが、長い試験時間または低い試験カバレッジをもたらす。

【０００８】（発明の概要）上で概要を示した問題は、主に、構成可能なバウンダリ・スキャン・パスを用
いて設計されたプリント回路アセンブリ（ＰＣＡ）によって解決される。一実施
態様では、ＰＣＡは複数のバウンダリ・スキャン・パスを用いて設計される。こ
れらのパスを異なる構成とすることができる。スイッチが、バウンダリ・スキャ
ン・パスを一緒に接続できるようにする形で、プリント回路アセンブリに取り付
けられる。これらのスイッチを使用して、複数のバウンダリ・スキャン・パスを
単一の共通のバウンダリ・スキャン・パスに構成することができる。ＰＣＡは、
ベッド・オブ・ネイル型インサーキット・テスタなど自動試験装置（ＡＴＥ）で
バウンダリ・スキャン試験を受けることができる。試験中に、テスタが、バウン
ダリ・スキャン・パスを構成するために、ＵＵＴ（試験中のユニットすなわち試
験中のＰＣＡ）に制御信号を駆動することができる。ＵＵＴが正しく構成された
時に、バウンダリ・スキャン試験を実行することができる。

【０００９】バウンダリ・スキャン・パスを構成するのに使用されるスイッチは、さまざま
な態様とすることができる。一実施態様では、複数の２対１マルチプレクサおよ
び１対２マルチプレクサを使用して、バウンダリ・スキャン・パスを構成するこ
とができる。他の実施態様では、さまざまな他のタイプのスイッチを使用するこ
とができる。スイッチの制御は試験中にＡＴＥによって行われる。

【００１０】したがって、さまざまな実施態様で、構成可能なバウンダリ・スキャン・パス
によって、それが実施されるＰＣＡのバウンダリ・スキャン試験解決策を生み出
す際のより高い柔軟性を提供することができる。複数のスキャン・パス構成が使
用可能なので、試験エンジニアが、複数の試験解決策の中から選択でき、これに
よって、最大の試験カバレッジが可能になる。そのような試験解決策は、非構成
可能バウンダリ・スキャン・パスに関する解決策より実施が簡単になる可能性が
ある。

【００１１】本発明の他の目的および長所は、以下の詳細な説明を読み、添付図面を参照す
る時に明白になる。

【００１２】本発明は、さまざまな修正形態および代替形態を許すが、その特定の実施形態
を、例として図面に示し、本明細書で詳細に説明する。しかし、図面およびそれ
に対する詳細な説明が、開示される特定の形態に本発明を制限することを意図さ
れたものではなく、逆に、本発明が請求項によって定義される本発明の趣旨およ
び範囲に含まれるすべての修正形態、同等物、および代替形態を含むことを理解
されたい。

【００１３】（発明の詳細な説明）図５に移ると、構成可能なバウンダリ・スキャン・パスを有するプリント回路
アセンブリがその上で試験されるベッド・オブ・ネイル型インサーキット試験（
ＩＣＴ）システム１００の実施形態が示されている。ＩＣＴシステム１００には
、計測器ベイ１０１およびテスト・フィクスチャ１０２が含まれる。計測器ベイ
１０１の頂部にあるフィクスチャ・インターフェース１０３は、テスト・フィク
スチャ１０２を計測器ベイ１０１に電気的に結合するように構成されている。テ
スト・フィクスチャ１０２には、プリント回路アセンブリ２００に配置されたテ
スト・ポイントと電気的に接触するように構成された複数のテスト・プローブ１
０４が含まれる。テスト・プローブ１０４はフィクスチャ・ワイヤ１０５を介し
てフィクスチャ・インターフェース１０３に電気的に結合され、フィクスチャ・
ワイヤ１０５は通常はツイスト・ペアとして配置される。リテーナ１０６が、試
験中にプリント回路アセンブリ２００を定位置に固定するように構成される。

【００１４】試験中に、計測器ベイ１０１は、フィクスチャ・インターフェース１０３、フ
ィクスチャ・ワイヤ１０５、およびテスト・プローブ１０４を介してプリント回
路アセンブリ２００に試験信号を駆動するように構成される。計測器ベイ１０１
は、プリント回路アセンブリ２００から応答信号を受け取ることもできる。計測
器ベイ１０１からプリント回路アセンブリ（ＰＣＡ）２００に駆動される信号に
、アナログ信号および／またはディジタル信号を含めることができる。具体的に
言うと、計測器ベイ１０１は、ＰＣＡ上の試験データ・イン（ＴＤＩ）ノードに
バウンダリ・スキャン試験用のディジタル信号を駆動し、ＰＣＡの試験データ・
アウト（ＴＤＯ）ノードから信号を受け取ることができる。計測器ベイ１０１は
、ＰＣＡの所与の試験について合格／不合格状況を判定するように構成される。
計測器ベイ１０１は、バウンダリ・スキャン試験に必要なＴＭＳ（試験モード選
択）信号およびＴＣＫ（試験クロック）信号などの制御信号を、試験中のＰＣＡ
に駆動するようにも構成される。さらに、計測器ベイ１０１は、バウンダリ・ス
キャン・パスを一緒に接続するためのスイッチを有するＰＣＡに、スイッチ位置
決め用の制御信号も駆動することができる。

【００１５】図６に移ると、パスを再構成するスイッチと共に２つの独立のスキャン・パス
を含むＰＣＡ２００の一実施形態の図が示されている。集積回路（ＩＣ）３００
がプリント回路基板（ＰＣＢ）２５０に取り付けられている。各ＩＣ３００は、
バウンダリ・スキャン試験用に構成される。図の実施形態では、それぞれ信号線
４００Ａおよび４００Ｂによって表される２つの独立のスキャン・パスが存在す
る（この構成を、図７に関してより詳細に示す）。信号線４５０によって、単一
の共通のスキャン・パスを形成するために、スイッチ３５０Ｓを介して２つの独
立のスキャン・パスが接続される。この実施形態のスイッチ３５０Ｓには、マル
チプレクサとデマルチプレクサの両方が含まれる。パスが接続された状態で試験
する時には、テスト・ポイント４２０ＴＤＩを介してＰＣＡ２００に試験データ
が駆動され、その試験データは、テスト・ポイント４２０ＴＤＯを介してスキャ
ン・チェーンから出る。ＴＭＳ制御信号およびＴＣＫ制御信号が、それぞれテス
ト・ポイント４２０ＴＭＳおよび４２０ＴＣＫに駆動される。これらの制御信号
は、独立のスキャン・パスが共通のスキャン・パスを形成するために接続される
時に、独立のスキャン・パスの両方に共通する。各パスの個々の制御信号は、ス
イッチ３５０Ｔおよび内部信号線を介して接続される。

【００１６】図７は、２つの独立のスキャン・パスを単一のスキャン・パスに構成するのに
スイッチを使用する実施形態を示すブロック図である。図の実施形態では、ＩＣ
３００が、バウンダリ・スキャン試験用に構成される。スキャン・パスは、所与
のＩＣ３００のｔｄｏ出力をパス内の次のＩＣ３００のｔｄｉ入力に接続するこ
とによって形成される。２つのスイッチ３５０Ｓおよび単一のパス（破線によっ
て示される）を使用して、２つのバウンダリ・パスを一緒に接続して、共通のバ
ウンダリ・スキャン・パスを形成することができる。同様に、単一のバウンダリ
・スキャン・パスを形成する時に、別々のＴＭＳ信号およびＴＣＫ信号（すなわ
ち、ＴＭＳ１およびＴＭＳ２と、ＴＣＫ１およびＴＣＫ２）を、スイッチ３５０
Ｔおよび信号パスを用いて接続することができる。使用されるスイッチのタイプ
には、マルチプレクサ、デマルチプレクサ、リレー、および／またはさまざまな
他のタイプのスイッチを含めることができる。

【００１７】図７に示された実施形態でバウンダリ・スキャン試験を実行する時には、スイ
ッチ制御信号によって、共通のスキャン・パスを形成するために、２つの独立の
スキャン・パスを接続するようにスイッチ３５０Ｓを構成する。同様に、スイッ
チ３５０Ｔは、試験制御信号ＴＭＳ１およびＴＣＫ１によってスキャン・チェー
ン全体が制御されるように構成される。スイッチが正しく構成された状態で、試
験データを、第１スキャン・チェーンのＴＤＩ−１信号パスを介してシフト・イ
ンすることができる。各ＩＣ３００に、複数のバウンダリ・スキャン・セル３３
０が含まれ、これを介して試験データがシフトされる。シフト中に、自動試験装
置（図５に関して説明したものなど）によって、信号ピン３２０を介して各バウ
ンダリ・スキャン・セルの状態を監視することができる。試験データは、ＴＤＯ
−２信号パスを介してスキャン・パスからシフト・アウトすることができる。試
験結果は、試験データのシフト中の各バウンダリ・スキャン・セルの状態に基づ
いて判定することができる。

【００１８】図８は、２つの並列の共用されるスキャン・パスを単一のスキャン・パスに構
成するのにスイッチを使用する実施形態を示すブロック図である。図の実施形態
には、バウンダリ・スキャン試験用に構成された複数のＩＣ３００が含まれ、Ｉ
Ｃ３００のそれぞれに、複数のバウンダリ・スキャン・セル３３０が含まれ、こ
れらのバウンダリ・スキャン・セルが、試験中に信号ピン３２０を介して監視さ
れる。２つの別々のスキャン・パスが、共通のＴＤＩ入力およびＴＤＯ出力を共
用する。スイッチ３５０Ｓによって、２つのバウンダリ・スキャン・パスを電気
的に結合し、したがって、単一の共通のバウンダリ・スキャン・パスを形成する
ことが可能になる。同様に、共通のバウンダリ・スキャン・パスを形成する時に
、別々のＴＭＳ信号およびＴＣＫ信号（すなわち、ＴＭＳ１およびＴＭＳ２と、
ＴＣＫ１およびＴＣＫ２）を、スイッチ３５０Ｔおよび信号パスを用いて接続す
ることができる。スイッチが正しく構成された状態で、試験データを、共通のＴ
ＤＩ信号パスを介してバウンダリ・スキャン・パスにシフト・インすることがで
きる。スイッチが、共通のスキャン・パスを形成するように構成されている時に
、試験データが共通のＴＤＯ信号パスを介してチェーンから出る前に、第１パス
（図の上側のパス）を介し、その後、第２パスを介して試験データをシフトさせ
ることができる。

【００１９】一般に、パスを接続するのにスイッチを使用して、任意の数のスキャン・パス
を組み合わせて、共通のスキャン・パスを形成することができる。さらに、組み
合わされるバウンダリ・スキャン・パスを異なる構成とすることができる。たと
えば、複数の独立のスキャン・パスを、並列の共用されるスキャン・パスと組み
合わせて、共通のバウンダリ・スキャン・パスを形成する実施形態が企図されて
いる。さらに、本明細書に明示的に記載されていない他のスキャン・パス構成も
、単一のスキャン・パスを形成するために組み合わせることができる。

【００２０】特定の実施形態に関して本発明を説明してきたが、実施形態は例示的であり、
本発明の範囲がこれに制限されないことを理解されたい。説明した実施形態のす
べての変形形態、修正形態、追加、および改良が可能である。これらの変形形態
、修正形態、追加、および改良を請求項に詳細に記載された本発明の範囲に含め
ることができる。

【図面の簡単な説明】

【図１】バウンダリ・スキャン試験用に構成された例示的な集積回路のブロック図であ
る（従来技術）。

【図２】単一のスキャン・パス構成のブロック図である（従来技術）。

【図３】複数の独立のスキャン・パス構成のブロック図である（従来技術）。

【図４】並列の共用されるスキャン・パス構成のブロック図である（従来技術）。

【図５】バウンダリ・スキャン試験を実行することができるインサーキット試験システ
ムの一実施形態の図である。

【図６】パスを再構成するためのスイッチを有する２つの独立のスキャン・パスを含む
一実施形態のプリント回路アセンブリの図である。

【図７】２つの複数の独立のスキャン・パスを共通のスキャン・パスに構成するのにス
イッチを使用する実施形態を示すブロック図である。

【図８】２つの並列の共用されるスキャン・パスを共通のスキャン・パスに構成するの
にスイッチを使用する実施形態を示すブロック図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１４年４月４日（２００２．４．４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷＦターム(参考） 2G132 AA20 AC15 AK03 AK07 AK14 AL06

Claims

【特許請求の範囲】

【請求項１】バウンダリ・スキャン試験用の複数のバウンダリ・スキャン
信号パスを含むプリント回路基板と、前記プリント回路基板に取り付けられ、前記バウンダリ・スキャン試験をサポ
ートするための信号接続を含む複数の集積回路と、前記プリント回路基板に取り付けられ、前記複数のバウンダリ・スキャン信号
パスの１つを前記複数のバウンダリ・スキャン信号パスのもう１つに選択的に接
続するように構成され、それによって共通のバウンダリ・スキャン信号パスを生
み出す少なくとも１つのスイッチとを含むプリント回路アセンブリ。
【請求項２】前記プリント回路アセンブリが、自動試験装置（ＡＴＥ）で
の試験用の複数のテスト・ポイントを含む請求項１に記載のプリント回路アセン
ブリ。
【請求項３】前記自動試験装置が、ベッド・オブ・ネイル型インサーキッ
ト・テスタである請求項２に記載のプリント回路アセンブリ。
【請求項４】複数のテスト・ポイントが、前記スイッチを位置決めする制
御信号を前記ベッド・オブ・ネイル型インサーキット・テスタから受け取るよう
に構成される請求項３に記載のプリント回路アセンブリ。
【請求項５】試験データ・イン力信号が、前記ベッド・オブ・ネイル型イ
ンサーキット・テスタによって前記プリント回路アセンブリに駆動される請求項
３に記載のプリント回路アセンブリ。
【請求項６】試験データ・アウト力信号が、前記ベッド・オブ・ネイル型
インサーキット・テスタによって受け取られる請求項３に記載のプリント回路ア
センブリ。
【請求項７】前記バウンダリ・スキャン信号パスが、独立のスキャン・パ
スである請求項１に記載のプリント回路アセンブリ。
【請求項８】前記バウンダリ・スキャン信号パスが、共用される並列のス
キャン・パスである請求項１に記載のプリント回路アセンブリ。
【請求項９】前記スイッチが、マルチプレクサである請求項１に記載のプ
リント回路アセンブリ。
【請求項１０】前記スイッチが、デマルチプレクサである請求項１に記載
のプリント回路アセンブリ。
【請求項１１】前記スイッチが、リレーである請求項１に記載のプリント
回路アセンブリ。
【請求項１２】前記集積回路のそれぞれが、試験データ・イン（ＴＤＩ）
信号用の信号接続を含む請求項１に記載のプリント回路アセンブリ。
【請求項１３】前記集積回路のそれぞれが、試験データ・アウト（ＴＤＯ
）信号用の信号接続を含む請求項１に記載のプリント回路アセンブリ。
【請求項１４】前記集積回路のそれぞれが、試験クロック（ＴＣＫ）信号
用の信号接続を含む請求項１に記載のプリント回路アセンブリ。
【請求項１５】前記集積回路のそれぞれが、試験モード選択（ＴＭＳ）信
号用の信号接続を含む請求項１に記載のプリント回路アセンブリ。
【請求項１６】被験ユニットであり、複数のテスト・ポイントを有するプ
リント回路基板を含み、複数のバウンダリ・スキャン信号パスと前記プリント回
路基板に取り付けられた少なくとも１つのスイッチとを含み、前記スイッチが、
共通のバウンダリ・スキャン信号パスを生み出すために、前記複数のバウンダリ
・スキャンパスの一方を前記複数のバウンダリ・スキャンパスの他方に選択的に
接続するように構成される、プリント回路アセンブリ（ＰＣＡ）と、前記テスト・ポイントと電気的に接触するように構成された複数のテスト・プ
ローブを含み、試験中に前記ＰＣＡを取り付けるテスト・フィクスチャと、前記試験中に、前記ＰＣＡに試験信号を駆動し、前記ＰＣＡから応答信号を受
け取る、計測器ベイと、前記テスト・フィクスチャを前記計測器ベイに結合するフィクスチャ・インタ
ーフェースとを含む、試験システム。
【請求項１７】前記計測器ベイが、さらに、前記試験中に前記ＰＣＡに制
御信号を駆動するように構成される請求項１６に記載の試験システム。
【請求項１８】前記制御信号が、前記スイッチを制御する信号を含む請求
項１７に記載の試験システム。
【請求項１９】前記制御信号が、試験モード選択（ＴＭＳ）信号を含む請
求項１７に記載の試験システム。
【請求項２０】前記制御信号が、試験クロック（ＴＣＫ）信号を含む請求
項１７に記載の試験システム。
【請求項２１】前記テスト・フィクスチャが、前記テスト・プローブを前
記フィクスチャ・インターフェースに結合するように構成された複数のワイヤを
含む請求項１６に記載の試験システム。
【請求項２２】複数のバウンダリ・スキャン信号パスを有するプリント回
路アセンブリ（ＰＣＡ）を試験する方法であって、共通のバウンダリ・スキャン信号パスを生み出すために、前記複数のバウンダ
リ・スキャン信号パスの１つを前記複数のバウンダリ・スキャン信号パスのもう
１つに選択的に接続するように構成される少なくとも１つのスイッチにスイッチ
制御信号を駆動すること、それぞれが複数のバウンダリ・スキャン・セルを有する複数の集積回路に試験
制御信号を駆動すること、試験データ・イン力（ＴＤＩ）を介して前記プリント回路アセンブリに試験デ
ータを駆動すること、前記共通のバウンダリ・スキャン・パスを介して前記試験データをシフトする
こと、前記シフト中に前記バウンダリ・スキャン・セルの状態を監視すること、およ
び前記シフト中の前記バウンダリ・スキャン・セルの前記状態に基づいて試験結
果を判定することを含む方法。