JPH11281710A - バウンダリスキャンレジスタ - Google Patents

Abstract

(57)【要約】 【課題】 テスト回路増加による集積度低下を抑えなが
ら、テスト対象のユーザ回路のより多くのノードに対し
て、テストに伴った論理状態設定や観測を行えるように
して、故障検出率や設計不良検出率の向上や、テストパ
ターンの短縮によるテスト能率向上を図る。 【解決手段】 入力側のマルチプレクサに、前述のマル
チプレクサＭ１に加えてマルチプレクサＭ３を備えるこ
とで、３入力択一選択のマルチプレクサとし、ＴＳＤＩ
でユーザ回路の観測ができる。更に、次の別のバウンダ
リスキャンレジスタに出力する信号ＳＤＯを、ユーザ回
路中のノードに対して出力する信号ＴＳＤＯのための回
路を備え、ユーザ回路の論理状態を設定できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のフリップフ
ロップと、他の当該バウンダリスキャンレジスタのフリ
ップフロップ出力からの信号、又は論理状態設定及び観
測の対象となるユーザ回路から外部に対する入出力信号
を切り換えるマルチプレクサとを備え、該マルチプレク
サを切り換えることで、他の当該バウンダリスキャンレ
ジスタと共に、前記フリップフロップの入力及び出力を
順次接続してスキャン回路を構成し、これらフリップフ
ロップをシフトレジスタとして動作させ、それぞれのフ
リップフロップの前記論理状態設定観測をするバウンダ
リスキャンレジスタに係り、特に、テスト回路増加によ
る集積度低下を抑えながら、テスト対象のユーザ回路の
より多くのノードに対して、テストに伴った論理状態設
定や観測を行えるようにして、故障検出率や設計不良検
出率の向上や、テストパターンの短縮によるテスト能率
向上を図ることができるバウンダリスキャンレジスタに
関する。

【０００２】

【従来の技術】回路規模の増大により、半導体回路のテ
ストは非常に難しくなる。設計者は回路中にマルチプレ
クサなどを付加して、テスト時の外部よりの所望回路ノ
ードの論理状態設定の制御性、観測性を高めテスト生成
を容易にしている。又、本来の出力バッファを双方向バ
ッファに変更し、テスト時は入力モード１にして、外部
からテストパターンを供給し、テスト時の外部よりの所
望回路ノードの論理状態設定の制御性を高めるのも一般
的な方法である。

【０００３】但し、一般的には回路全体は順序回路にな
っており、上記の方法で十分な検出率を得ることは難し
い。順序回路の場合、内部のフリップフロップに所望の
値を設定するために、テストパターンの生成を時系列方
向に対しても考えていかねばならずテスト生成が極端に
困難になる。これに対して、フリップフロップをテスト
時にはシフト動作するようにして、各素子に直接値を設
定できるようにしてテスト容易化を図るスキャンパス法
が広く用いられている。これにより、回路のテスト生成
の際に時系列方向に対してパターン生成を考える必要が
なくなりテスト生成が非常に簡単になる。

【０００４】一方、半導体集積回路だけでなく、これら
を含むシステムボードのテスト自体も非常に困難になっ
てきている。特に、表面実装技術の発達により、従来モ
ニタ可能であったチップの端子の信号を直接チェックす
ることが難しくなってきている。これに対応してチップ
の入出力バッファにレジスタを付加して、それを利用し
てチップ間の結線チェックなどを行うプロトコルがＩＥ
ＥＥ１１４９．１として定められ、一般に用いられてい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、バウン
ダリスキャンレジスタは、集積回路やシステムボードの
外部に対して信号を入出力する各入出力バッファに、１
ないし２つ付加される。このため、バウンダリスキャン
レジスタを追加することは、回路のオーバーヘッドとし
てはかなりの大きさになる。

【０００６】このバウンダリスキャンレジスタの機能の
１つとして、集積回路やシステムボードの内部回路のテ
ストヘの利用があり、ＩＥＥＥ１１４９．１の規格書で
はこのことが触れられている。しかしながら、実際に
は、チップ間の結線チェックなどのボード上でのテスト
に使われることがほとんどであった。

【０００７】又、双方向バッファや、出力バッファを双
方向バッファに置き代えてテストする際に、該双方向バ
ッファを入力モードに設定した場合、双方向バッファに
係る信号を外部で読み出すことができない。このため、
なんらかの読み出し用の回路を付加しないと観測性が悪
くなるという問題がある。

【０００８】更に、ユーザ回路が複雑になると、単にバ
ウンダリスキャンレジスタの回路をフルスキャン化して
も所望の論理状態の設定や観測を容易にすることができ
なくなり、テストパターンの生成が困難になる。このた
め、十分な故障検出率を上げるために、非常に多くの工
数や、ＣＰＵ時間を要したり、生成されたパターンが非
常に長いものであったりする場合がある。

【０００９】本発明は、前記従来の問題点を解決するべ
くなされたもので、テスト回路増加による集積度低下を
抑えながら、テスト対象のユーザ回路のより多くのノー
ドに対して、テストに伴った論理状態設定や観測を行え
るようにして、故障検出率や設計不良検出率の向上や、
テストパターンの短縮によるテスト能率向上を図ること
ができるバウンダリスキャンレジスタを提供することを
目的とする。

【００１０】

【課題を解決するための手段】まず、本願の第１発明の
バウンダリスキャンレジスタは、複数のフリップフロッ
プと、他の当該バウンダリスキャンレジスタのフリップ
フロップ出力からの信号、又は論理状態設定及び観測の
対象となるユーザ回路から外部に対する入出力信号を切
り換えるマルチプレクサとを備え、該マルチプレクサを
切り換えることで、他の当該バウンダリスキャンレジス
タと共に、前記フリップフロップの入力及び出力を順次
接続してスキャン回路を構成し、これらフリップフロッ
プをシフトレジスタとして動作させ、それぞれのフリッ
プフロップの前記論理状態設定観測をするバウンダリス
キャンレジスタにおいて、入力側の前記マルチプレクサ
に、３入力択一選択のものを採用し、該マルチプレクサ
で、前記フリップフロップ出力信号、及び前記入出力信
号に加え、前記ユーザ回路中で論理状態設定及び観測の
対象とするノード信号を択一選択できるようにしたこと
により、前記課題を解決したものである。

【００１１】次に、本願の第２発明のバウンダリスキャ
ンレジスタは、複数のフリップフロップと、他の当該バ
ウンダリスキャンレジスタのフリップフロップ出力から
の信号、又は論理状態設定及び観測の対象となるユーザ
回路から外部に対する入出力信号を切り換えるマルチプ
レクサとを備え、該マルチプレクサを切り換えること
で、他の当該バウンダリスキャンレジスタと共に、前記
フリップフロップの入力及び出力を順次接続してスキャ
ン回路を構成し、これらフリップフロップをシフトレジ
スタとして動作させ、それぞれのフリップフロップの前
記論理状態設定観測をするバウンダリスキャンレジスタ
において、前記マルチプレクサを切り換えて前記スキャ
ン回路を構成した際に、次の別のバウンダリスキャンレ
ジスタに出力する信号を、前記ユーザ回路中で論理状態
を設定するノードに対して出力する回路を備えるように
したことにより、前記課題を解決したものである。

【００１２】以下、本発明の作用について、簡単に説明
する。

【００１３】ＣＭＯＳ半導体回路等のテストを、入出力
回路に付加されたバウンダリスキャンレジスタを利用し
て容易化する。バウンダリスキャンレジスタは、通常、
複数のフリップフロップを内部に含む。このバウンダリ
スキャンレジスタは、ボード上の結線チェックなど、チ
ップ外のデバイスとの製造不良をテストするのに主に用
いられる。このようなテストに加え、更に本発明では、
バウンダリスキャンレジスタの構造を改良して、スキャ
ンパス法のテストを補助するようにも用いられるように
し、バウンダリスキャンレジスタのフリップフロップを
チップ内部のテストにも積極的に用いる。

【００１４】スキャンパス法の場合、内部のフリップフ
ロップが制御、観測に使用できる。しかしながら、論理
が複雑になると、テスト生成時間、テストパターン長な
どのテストコストが大きくなる。本発明により制御、観
測点を増やすことによってこれらの問題を解決すること
ができる。また、これらをバウンダリスキャンレジスタ
のテストモードとしてコントローラで定義し、従来のバ
ウンダリスキャンレジスタを修正することにより回路の
大幅な増加を必要としないでテスト性を上げることがで
きる。

【００１５】具体的に説明すると、ＣＭＯＳ半導体回路
等のテストを、入出力回路に付加されたバウンダリスキ
ャンレジスタを利用して容易化する。

【００１６】まず、入力バッファに取り付けるバウンダ
リスキャンレジスタでは、通常のバッファ入力以外に、
バウンダリスキャンレジスタから、テストパターンの供
給と内部ノードの観測を行う。

【００１７】次に、出力バッファや、トライステート出
力バッファは、例えば、双方向バッファに変更する。双
方向バッファに変更することで、常時、信号を入力する
ことができるようになり、入力モードに固定することが
でき、テスト時には入力パターンを内部回路に供給す
る。更に、出力信号は、出力部に付加された、本発明が
適用されるバウンダリスキャンレジスタによって観測す
る。又、このバウンダリスキャンレジスタに外部から値
を書き込み、これを内部回路に供給し、テスト時の外部
よりの所望回路ノードの論理状態設定の制御性を高め
る。

【００１８】次に述べる双方向バッファでは、信号出力
とモード切替え信号の両方にバウンダリスキャンレジス
タが付加している。しかしながら、上記の場合、双方向
バッファの入力側は、あくまでテストに用いるだけであ
る。従って、切り換え信号のバウンダリスキャンレジス
タは省くことも可能である。

【００１９】続いて、双方向バッファについては、入出
力信号に対してと、該双方向バッファを構成するトライ
ステート出力バッファのハイインピーダンス状態を制御
する切り換え信号に対してとで、２つのバウンダリスキ
ャンレジスタを用いてもよい。この場合、出力バッファ
の場合と同じく、常時、信号を入力することができるよ
うになり、入力モードに固定することができ、テスト時
には入力パターンを内部回路に供給することができると
共に、バウンダリスキャンレジスタから当該双方向バッ
ファの入出力信号に対するのテストパターンの印加と観
測を行う。切り換え信号用のバウンダリスキャンレジス
タは回路中の任意の個所へのパターン供給と観測に用い
る。

【００２０】なお、テスト対象のユーザ回路において、
スキャンパス法を採用している場合は、本発明が適用さ
れるバウンダリスキャンレジスタを、スキャンレジスタ
とつなぐようにしてもよい。これにより、更なるテスト
の容易化と、パターンの自動生成の容易化を図ることが
できる。

【００２１】なお、本発明は、１つのテストモードの追
加程度で、従来のバウンダリスキャンレジスタの修正で
対応することができる。又、本発明が適用されるバウン
ダリスキャンレジスタを制御する信号についても、従来
のバウンダリスキャンレジスタの制御信号を生成する制
御回路を、１つのテストモードの追加程度で修正するこ
とで得ることができる。従って、本発明を適用する場
合、回路の大幅な増加を必要としないで、テスト性を向
上できる。

【００２２】

【発明の実施の形態】以下、図を用いて本発明の実施の
形態を詳細に説明する。

【００２３】図１、図３、図５、図７のそれぞれに、実
施形態に対比する従来例のバウンダリスキャンレジスタ
１０、１２又は１４を示す。該バウンダリスキャンレジ
スタ１２は、バウンダリスキャンレジスタ１０を用いて
いる。更に、該バウンダリスキャンレジスタ１４は、バ
ウンダリスキャンレジスタ１２を用いている。図１は従
来からの通常の入力バウンダリスキャンレジスタであ
り、図３は通常の出力バウンダリスキャンレジスタであ
り、図５は通常のトライステート出力バッファ用のバウ
ンダリスキャンレジスタであり、図７は通常の入出力バ
ウンダリスキャンレジスタである。

【００２４】図５等において符号１０の内部は、図１の
バウンダリスキャンレジスタ１０に示す通りである。図
７において符号１２の内部は、図５のバウンダリスキャ
ンレジスタ１２に示す通りである。

【００２５】ＰＤＩは、１次データ入力である。ＤＯ
は、通常データ出力である。ＳＤＩは、スキャンデータ
入力であり、前段のバウンダリスキャンレジスタのＳＤ
Ｏに接続される。ＳＤＯは、スキャンデータ出力であ
り、後段のバウンダリスキャンレジスタのＳＤＩに接続
される。ＳＤＲ（＝ｓｈｉｆｔＤＲ）は、ＳＤＩ、又
は、ＰＤＩからの信号を選択するための選択信号であ
る。ＣＤＲ（＝ｃｌｏｃｋＤＲ）は、バウンダリスキャ
ンレジスタのフリップフロップＦＦ１を動作させるため
のクロック信号である。ＵＤＲ（＝ｕｐｄａｔｅＤＲ）
は、ＴＡＰコントローラで生成される、リップフロップ
ＦＦ２を動作させるためのクロック信号である。ＭＤ
（＝ＭＯＤＥ）は、通常モード、又は、バウンダリスキ
ャンレジスタに係るテスト動作モードを選択するための
信号である。

【００２６】ＰＤＯは、１次データ出力である。ＤＩ
は、通常データ入力である。ＤＥは、トライステートバ
ッファの出力を、“１”又は“０”の信号を出力する状
態、又は、ハイインピーダンス状態に切り換えるための
信号である。ＰＤＩＯは、１次データ入出力である。

【００２７】又、これら従来例や比較例に対して、本発
明を適用した実施形態が、この順に、図２のバウンダリ
スキャンレジスタ４０、図４のバウンダリスキャンレジ
スタ４２、図６のバウンダリスキャンレジスタ４４、図
８のバウンダリスキャンレジスタ４６に示され、それぞ
れ、第１実施形態〜第４実施形態とする。図１、図３、
図５、図７の各バウンダリスキャンレジスタを、それぞ
れ図２、４、６、８に示す各実施形態のバウンダリスキ
ャンレジスタに置き換えることによって、本発明を適用
してテストの容易化を図ることができる。ここで、図８
において符号４４の内部は、図６のバウンダリスキャン
レジスタ４４に示す通りである。

【００２８】なお、出力バッファや、トライステート出
力バッファについては、図８に示す双方向用のものに置
き換えることも可能である。

【００２９】ＴＳＤＩは、テストする回路中のノードか
ら信号を取り込む、テストスキャンデータ入力である。
ＴＳＤＯは、テストする回路中のノードへ信号を出力す
るための、テストスキャンデータ出力である。ＴＳＥ
は、スキャン選択信号であり、バウンダリスキャンレジ
スタにおいて、本発明に係るテストでのデータスキャン
を選択するための信号である。

【００３０】又、ＴＰＤＯは、テストデータ入力であ
る。ＴＥは、テスト選択信号であり、通常動作ではユー
ザ回路からの信号を出力するためのＰＤＯから、テスト
時に上記のテストデータ入力ＴＰＤＯを入力するための
信号である。テスト中は、該ＴＥは、“１”に固定され
ている。ＴＳＤＯＡ及びＴＳＤＯＢは、テストスキャン
データ出力ＴＳＤＯが２つある場合にこれらを区別した
ものであり、一方がテストスキャンデータ出力Ａであ
り、他方がテストスキャンデータ出力Ｂである。

【００３１】まず、図２は、テスト用の入力バウンダリ
スキャンレジスタである。図２では、ＴＳＤＩ、ＴＳＤ
Ｏ、ＴＳＥにより、バウンダリスキャンレジスタにおい
てテストデータをシフトさせて、内部のユーザ回路のテ
スト容易化を図る。該シフト時には、ＵＤＲは“１”又
は“０”に固定し、ＳＤＲは“１”に固定し、ＭＤは
“０”に固定する。

【００３２】図２において、バウンダリスキャンレジス
タ４０は、複数のフリップフロップＦＦ１及びＦＦ２
と、他の当該バウンダリスキャンレジスタのフリップフ
ロップ出力からの信号ＳＤＩ、又は論理状態設定及び観
測の対象となるユーザ回路から外部に対する入出力信号
（入力信号ＰＤＩ）を切り換えるマルチプレクサＭ１と
を備え、該マルチプレクサを切り換えることで、他の当
該バウンダリスキャンレジスタと共に、前記フリップフ
ロップの入力及び出力を順次接続してスキャン回路を構
成し、これらフリップフロップをシフトレジスタとして
動作させ、それぞれのフリップフロップの前記論理状態
設定観測をする。又、入力側のマルチプレクサに、前述
のマルチプレクサＭ１に加えてマルチプレクサＭ３を備
えることで、３入力択一選択のマルチプレクサとしてい
る。更に、このようなマルチプレクサを切り換えてスキ
ャン回路を構成した際に、次の別のバウンダリスキャン
レジスタに出力する信号ＳＤＯを、前記ユーザ回路中で
論理状態を設定するノードに対して出力する信号ＴＳＤ
Ｏのための回路を備えている。

【００３３】図４は、テスト用の出力バウンダリスキャ
ンレジスタである。図４では、出力バッファＢ２におい
て、又入力バッファＢ３において、バウンダリスキャン
レジスタが省かれている。この図４の場合も、動作は、
上記の図２の場合とほぼ同様である。

【００３４】図４において、バウンダリスキャンレジス
タ４２は、複数のフリップフロップＦＦ１及びＦＦ２
と、他の当該バウンダリスキャンレジスタのフリップフ
ロップ出力からの信号ＳＤＩ、又は論理状態設定及び観
測の対象となるユーザ回路から外部に対する入出力信号
（出力信号ＰＤＯとなる信号ＤＩ）を切り換えるマルチ
プレクサＭ１とを備え、該マルチプレクサを切り換える
ことで、他の当該バウンダリスキャンレジスタと共に、
前記フリップフロップの入力及び出力を順次接続してス
キャン回路を構成し、これらフリップフロップをシフト
レジスタとして動作させ、それぞれのフリップフロップ
の前記論理状態設定観測をする。又、次の別のバウンダ
リスキャンレジスタに出力する信号ＳＤＯを、前記ユー
ザ回路中で論理状態を設定するノードに対して出力する
信号ＴＳＤＯのための回路を備えている。

【００３５】図６は、テスト用のトライステート出力バ
ッファ用のバウンダリスキャンレジスタである。図６で
は、入力バッファＢ５において、バウンダリスキャンレ
ジスタが省かれている。この図４の場合についても、動
作は、上記の図２の場合とほぼ同様である。

【００３６】図８は、テスト用の入出力バウンダリスキ
ャンレジスタである。図８は、トライステート出力バッ
ファを用い、双方向に信号を入力及び出力する入出力バ
ッファにおいて、本発明を適用している。図８では、入
力バッファＢ６において、トライステート出力バッファ
Ｂ７の信号出力において、及び該トライステート出力バ
ッファの通常出力又はハイインピーダンス出力を選択す
る信号部分において、本発明のバウンダリスキャンレジ
スタが適用されている。この図４の場合についても、動
作は、上記の図２の場合とほぼ同様である。

【００３７】ここで、上記の実施形態では、制御信号Ｔ
Ｅ、ＴＳＥが新たに必要となる制御信号である。これら
は従来例の制御回路３２を修正することによって生成可
能である。なお、この制御回路３２は、ＴＡＰ（Ｔest
Ａccess Ｐort ）コントローラである。即ち、制御信号
ＴＥ、ＴＳＥを使って内部回路をテストするモードを、
制御回路３２で定義し、バウンダリスキャンレジスタの
ほかのテストモードとの整合性を保ちつつ、従来からの
制御信号ＳＤＲ、ＣＤＲ、ＵＤＲ、ＭＤ信号の動作を含
めて、これらの信号を作り出すように論理回路を設計す
る。

【００３８】図９、１０、１１に実際の回路例を、テス
ト用バウンダリスキャンレジスタを使う場合、使わない
場合にわけて示す。これらの図において、論理ゲートＧ
１０〜１２は、テスト対象とするユーザ回路のものであ
る。Ｎ１及びＮ３はユーザ回路における通常入力であ
り、Ｎ２はユーザ回路における通常出力である。

【００３９】図９では従来からのバウンダリスキャンレ
ジスタを含む回路でバウンダリスキャンレジスタは入出
力バッファのテストに使用される。又、内部にスキャン
回路が含まれた場合、このスキャン回路のために、制御
回路３２とは別に信号線が供給される。

【００４０】ここで、内部スキャンフリップフロップ３
０は、内部のユーザ回路中のフリップフロップをテスト
のために、入力及び出力を順次接続し、データを順次ス
キャンできるようにしたものである。図中で内部スキャ
ンフリップフロップ３０が入力しているＳＥは、内部ス
キャン用スキャン選択信号である。ＳＩＳは、内部スキ
ャン用スキャン入力信号である。ＳＯＳは、内部スキャ
ン用スキャン出力信号である。

【００４１】制御回路３２は、前述のようにＴＡＰコン
トローラを構成している回路である。該制御回路３２
は、ＴＣＫ、ＴＤＩ、ＴＭＳ、ＴＲＳＴ、ＴＤＯ、最終
段のバウンダリスキャンレジスタのＳＤＯが出力するＳ
ＤＩを入力する。又、該制御回路３２は、ＣＤＲ、ＵＤ
Ｒ、ＳＤＲ、ＭＤ、第１段のバウンダリスキャンレジス
タのＳＤＩに入力するＳＤＯを出力する。

【００４２】図１０は出力バッファＰＯを通常の双方向
バウンダリスキャンレジスタ１６に置き換えた場合であ
る。この双方向バウンダリスキャンレジスタ１６は、図
１のバウンダリスキャンレジスタ及び図３のバウンダリ
スキャンレジスタを複合したものである。図９に比べ図
１０では、ノードＡの論理状態の設定が可能である。即
ち、テスト時の外部よりの所望回路ノードの論理状態設
定の制御性の悪いノードＡを、双方向バッファのＤＯ出
力で論理状態を外部から制御することができる。これに
よって、テストがある程度容易になる。しかし、この時
ＰＯは入力モードに固定されるため、ノードＢがＰＯで
観測できなくなる。

【００４３】図１１は、テスト用バウンダリスキャンレ
ジスタ４０及び４２への置き換えを行った場合である。
この場合は、ノードＡの論理状態制御、ノードＢの論理
状態観測に加え、更にもう１つの論理状態の制御が可能
である。この図では、テスト時に外部から行う論理状態
設定の制御性が低いノードＣの論理状態を、バウンダリ
スキャンレジスタのＴＳＤＯ出力を使って制御してい
る。又、内部のスキャン回路をバウンダリスキャンレジ
スタのＳＤＩ、ＳＤＯに接続し、バウンダリスキャンレ
ジスタ、内部スキャンフリップフロップを、１つのスキ
ャンパスとして動作することができる。

【００４４】図１１において、制御回路３２Ａは、前述
の制御回路３２に対して、本発明に係る信号を生成する
よう、一部回路の修正をしたものである。該制御回路３
２Ａは、ＴＥ、ＴＳＥを出力する。

【００４５】図１２は、第４実施形態の動作を示すタイ
ムチャートである。

【００４６】この図において、時刻ｔ１から時刻ｔ２に
おいて、制御回路３２のＴＡＰコントローラとしての回
路設定を外部より行う。時刻ｔ２以降では、スキャンテ
ストを行う。時刻ｔ２から時刻ｔ３までは、テストデー
タ入力である。時刻ｔ３から時刻ｔ４までは、テスト対
象の回路からのデータをスキャンレジスタに取り込む。

【００４７】続いて、内部のフリップフロップを積極的
に利用したものが図１３の第５実施形態になる。この場
合、Ｕｐｄａｔｅ側のフリップフロップからもテストデ
ータの書き込み、読み出しが可能になる。この例は入力
バッファの場合であるが、その他のバッファに対しても
同様のものが使用できる。

【００４８】

【発明の効果】回路の出力バッファがテスト時には入力
ピンとして動作するため、テスト時の外部よりの所望回
路ノードの論理状態設定の制御性が向上する。又、回路
中に含まれるバウンダリスキャンレジスタの数の分だ
け、制御点、観測点が増えることになり、テスト容易性
が向上する。

【００４９】一方、回路がバウンダリスキャンレジスタ
を含むことを前提としているため、バウンダリスキャン
レジスタ自体は回路オーバーヘッドとはならない。バウ
ンダリスキャンレジスタの制御回路（ＴＡＰコントロー
ラ等）の修正分と、バウンダリスキャンレジスタ自体の
修正分、テスト入力が与えられるポイントに挿入される
回路（マルチプレクサなど）、値がバウンダリスキャン
レジスタによって観測されるノードからバウンダリスキ
ャンレジスタまでと、バウンダリスキャンレジスタから
とテスト入力が与えられるポイントまでの配線分が、基
本的な回路のオーバーヘッドとなり、大幅な回路面積の
増加、性能の劣化なしでテスト性が向上する。

【００５０】このように、本発明によれば、テスト回路
増加による集積度低下を抑えながら、テスト対象のユー
ザ回路のより多くのノードに対して、テストに伴った論
理状態設定や観測を行えるようにして、故障検出率や設
計不良検出率の向上や、テストパターンの短縮によるテ
スト能率向上を図ることができる。

【図面の簡単な説明】

【図１】実施形態に対比する第１従来例のバウンダリス
キャンレジスタの回路図

【図２】上記第１従来例に対応する本発明が適用された
第１実施形態のバウンダリスキャンレジスタの回路図

【図３】実施形態に対比する第２従来例のバウンダリス
キャンレジスタの回路図

【図４】上記第２従来例に対応する本発明が適用された
第２実施形態のバウンダリスキャンレジスタの回路図

【図５】実施形態に対比する第３従来例のバウンダリス
キャンレジスタの回路図

【図６】上記第３従来例に対応する本発明が適用された
第３実施形態のバウンダリスキャンレジスタの回路図

【図７】実施形態に対比する第４従来例のバウンダリス
キャンレジスタの回路図

【図８】上記第４従来例に対応する本発明が適用された
第４実施形態のバウンダリスキャンレジスタの回路図

【図９】従来のバウンダリスキャンレジスタの利用例の
回路図

【図１０】従来の双方向のバウンダリスキャンレジスタ
の利用例の回路図

【図１１】本発明が適用された実施形態のバウンダリス
キャンレジスタの利用例の回路図

【図１２】前記第４実施形態の動作を示すタイムチャー
ト

【図１３】本発明が適用された第５実施形態のバウンダ
リスキャンレジスタの回路図

【符号の説明】

１０、１２、１４、１６、４０、４２、４４、４６…バ
ウンダリスキャンレジスタ ３０…内部スキャンフリップフロップ ３２…制御回路 ＦＦ１、ＦＦ２…フリップフロップ Ｍ１〜Ｍ７、Ｍ１０、Ｍ１１…マルチプレクサ Ｂ１〜Ｂ８、Ｂ１０、Ｂ１１、Ｂ２０〜Ｂ２２…バッフ
ァ

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数のフリップフロップと、他の当該バウ
   ンダリスキャンレジスタのフリップフロップ出力からの
   信号、又は論理状態設定及び観測の対象となるユーザ回
   路から外部に対する入出力信号を切り換えるマルチプレ
   クサとを備え、該マルチプレクサを切り換えることで、
   他の当該バウンダリスキャンレジスタと共に、前記フリ
   ップフロップの入力及び出力を順次接続してスキャン回
   路を構成し、これらフリップフロップをシフトレジスタ
   として動作させ、それぞれのフリップフロップの前記論
   理状態設定観測をするバウンダリスキャンレジスタにお
   いて、 入力側の前記マルチプレクサに、３入力択一選択のもの
   を採用し、 該マルチプレクサで、前記フリップフロップ出力信号、
   及び前記入出力信号に加え、前記ユーザ回路中で論理状
   態設定及び観測の対象とするノード信号を択一選択でき
   るようにしたことを特徴とするバウンダリスキャンレジ
   スタ。
2. 【請求項２】複数のフリップフロップと、他の当該バウ
   ンダリスキャンレジスタのフリップフロップ出力からの
   信号、又は論理状態設定及び観測の対象となるユーザ回
   路から外部に対する入出力信号を切り換えるマルチプレ
   クサとを備え、該マルチプレクサを切り換えることで、
   他の当該バウンダリスキャンレジスタと共に、前記フリ
   ップフロップの入力及び出力を順次接続してスキャン回
   路を構成し、これらフリップフロップをシフトレジスタ
   として動作させ、それぞれのフリップフロップの前記論
   理状態設定観測をするバウンダリスキャンレジスタにお
   いて、 前記マルチプレクサを切り換えて前記スキャン回路を構
   成した際に、次の別のバウンダリスキャンレジスタに出
   力する信号を、前記ユーザ回路中で論理状態を設定する
   ノードに対して出力する回路を備えるようにしたことを
   特徴とするバウンダリスキャンレジスタ。