JPH04366777A - 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法 - Google Patents

論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法

Info

Publication number
JPH04366777A
JPH04366777A JP3141681A JP14168191A JPH04366777A JP H04366777 A JPH04366777 A JP H04366777A JP 3141681 A JP3141681 A JP 3141681A JP 14168191 A JP14168191 A JP 14168191A JP H04366777 A JPH04366777 A JP H04366777A
Authority
JP
Japan
Prior art keywords
threshold voltage
input
voltage
input threshold
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3141681A
Other languages
English (en)
Inventor
Tsuruo Urabe
卜部 鶴郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3141681A priority Critical patent/JPH04366777A/ja
Publication of JPH04366777A publication Critical patent/JPH04366777A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,論理集積回路における
入力閾値電圧の測定方法および入力閾値電圧特性の良・
不良判定方法に関する。集積回路装置は,製品により入
力閾値電圧が異なるので,論理信号のハイ側とロー側の
電圧を定める基準となる閾値電圧が規格の範囲にあるか
どうか実際の製品について試験する必要がある。
【0002】そして,この試験は通常大型のLSIテス
ターを用いて行われるが,試験中に測定対象の論理集積
回路内部の動作において発生するノイズのため,正しい
入力閾値電圧を測定できない場合がある。本発明は,簡
単な構成で,正しい閾値電圧を測定できる集積回路の入
力閾値電圧の測定方法および入力閾値電圧特性の良・不
良判定を提供することを目的とする。
【0003】
【従来の技術】図5は,従来の論理集積回路の入力閾値
電圧測定方法を示す。図(a) は,テストパターン入
力による方法を示し,集積回路の機能試験用のテストパ
ターンによりLSIテスターを用いて試験する場合を示
す。
【0004】入力信号のハイ側およびロー側の設定電圧
を変えて数回試験を行い,機能試験結果に誤りを生じる
(FAIL)する電圧を入力閾値電圧とする。図は,ハ
イ側の試験において,ハイレベルの電圧を数回に分けて
下げながら機能試験結果を判定し,ロー側の試験におい
て,ローレベルの電圧を数回に分けて上げながら,機能
試験を行い,機能試験結果により入力電圧の閾値電圧を
測定した場合を示す。
【0005】この方法では,ハイ側の試験において,ロ
ー向きのノイズのために正しく測定されないことがある
。また,ロー側の試験において,ハイ向きのノイズのた
めに,正しい閾値電圧が測定できないことがある。例え
ば,図示のようにハイ側の試験を行う場合,第1回目に
おいては,電圧レベル1から電圧レベル9に変化する電
圧を入力する。その機能試験結果は正しい(PASS)
とされる。
【0006】第2回目には,電圧レベル2から電圧レベ
ル9に変化する電圧を印加する。その機能試験結果は正
しいとされる。第3回目には,電圧レベル3から電圧レ
ベル9に変化する電圧を印加する。その機能試験結果は
正しいとされる。
【0007】第4回目には,電圧レベル4から電圧レベ
ル9に変化する電圧を印加する。このとき,印加電圧は
真の閾値電圧5より上にあって,機能試験結果は正しい
とされるべきものであるが,ロー向きのノイズの影響を
受けて,機能試験結果が正しくない(FAIL)と出力
されることがある。
【0008】同様に,ロー側の試験においては,第1回
目で電圧レベル9から電圧レベル1に変化する電圧を入
力する。その機能試験の結果は正しいとされる。第2回
目で,電圧レベル8から電圧レベル1までの電圧を入力
する。その機能試験結果は,正しいとされる。
【0009】第3回目は,電圧レベル7から電圧レベル
1まで変化する電圧を印加する。この時の印加電圧は真
の閾値電圧レベル5より低いのであるから,機能試験結
果は正しいと出力されるべきものであるが,ハイ向きの
ノイズの影響を受けて,正しくない(FAIL)と出力
される場合がある。
【0010】以上のように,図 (a)の方法では,ハ
イ側における測定結果からは電圧レベル4に入力電圧閾
値があると判断され,ロー側において測定した場合には
,入力電圧閾値は電圧レベル7にあると判断され,両者
に大きな食い違いを生じることがある。
【0011】このように,テストパターンにより,LS
Iテスターにより試験する場合には,大部分の入力回路
,出力回路,内部回路が同時に動作するため,入力電圧
閾値の測定時にノイズの影響を受けて,非測定対象素子
の正しい入力閾値電圧を判定することができないことが
ある。
【0012】図(b) は,入出力ピン間のスルーパス
を活性化した後に,入力電圧を変化させ,出力が反転し
た入力電圧を入力閾値電圧とするものである。図は,入
力ピン電圧と出力ピン電圧の関係を示す。入力ピン電圧
を変化して入力した結果出力ピン電圧が変化する点Sの
電圧が入力閾値電圧と判定される。
【0013】この方法においては,LSIテスター等の
大型機器を必要とし,スルーパスの活性化パターンの設
定が煩雑である。図(c) ,(d) は入力ピンのV
−I特性から入力電圧閾値を測定する方法を示す。
【0014】図 (c)に示すように,入力電流の変化
する点の入力電圧Sから入力電圧閾値を求めることがで
きる。この方法は,測定のために大型の機器を必要とせ
ず,ノイズの影響を受けないで測定できるが,論理集積
回路によっては,入力部の回路構成から入力電圧と入力
電流の関係が図(d) のようになる場合があり,この
場合には,閾値電圧がどの点にあるかを判定できない。
【0015】
【発明が解決しようとする課題】従来の集積回路の入力
閾値電圧測定方法のうち,図4 (a)の方法は,LS
Iテスター等の大型の測定器を必要とする上に,集積回
路内部において発生するノイズの影響を受けて正しい閾
値が測定できないものであった。また,図 (b)の方
法は,LSIテスター等の大型の測定器を必要とし,ス
ルー活性化パターンを設定する必要があり煩雑なもので
あった。 また,図 (c),の方法は,集積回路における入力回
路の構成によっては,入力閾値電圧を判定することが不
可能な場合があった。
【0016】本発明は,簡単な構成で入力閾値電圧を正
確に測定できる論理集積回路における入力閾値電圧およ
び入力閾値電圧特性の良・不良の判定方法を提供するこ
とを目的とする。
【0017】
【課題を解決するための手段】本発明は,集積回路内部
においてチェーン接続されたフリップフロップのスキャ
ンモードでは,チェーンが接続された各フリップフロッ
プがイネーブルからディセーブル,もしくはディセーブ
ルからイネーブルに変化するとき,集積回路に流れる電
源電流が変化することを利用し,フリップフロップ回路
のイネーブル,ディセーブルの状態を定めるコントロー
ル信号電圧を徐々に低下させるか,もしくは減少させる
ことにより各フリップフロップの状態をイネーブルから
ディセーブルもしくはディセーブルからイネーブルに変
化させ,その状態が変化する時のコントロール信号の電
圧が入力閾値電圧に等しいことから,入力閾値電圧を測
定するようにした。
【0018】図1により本発明の基本構成を示す。図 
(a)は測定回路である。図において,1は集積回路で
あって,内部にフリップフロップ回路(FF)2〜4を
含み,スキャンモードにおいて,チェーン接続された各
フリップフロップがスキャンイン信号によりスキャンさ
れるものである。2〜4はフリップフロップ回路であっ
て,スキャンモードにおける,イネーブルにおいて,ス
キャンイン信号入力により各フリップフロップが動作す
るものである。5は入力部のゲート,6はコントロール
信号入力手段であって,フリップフロップ回路2〜4を
イネーブルまたはディセーブルにする信号を,電圧可変
にフリップフロップ回路2〜4に入力するものである。 7はコントロール信号の電圧を測定する電圧計である。 8は電源電流を測定する電流計である。
【0019】図 (b)は,入力電圧閾値測定方法を示
す図である。図において,横軸は,コントロール信号の
入力電圧,縦軸は電源電流である。Sは入力閾値電圧点
を示す。
【0020】
【作用】本発明の基本構成の動作を説明する。フリップ
フロップ回路2〜4がディセーブル状態からイネーブル
状態に変化するように,コントロール信号を電圧変化さ
せて,各フリップフロップ2〜4に印加する場合につい
て説明する。
【0021】フリップフロップ回路に印加されるコント
ロール電圧がハイレベルでディセーブルになり,ローレ
ベルでイネーブルになるものとする。コントロール信号
をハイレベルから,徐々に低下させるようにして,コン
トロール信号を入力すると,入力部のゲート5の閾値電
圧以下になった時点でフリップフロップ回路2〜4がイ
ネーブルとなり,スキャンイン入力信号に基づいて各フ
リップフロップが一斉に動作を開始する。そのため,電
源電流がその時点で急激に増加する。そして,その時の
コントロール信号の電圧が入力閾値電圧である。
【0022】図 (b)はコントロール電圧と電源電流
Aの関係を表している。コントロール信号の電圧をディ
セーブル状態からイネーブルに徐々に変化させたとき,
コントロール信号の電圧がSで各フリップフロップがイ
ネーブルに変化し,電源電流が増加したことを表す。
【0023】そして,S点の電圧がゲート5の閾値電圧
に等しくなる。同一集積回路内部においては,集積回路
の他のゲートの特性もそろっているので,ゲート5の閾
値電圧が集積回路1の他の入力端子の入力閾値電圧と等
しくなる。従って,本発明のように,電源電流が変化す
るS点のコントロール電圧を測定することにより,集積
回路1の各入力端子の入力閾値電圧を簡略的に知ること
ができる。特に,ディセーブルからイネーブルに変化す
る場合には,ノイズの影響がなく,正確な入力閾値電圧
を測定できる。
【0024】なお,上記説明においては,各フリップフ
ロップをディセーブルからイネーブルに変化させる場合
について説明したが,イネーブルからディセーブルへ変
化するようにしてもよい。
【0025】
【実施例】図2は本発明の実施例1を示す。図 (a)
は本発明をシリアルスキャン構成のフリップフロップ回
路を備える論理集積回路に適用した場合の測定回路であ
る。
【0026】図において,11は集積回路であって,内
部にフリップフロップ(FF■)〜フリップフロップ(
FF■)を含み,スキャンモードにおいて,各フリップ
フロップがチェーン接続されるものである。12は電源
電流を測定する電流計,13,14は電圧計であって,
フリップフロップ(FF■)〜フリップフロップ(FF
■)をイネーブルもしくはディセーブルに設定するクロ
ックパルス電圧(コントロール信号電圧)を測定するも
のである。22〜25はフリップフロップ回路である。 20,21はそれぞれ,クロックパルスの入力部のゲー
トである。SCAN−INは,フリップフロップ回路2
2〜25に入力されるスキャンイン信号である。 Aクロック,Bクロックは,フリップフロップ回路22
〜25をイネーブルもしくはディセーブルに設定するク
ロックパルス(コントロール信号)である。
【0027】図の構成の動作を説明する。スキャンモー
ドにおいて,Aクロック電圧とBクロック電圧の両方を
イネーブル側にすると,チェーン接続された全フリップ
フロップ22〜25がスキャンイン信号に基づく動作を
開始する。このとき,電源電流は大となる。
【0028】そこで,例えば,Aクロック,Bクロック
ともに各フリップフロップ回路がイネーブルになるよう
にしておく。そして,Aクロック電圧を徐々に上昇させ
,ディセーブルにする。ディセーブルへの変化は,電源
電流が小となった時点で判定できるので,その時のAク
ロック電圧(コントロール信号電圧)を測定する。その
Aクロックの電圧がAクロックの入力端子の入力閾値電
圧をあたえる。
【0029】同様に,Aクロック,Bクロックともに各
フリップフロップともにイネーブルにしておいて,Bク
ロックの電圧を徐々に上昇させる。そして,ディセーブ
ルになって,電源電流が減少したときのBクロックの電
圧を測定する。その電圧がBクロックの入力端子の入力
閾値電圧を与える。
【0030】以上により,Aクロック入力端子,Bクロ
ック入力端子の入力電圧閾値を測定できるが,他の入力
端子の入力閾値電圧も同様の特性であると考えられる。 従って,A,Bクロックの入力端子の入力閾値電圧から
,他の入力端子の入力閾値電圧を知ることができる。
【0031】図3は本発明の実施例(2) を示す。図
は本発明をアドレスによりフリップフロップ回路を指定
するアドレススキャン構成のフリップフロップ回路を備
える論理集積回路に本発明を適用した場合の実施例を示
す。
【0032】図において,30は集積回路,31〜34
はフリップフロップ回路,35はフリップフロップ回路
をアドレスにより指定するアドレス回路であって,各フ
リップフロップ31〜32を全てイネーブルに設定する
オール・アドレス,イネーブル入力部を備えているもの
である。36は電源電流を測定する電流計,37はオー
ル・アドレス・イネーブルの電圧変化を検出する電圧計
である。
【0033】オール・アドレス・イネーブル信号は,バ
ーンイン試験において,自己発熱により装置温度を上昇
させるための駆動用信号であって,全アドレスを同時に
指定してイネーブルとし,各フリップフロップ回路を動
作させるものである。図の構成の動作を説明する。
【0034】リセット信号をセットし,スキャンイン信
号を入力した状態で,オール・アドレス・イネーブルの
入力電圧を徐々に上昇させる。オール・アドレス・イネ
ーブル信号の電圧が,アドレス回路の入力部のゲートの
閾値電圧を超えると,全フリップフロップ回路が一斉に
動作を開始する。フリップフロップ回路がイネーブルに
変化した時点は,電源電流が増加することから判定でき
る。そして,その時のオール・アドレス・イネーブル信
号の電圧を測定する。その電圧が,入力閾値電圧である
【0035】本実施例においては,一入力端子のみの入
力閾値電圧の測定であるが,他の入力端子の入力電圧閾
値の値もほぼ同様である。本発明によれば,電源電流と
入力電圧の電流−電圧特性を簡単に測定でき,集積回路
の特性解析に有効であるが,さらに本発明を応用して,
集積回路の最大閾値電圧と最小閾値電圧の規格について
の良・不良判定を簡単に行うことができる。
【0036】図4は,本発明を応用した,集積回路の入
力閾値電圧の良・不良の簡易測定方法を示す。図 (a
)は,集積回路の良・不良判定の原理を示す。確実にイ
ネーブルとする閾値よりも十分低い電圧aで,電源電流
A1を測定する。次に,確実にディセーブルとする閾値
電圧よりも十分に高い電圧bにより,電源電流A2を測
定する。
【0037】次に,集積回路の最大閾値電圧αで電源電
流を測定する。次に最小閾値電圧βで,電源電流を測定
する。図 (b)は,最大・最小閾値電圧と閾値電圧の
関係を示す図である。最小閾値電圧αで,電源電流を測
定したところ,電流値がA1であれば,閾値電圧はαよ
り高いSにある。しかし,電流値がA2であれば,閾値
電圧は,αより低いS’にある。
【0038】同様に,最大閾値電圧βについては,電源
電流の電流値がA2であれば,閾値はベータより低いS
にあり,電流値がA2であれば,閾値はβより高いS’
にある。(c)は,以上の方法により,集積回路の入力
閾値電圧特性の良・不良を判定する方法を示す。
【0039】1は,最大閾値電圧βが閾値電圧Sより低
い場合で不良と判定される。2は最小閾値電圧αが閾値
電圧Sよりも高い場合で,不良と判定される場合である
。3は閾値電圧が最大閾値電圧より低く,最小閾値電圧
よりも高い場合で,良と判定される場合を示す。
【0040】
【発明の効果】本発明によれば,簡単な構成で,論理集
積回路の入力閾値電圧を,ノイズの影響をうけることな
く正確に測定できる。また,集積回路の入力部の構成,
特性によらず,測定可能である。
【図面の簡単な説明】
【図1】本発明の基本構成を示す図である。
【図2】本発明の実施例(1) を示す図である。
【図3】本発明の実施例(2) を示す図である。
【図4】本発明により集積回路の入力閾値特性の良・不
良特性を判定する方法を示す図である。
【図5】従来の入力閾値電圧測定方法を示す図である。
【符号の説明】
1  :論理集積回路 2〜4:フリップフロップ回路 5  :ゲート 6  :コントロール信号入力手段 7  :電圧計 8  :電流計

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  集積回路内部のフリップフロップ回路
    (2〜4)をスキャンする機能を備える論理集積回路(
    1) の入力閾値電圧測定方法において,該フリップフ
    ロップ回路(2〜4)をイネーブルもしくはディセーブ
    ルに設定するコントロール信号を該フリップフロップ回
    路(2〜4)に入力し,スキャンイン信号を該フリップ
    フロップに入力した状態において,上記コントロール信
    号の電圧を徐々に低下もしくは上昇させながら,電源電
    流およびコントロール信号電圧を測定し,電源電流の変
    化により該フリップフロップ回路(2〜4)がディセー
    ブルからイネーブル,もしくはイネーブルからディセー
    ブルへの変化を検出し,該変化を生じた時のコントロー
    ル電圧を入力閾値電圧とすることを特徴とする論理集積
    回路の入力閾値電圧測定方法および入力閾値電圧特性の
    良・不良判定方法。
  2. 【請求項2】  請求項1において,論理集積回路(1
    ) はフリップフロップ回路(2〜4)をアドレス指定
    によりスキャンする機能を備え,該フリップフロップ回
    路(2〜4)をイネーブルもしくはディセーブルにする
    信号入力端子を備えたものであって,該フリップフロッ
    プ回路をイネーブルもしくはディセーブルにするコント
    ロール信号を該信号入力端子に印加し,コントロール信
    号電圧を徐々に上昇もしくは低下させながらすることに
    より,該フリップフロップをディセーブルからイネーブ
    ル,もしくはイネーブルからディセーブルへ変化させる
    ものであることを特徴とする論理集積回路の入力閾値電
    圧測定方法および入力閾値電圧特性の良・不良判定方法
  3. 【請求項3】  請求項1もしくは2の入力閾値電圧測
    定方法により論理集積回路(1) の入力閾値電圧の良
    もしくは不良を判定する方法において,フリップフロッ
    プ回路のイネーブルおよびディセーブルにおける電源電
    流を測定し,最大入力閾値電圧および最小入力閾値電圧
    をコントロール信号入力端子に印加することにより電源
    電流を測定し,コントロール信号電圧の低い側にイネー
    ブルおよび高い側にディセーブルがある場合において,
    最小入力閾値電圧がイネーブル側および最大入力閾値電
    圧がディセーブル側にある場合に良と判定し,コントロ
    ール信号電圧の高い側にイネーブルおよび低い側にディ
    セーブルがある場合において,最大入力閾値電圧がイネ
    ーブル側および最小入力閾値電圧がディセーブル側にあ
    る場合に良と判定することを特徴とする論理集積回路の
    入力閾値電圧特性の良・不良判定方法。
JP3141681A 1991-06-13 1991-06-13 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法 Withdrawn JPH04366777A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3141681A JPH04366777A (ja) 1991-06-13 1991-06-13 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3141681A JPH04366777A (ja) 1991-06-13 1991-06-13 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法

Publications (1)

Publication Number Publication Date
JPH04366777A true JPH04366777A (ja) 1992-12-18

Family

ID=15297736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3141681A Withdrawn JPH04366777A (ja) 1991-06-13 1991-06-13 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法

Country Status (1)

Country Link
JP (1) JPH04366777A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105570A (zh) * 2013-01-23 2013-05-15 无锡华润上华科技有限公司 一种开启电压的测试方法及系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105570A (zh) * 2013-01-23 2013-05-15 无锡华润上华科技有限公司 一种开启电压的测试方法及系统
WO2014114180A1 (zh) * 2013-01-23 2014-07-31 无锡华润上华科技有限公司 一种开启电压的测试方法及系统
US9696371B2 (en) 2013-01-23 2017-07-04 Csmc Technologies Fab2 Co., Ltd. Test method and system for cut-in voltage

Similar Documents

Publication Publication Date Title
US5996102A (en) Assembly and method for testing integrated circuit devices
US6586921B1 (en) Method and circuit for testing DC parameters of circuit input and output nodes
US5736862A (en) System for detecting faults in connections between integrated circuits and circuit board traces
US6741946B2 (en) Systems and methods for facilitating automated test equipment functionality within integrated circuits
US7043674B2 (en) Systems and methods for facilitating testing of pads of integrated circuits
JP2000206176A (ja) バ―イン装置
US6593765B1 (en) Testing apparatus and testing method for semiconductor integrated circuit
US6031386A (en) Apparatus and method for defect testing of integrated circuits
US7036061B2 (en) Structural input levels testing using on-die levels generators
US6128757A (en) Low voltage screen for improving the fault coverage of integrated circuit production test programs
US6025708A (en) System for verifying signal voltage level accuracy on a digital testing device
JPH1183952A (ja) 電子回路の試験方法及び試験装置
JPH04366777A (ja) 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法
JP4259692B2 (ja) 回路基板検査装置
JP3494942B2 (ja) 集積半導体回路
JPH06160487A (ja) Cmos型集積回路のテストパターンおよび試験方法,テストパターンの作成方法
JP3372488B2 (ja) 半導体cmos集積回路の試験装置
JP2730504B2 (ja) 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
Muhtaroglu et al. I/O self-leakage test
US5990699A (en) Method for detecting opens through time variant current measurement
US20060156139A1 (en) Systems and methods for facilitating testing of integrated circuits
JP2963234B2 (ja) 高速デバイス試験方法
JP3598643B2 (ja) 半導体集積回路測定装置および半導体集積回路装置
JPS631248Y2 (ja)
JPH11142489A (ja) Lsi検査方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903