JPS631248Y2 - - Google Patents

Info

Publication number
JPS631248Y2
JPS631248Y2 JP11820382U JP11820382U JPS631248Y2 JP S631248 Y2 JPS631248 Y2 JP S631248Y2 JP 11820382 U JP11820382 U JP 11820382U JP 11820382 U JP11820382 U JP 11820382U JP S631248 Y2 JPS631248 Y2 JP S631248Y2
Authority
JP
Japan
Prior art keywords
test
voltage
terminal
current
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11820382U
Other languages
English (en)
Other versions
JPS5923674U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11820382U priority Critical patent/JPS5923674U/ja
Publication of JPS5923674U publication Critical patent/JPS5923674U/ja
Application granted granted Critical
Publication of JPS631248Y2 publication Critical patent/JPS631248Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

【考案の詳細な説明】 この考案はIC試験装置に関し、特にICの端子
の直流的な特性を試験するIC試験装置の改良に
関するものである。
<考案の背景> LSIのようなICを試験する試験方法には下記の
2種類が存在する。
ICの各端子の直流的な特性を試験する直流
特性試験、 ICの内部回路が所定の動作を行なうか否か
を試験する機能試験、 簡単な組合せ回路では直流特性試験により素子
の良否を判定することができる。然し乍ら順序動
作が可能なIC或は複雑なLSIになると直流試験だ
けでは素子の良否を判定することができないため
一般には直流特性試験と機能試験とが併用され
る。
直流特性試験によれば例えばケーシング側のピ
ンとチツプ間を結ぶボンデングの不良等が直ちに
解るため、不良素子の早期発見に有効であり主に
機能試験の前に実施される。
直流特性試験は第1図に示す電流印加電圧測定
モードと、第2図に示す電圧印加電流測定モード
の2種のモードで試験が実行される。第1図及び
第2図において101はパフオーマンスボード1
03に装着された被試験IC、102aは現在直
流特性試験を行なつている端子、102b〜10
2nはその他の状態にある端子、104は被試験
IC101に動作電圧を与える電源、105は直
流特性試験を行なう試験用電源である。第1図の
場合は電流源105aであり、第2図の場合は電
圧源105bが接続される。直流試験を行なつて
いない他の端子102a〜102nにはこゝでは
特に図示しないが実動状態に近い条件の回路が接
続されて例えば入力ピンにはH又はL論理の仮想
信号が与えられ、出力ピンにはレベル判定回路が
負荷として接続される。
第1図の電流印加電圧測定モードでは電流源1
05aから端子102aに電流を与え、このとき
の端子102aの電圧を電圧測定手段106によ
り測定し、電圧が規定した電圧の範囲内にあるか
否かを測定し、その端子の電流特性を判定する。
第2図の電圧印加電流測定モードでは電源10
5は電圧源105bとされ、測定しようとする端
子ピン102aに規定範囲内の電圧を与えそのと
きの電流を電流測定手段107により測定し、電
圧特性を判定する。
この直流特性試験は各端子102a〜102n
毎に行なわれ、一つの端子の試験が終了すると電
源105は他の端子に接続され、順次全ての端子
について直流試験が行なわれる。
このため実際には第3図に示すようにパフオー
マンスボード103の各端子102a〜102n
にリレー301,302,303,304を含む
ピン制御部305a,305b,……305nが
接続され、リレー301〜304を制御して直流
特性試験モードと機能試験モードの切換を行な
い。試験用電源105内に設けたリレー313と
314により直流試験の電流印加モードと、電圧
印加モードの切換を行なうようにしている。
尚306はパターン信号発生源を示し、機能試
験の場合に端子102aが入力端子であつたとき
はリレー301をオンにし、パターン信号発生源
306から出力されるパターン信号をドライバ3
07を通じて端子102aに与える。また端子1
02aが出力端子の場合はリレー302をオンに
し、レベル判定回路308により読出のタイミン
グにおいて規定したH論理又はL論理の電圧値を
出力するか否かを判定し、その判定結果を論理比
較器309に供給し、この論理比較器309にお
いてパターン発生器306から与えられる期待値
と比較され、その一致不一致により被試験IC1
01の機能が正常に動作しているか否かを判定す
る。
直流特性試験の場合に端子102aを試験する
ときはリレー301,302はオフとされ、リレ
ー313又は314をオンに制御して端子102
aに電圧又は電流を与える。電圧を与えたときは
そのとき端子102aに流入又は流出する電流を
電流測定手段107により測定し、また電流を与
えたときは端子102aの電圧を電圧測定手段1
06によつて測定し、端子102aの直流に対す
る特性を測定する。このとき試験対象でない他の
ピン制御部305b………305nでは端子10
2b………102nが入力か出力端子かによりリ
レー301又は303がオンとされ、入力端子の
場合はドライバ307からH論理又はL論理の何
れか一方の信号が与えられ、また出力端子の場合
はレベル判定回路308が接続される。
各ピン制御部305a〜305nに設けたリレ
ー301〜304の制御は制御用プロセツサ31
1により行なわれる。この制御用プロセツサ31
1により各ピン制御部305a−305nのリレ
ー301〜304を制御して、機能試験モードと
直流特性試験モードの切換を行なうと共に直流特
性試験モードにおいては試験用電源105内に設
けたリレー313,314を制御して電圧印加モ
ードと電流印加モードの切換制御を行ない。また
リレー303,304を制御して被試験端子の切
換を行なう。更に試験用電源105の出力電圧及
び出力電流の制御も行なう。
上記したように機能試験の場合は端子102a
〜102nが出力端子か入力端子であるかにより
リレー301〜304の状態は固定されるが、直
流試験の場合はリレー301〜304の切換制御
は頻繁に行なわれる。このためリレー301〜3
04及びその他のリレー312,313,314
は全て高速応等形のリレーが用いられる。高速応
答形のリレーは応答を速くするために接片の質量
を可及的に小さく設計し、高速応答を可能として
いる。従つて電流容量としては小さなものとなつ
ている。
このようにリレーの接点容量が小さいことから
リレー303,304をオンにしたとき仮にIC
の端子が共通電位点にシヨートされていた場合に
はリレー303,304に大きな電流が流れ、接
点を破損させるおそれがある。つまり試験用電源
105には電流制限機能を持たせることができる
から、この電源105から大きい電流が流出する
ことは阻止することができる。よつて電源105
内のリレー312,313,314はICの端子
がシヨート状態にあつても保護することができ
る。
これに対しリレー303,304は電源105
から離れたピン制御部305a〜305nに設け
られるため、電源105とピン制御部305a〜
305nの間の距離が長いと、そのケーブルにお
いて共通電位との間に浮遊容量が発生し、この浮
遊容量に充電された電荷がリレー303,304
を通じて放電することによりリレー303,30
4の接点が破損する事故が起きるおそれがある。
<従来の欠点> このような点から従来はリレー303,304
をオンにする場合には電源105の出力電圧及び
出力電流値を低下させ、リレー303,304を
オンにしてから電源105の電圧及び電流値を規
定の値となるように上昇させている。よつて直流
特性試験では被測定端子を切換る毎に試験用電源
105は電圧を低下させ、接続完了後に電圧を上
昇させるように電源105を制御する必要があつ
た。
従つてこの電圧制御のために時間を必要とし、
試験時間が長くなる欠点がある。また電源105
の電圧制御は制御用プロセツサ311で行なうた
め制御用プロセツサ311のソフトウエアの負担
が重くなる欠点がある。
<考案の目的> この考案では直流特性試験において試験を行な
う端子を切換る場合でも試験用電源105の出力
電圧を低下させなくて済み、従つて試験時間を短
縮することができるIC試験装置を提供しようと
するものである。
<考案の概要> この考案ではピン制御部305a〜305nと
電源105の間を結ぶケーブルの少なくともピン
制御部305a〜305n側に電流制限抵抗器を
設け、この電流制限抵抗器によりICの端子が他
の回路等にシヨートされていたとしてもリレー3
03及び304に大きな電流が流れることを制限
するようにしたものである。
従つてこの考案によれば直流試験において試験
しようとする端子を切換る場合でも試験用電源1
05の電圧を低下させなくてよく、その時間だけ
測定時間を短縮できる実益が得られる。
<考案の実施例> 第4図にこの考案の一実施例を示す。図中第3
図と対応する部分には同一符号を付して示す。
この考案においては試験用電源105とピン制
御部305a〜305nを結ぶケーブル401の
ピン制御部305a〜305n側の端部に電流制
限用抵抗器402,403を直列に接続するもの
である。こゝで電圧及び電流を被試験IC101
に与える側のライン404に挿入した抵抗器40
3には並列にスイツチ405を接続し、被試験
IC101に大きい電流を供給するような場合に
このスイツチ405をオンにし、大きな電流を供
給できるようにしたものである。
<考案の効果> 上記したようにケーブル401のピン制御部側
に抵抗器402,403を直列に挿入したことに
よりケーブル401において発生する浮遊容量4
06,407が存在しても、この抵抗器402,
403によつて電流が制限されるため試験用電源
105は電圧又は電流を出力することができる状
態のままピン制御部305a〜305nに設けた
リレー303,304を制御することができる。
従つてリレー303,304を切換制御して直
流特性試験を行なう端子を切換る場合に、その都
度試験用電源105の電圧及び電流値を絞る操作
を行なわなくて済む。よつて試験用電源105の
状態に制御しなくてよく、それだけ直流特性試験
の試験時間を短縮できる利点が得られる。
【図面の簡単な説明】
第1図はICの直流特性試験における電流印加
電圧測定モードを説明するための接続図、第2図
はICの直流特性試験における電圧印加電流測定
モードを説明するための接続図、第3図は従来の
IC試験装置を説明するためのブロツク図、第4
図はこの考案の一実施例を示すブロツク図であ
る。 101……被試験IC、105……試験用電源、
305a〜305n……ピン制御部、401……
ケーブル、402,403……電流制限抵抗器。

Claims (1)

  1. 【実用新案登録請求の範囲】 A 電流出力モード及び電圧出力モードに切換る
    ことができる試験用電源と、 B 被試験ICの端子に機能試験モードと直流特
    性試験モードの回路を切換接続するピン制御部
    と、 C 上記試験用電源とピン制御部を結ぶケーブル
    と、 D このケーブルの上記ピン制御部側に直列接続
    した電流制限用抵抗器と、 から成るIC試験装置。
JP11820382U 1982-08-02 1982-08-02 Ic試験装置 Granted JPS5923674U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11820382U JPS5923674U (ja) 1982-08-02 1982-08-02 Ic試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11820382U JPS5923674U (ja) 1982-08-02 1982-08-02 Ic試験装置

Publications (2)

Publication Number Publication Date
JPS5923674U JPS5923674U (ja) 1984-02-14
JPS631248Y2 true JPS631248Y2 (ja) 1988-01-13

Family

ID=30271788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11820382U Granted JPS5923674U (ja) 1982-08-02 1982-08-02 Ic試験装置

Country Status (1)

Country Link
JP (1) JPS5923674U (ja)

Also Published As

Publication number Publication date
JPS5923674U (ja) 1984-02-14

Similar Documents

Publication Publication Date Title
US5610530A (en) Analog interconnect testing
JP3527814B2 (ja) 集積回路
JPH0120700Y2 (ja)
JPS631248Y2 (ja)
JP2003532082A (ja) 短絡スイッチを備えた電子回路デバイスおよびそのデバイスを試験する方法
US5124647A (en) Contact testing device
JPH08179011A (ja) 半導体試験装置のピン試験回路
JP2001091562A (ja) 回路基板検査装置
JPS5811584B2 (ja) パルス遅延時間テスト装置
JPS6329277A (ja) 論理集積回路の試験装置
JPS6217727Y2 (ja)
JP2963234B2 (ja) 高速デバイス試験方法
JPH07109844B2 (ja) 半導体集積回路
KR100431318B1 (ko) 반도체소자의esd테스트장치및그구동방법
US5841965A (en) System and method for automatically determining test point for DC parametric test
JPS62278473A (ja) 半導体電子回路
JPH07151819A (ja) 集積回路試験装置
RU2020498C1 (ru) Устройство контроля контактирования интегральных схем
JPH08226942A (ja) 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
JPS62211570A (ja) プリント基板検査装置
JPH0317567A (ja) プローバのアタッチメントボード
JPH03189575A (ja) 半導体装置の試験方法および試験装置
JPH04366777A (ja) 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法
JPS6262300B2 (ja)
JPS596553A (ja) 論理回路