JP2001091562A - 回路基板検査装置 - Google Patents

回路基板検査装置

Info

Publication number
JP2001091562A
JP2001091562A JP27350199A JP27350199A JP2001091562A JP 2001091562 A JP2001091562 A JP 2001091562A JP 27350199 A JP27350199 A JP 27350199A JP 27350199 A JP27350199 A JP 27350199A JP 2001091562 A JP2001091562 A JP 2001091562A
Authority
JP
Japan
Prior art keywords
current
range
input
circuit
input range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27350199A
Other languages
English (en)
Other versions
JP4259692B2 (ja
Inventor
Hidehiko Mitsuki
秀彦 満木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP27350199A priority Critical patent/JP4259692B2/ja
Publication of JP2001091562A publication Critical patent/JP2001091562A/ja
Application granted granted Critical
Publication of JP4259692B2 publication Critical patent/JP4259692B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【課題】 絶縁検査を短時間で精度良く行う。 【解決手段】 導体パターンP1,P2間に検査電圧を
印加する検査用プローブ3a,3bと、複数の入力レン
ジを備え、切替制御された各入力レンジ毎の変換率で検
査用プローブ3a,3b間の電流を電圧変換するレンジ
回路12と、入力レンジを大電流用の入力レンジから小
電流用の入力レンジに切替制御する制御回路11と、導
体パターンP1,P2間の絶縁抵抗値を演算する演算回
路14とを備え、導体パターン間の絶縁良否を判定する
回路基板検査装置において、制御回路11は、良否判定
に合致する入力レンジよりも大電流用の入力レンジのい
ずれかに切替制御した際に、検査用プローブ3a,3b
間を流れる電流の電流値が、その入力レンジにおける定
格電流範囲の下限値よりも小電流の基準値に低下したと
きに、レンジ回路12の入力レンジを小電流用の入力レ
ンジに切り替える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、検査対象としての
一対の導体パターン間に一対の検査用プローブを介して
検査電圧を印加した状態で、その一対の検査用プローブ
を流れる電流をレンジ回路によって電圧変換し、その変
換した電圧値から演算した絶縁抵抗値に基づいて絶縁検
査を行う回路基板検査装置に関するものである。
【0002】
【従来の技術】この種の回路基板検査装置として、図3
に示す検査装置21が従来から知られている。この検査
装置21は、制御装置22と、検査用のプローブ3a,
3bとを備えている。この場合、制御装置22は、絶縁
検査の際に各種制御を実行する制御部31と、検査電圧
を出力する直流電源15と、プローブ3a,3b間を流
れる電流の電流値を測定する電流計32とを備えてい
る。この場合、電流計32は、切替制御可能な複数の入
力レンジを備え、その入力レンジが制御部31によって
切替制御された際には、その各入力レンジ毎に予め規定
された所定の変換率でプローブ3a,3b間を流れる電
流IO を電圧変換し、その変換した電圧データDV を制
御部31に出力する。一方、プローブ3a,3bは、接
触型プローブであって、検査対象の回路基板PCに対し
てX,YおよびZ(上下)方向に移動可能に構成される
と共に、絶縁検査時には、回路基板PC上に形成された
導体パターンP1,P2に接触させられる。
【0003】この検査装置21では、絶縁検査時には、
まず、プローブ3a,3bが、検査対象の導体パターン
P1,P2にそれぞれ接触させられる。次いで、プロー
ブ3a,3bを介して、直流電源15の検査電圧を導体
パターンP1,P2間に印加する。続いて、電流計32
が、プローブ3a,3b間を流れる電流を電流−電圧変
換した後、電圧データDV を制御部31に出力する。次
いで、制御部31が、電圧データDV 、および検査電圧
の電圧値に基づいて、導体パターンP1,P2間の絶縁
抵抗値を演算し、その絶縁抵抗値に基づいて絶縁良否を
判定する。
【0004】この場合、導体パターンP1,P2間の絶
縁抵抗値が例えば100MΩ程度の高抵抗のときに絶縁
状態が良好と判定される。したがって、絶縁良否を精度
良く判定するためには、制御部31は、電流計32の入
力レンジを分解能が最も細かい小電流用の入力レンジに
切替制御し、その際に電流計32から出力される電圧デ
ータDV に基づいて絶縁良否を判定する。その一方、導
体パターンP1,P2間には、一般的には、ある程度の
容量が存在する。また、コンデンサのオープンテストを
兼用する場合、そのコンデンサが導体パターンP1,P
2間に接続されていることもある。このため、両導体パ
ターンP1,P2間に検査電圧を印加した場合、通常、
印加直後には、大電流の突入電流が流れ、時間の経過に
伴い、その電流値が徐々に減少する。したがって、検査
電圧の印加直後の状態では、電流計32の破損を防止す
るために、制御部31は、制御信号SS を出力すること
により、電流計32の入力レンジを最も分解能が粗い大
電流測定用の入力レンジに切替制御し、電流IO の電流
値がその大電流測定用の入力レンジの定格電流範囲(例
えば、定格電流が100mAのときには120mA〜1
0mA)の下限値(例えば、この例では10mA)より
も低下したときに制御信号SS を出力して、その入力レ
ンジよりも小電流用の入力レンジに切替制御する。これ
らの切替制御を繰り返し行うことにより、いわゆるオー
トレンジ機能が実現され、電流IO の電流値の読取精度
が向上されると共に、絶縁検査に最適な入力レンジが複
数の入力レンジから自動的に選択される。
【0005】したがって、このオートレンジ機能によっ
て電流計32の入力レンジが切替制御される場合、最初
に、最も大電流用の入力レンジAに切替制御されるた
め、図4に示すように、電流IO の電流値が検査電圧を
印加した直後の時間t11の時点で最も大きくなる。次
いで、電流IO の電流値が時間の経過と共に減少し、そ
の入力レンジAの定格電流範囲の下限値IALまで低下し
た時間t12の時点では、制御部31が、制御信号SS
を出力することにより、次に大電流用の入力レンジBに
レンジダウンさせる。やがて、時間t13の時点で入力
レンジBの定格電流範囲の下限値IBLまで低下すると、
制御部31が、制御信号SS を出力することにより、や
や小電流用の入力レンジCにレンジダウンさせる。次い
で、時間t14の時点で入力レンジCの定格電流範囲の
下限値ICLまで低下すると、制御部31は、制御信号S
S を出力することにより、最も小電流用の入力レンジD
にレンジダウンさせる。この後、導体パターンP1,P
2間の容量が電流IO によって充電されるため、電流I
O の電流値は、時間t15の時点で、リーク電流程度の
電流値に安定する。この際には、制御部31が、その入
力レンジDに切替制御した状態の電流計32から出力さ
れる電圧データDV 、および検査電圧の電圧値に基づい
て絶縁抵抗値を演算した後、その絶縁抵抗値に基づいて
絶縁良否を最終的に判定する。
【0006】
【発明が解決しようとする課題】ところが、従来の検査
装置21には、以下の問題点がある。すなわち、従来の
検査装置21では、電流IO の電流値が各入力レンジの
定格電圧範囲の下限値まで低下したときに、制御部31
が電流計32の入力レンジを1つずつレンジダウンさせ
ている。この場合、小電流用の入力レンジの等価内部抵
抗のほうが大電流用の入力レンジの等価内部抵抗よりも
高抵抗となる。このため、電流計32の入力レンジがよ
り小電流用の入力レンジであればあるほど、導体パター
ンP1,P2間の容量を充電する充電電流が小電流に電
流制限される。したがって、検査電圧の印加時に大電流
用の入力レンジに固定されている場合と比較して、導体
パターンP1,P2間の容量が完全に充電されるまでに
長時間を要する。この結果、最終的に絶縁抵抗値を測定
するのに適した入力レンジに切り替えられるまでに長時
間を必要としてしまう。このため、従来の検査装置21
には、各導体パターンP1,P2間についての絶縁検査
に時間を要する結果、回路基板PC全体としての検査時
間が非常に長時間化し、これにより検査コストの高騰を
招いているという問題点がある。
【0007】なお、上記したように、検査電圧の印加時
に、大電流用の入力レンジに固定しておくこともでき
る。この場合には、導体パターンP1,P2間の容量を
素早く充電することは可能である。しかし、かかる場
合、絶縁抵抗値を正確に測定することができないため、
絶縁検査自体の信頼性が低下するという問題点がある。
【0008】本発明は、かかる問題点に鑑みてなされた
ものであり、絶縁検査を短時間で精度良く行うことが可
能な回路基板検査装置を提供することを主目的とする。
【0009】
【課題を解決するための手段】上記目的を達成すべく請
求項1記載の回路基板検査装置は、検査対象としての一
対の導体パターン間に検査電圧を印加する一対の検査用
プローブと、切替制御可能な複数の入力レンジを備える
と共に切替制御された各入力レンジ毎に予め規定された
所定の変換率で一対の検査用プローブ間を流れる電流を
電圧変換するレンジ回路と、検査電圧の印加時にレンジ
回路の入力レンジを大電流用の入力レンジから小電流用
の入力レンジに向けて順に切替制御する制御回路と、電
圧変換された電圧の電圧値に基づいて一対の導体パター
ン間の絶縁抵抗値を演算する演算回路とを備え、演算さ
れた絶縁抵抗値に基づいて、その一対の導体パターン間
の絶縁良否を判定する回路基板検査装置において、制御
回路は、良否判定に合致する入力レンジよりも大電流用
の入力レンジのいずれか1つに切替制御した際に、一対
の検査用プローブ間を流れる電流の電流値が、その入力
レンジにおける定格電流範囲の下限値よりも小電流の所
定の基準値に低下したときに、レンジ回路の入力レンジ
を小電流用の入力レンジに向けて切り替える第1の切替
制御を行うことを特徴とする。なお、本発明における
「絶縁検査」とは、導体パターン間の絶縁状態について
の検査、および一対の導体パターン間に半田付けまたは
形成されたコンデンサについてのオープン検査を含む概
念である。
【0010】請求項2記載の回路基板検査装置は、検査
対象としての一対の導体パターン間に検査電圧を印加す
る一対の検査用プローブと、切替制御可能な複数の入力
レンジを備えると共に切替制御された各入力レンジ毎に
予め規定された所定の変換率で一対の検査用プローブ間
を流れる電流を電圧変換するレンジ回路と、検査電圧の
印加時にレンジ回路の入力レンジを大電流用の入力レン
ジから小電流用の入力レンジに向けて順に切替制御する
制御回路と、電圧変換された電圧の電圧値に基づいて一
対の導体パターン間の絶縁抵抗値を演算する演算回路と
を備え、演算された絶縁抵抗値に基づいて、その一対の
導体パターン間の絶縁良否を判定する回路基板検査装置
において、制御回路は、良否判定に合致する入力レンジ
よりも大電流用の入力レンジのいずれか1つに切替制御
した際に、一対の検査用プローブ間を流れる電流の電流
値が、その入力レンジにおける定格電流範囲の下限値よ
りも小電流であって、その電流値の変化量が所定変化量
を下回ったときに、レンジ回路の入力レンジを小電流用
の入力レンジに向けて切り替える第1の切替制御を行う
ことを特徴とする。なお、本発明における「所定変化
量」については、各入力レンジ毎に異なる変化量に規定
してもよいし、すべての入力レンジにおいて同一変化量
に規定してもよい。
【0011】請求項3記載の回路基板検査装置は、請求
項1または2記載の回路基板検査装置において、制御回
路は、良否判定に合致する入力レンジよりも大電流用の
各入力レンジに切替制御したすべての際に、第1の切替
制御を行うことを特徴とする。
【0012】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る回路基板検査装置の好適な実施の形態について
説明する。なお、従来の検査装置21および検査対象と
同一の構成要素については同一の符号を付して重複した
説明を省略する。
【0013】検査装置1は、ベアボード(プリント基板
単体)やICパッケージの検査を実行可能に構成されて
いる。具体的には、検査装置1は、図1に示すように、
制御装置2、および検査用のプローブ3a,3bを備え
ている。この場合、制御装置2は、制御回路11、本発
明におけるレンジ回路に相当するレンジ抵抗回路12、
A/D変換回路13、演算回路14および直流電源15
を備えている。制御回路11は、制御信号SS を出力し
てのレンジ抵抗回路12内のレンジ抵抗の切り替えによ
る入力レンジの切替制御、および演算回路14から出力
される測定データDM に基づいての絶縁良否の判定処理
などを実行する。レンジ抵抗回路12は、制御信号SS
によって切替制御可能な複数のレンジ抵抗を備えて構成
され、このレンジ抵抗が切り替えられることにより入力
レンジが切替制御される。また、レンジ抵抗回路12
は、入力された制御信号SS に応じて、例えば、100
mA以下、10mA以下、1mA以下、および100μ
A以下の各入力レンジのいずれか1つに切替制御され、
切替制御された入力レンジ毎に予め規定された所定の変
換率で、プローブ3a,3b間を流れる電流IO を電圧
変換することにより電圧信号SV を生成する。また、レ
ンジ抵抗回路12では、各入力レンジの定格電流範囲が
定格電流(例えば100mA以下の入力レンジであれば
100mA)の例えば1.2倍〜1/10倍までと規定
されており、その定格電圧範囲内のときには、電流IO
の電流波形をクリップさせることなく高精度で電圧変換
する。
【0014】また、A/D変換回路13は、レンジ抵抗
回路12から出力される電圧信号SV をアナログ−ディ
ジタル変換することにより電圧データDV を生成する。
演算回路14は、A/D変換回路13から出力される電
圧データDV 、および直流電源15から出力される検査
電圧の電圧値に基づいて導体パターンP1,P2間の絶
縁抵抗値を演算し、その演算結果である測定データDM
を出力する。直流電源15は、例えば、DC100Vの
検査電圧を生成して出力する。
【0015】次に、検査装置1における絶縁検査処理に
ついて、図2を参照して説明する。
【0016】この検査装置1では、まず、プローブ3
a,3bが、検査対象の導体パターンP1,P2にそれ
ぞれ接触させられる。次いで、制御回路11が、制御信
号SSを出力することにより、レンジ抵抗回路12の入
力レンジを最も分解能が粗く、かつ大電流用入力レンジ
である100mA用の入力レンジAに切替制御する。続
いて、制御回路11は、同図に示す時間t1の時点で、
直流電源15から検査電圧を出力させることにより、プ
ローブ3a,3bを介して導体パターンP1,P2間に
検査電圧を印加させる。この際には、レンジ抵抗回路1
2内のレンジ抵抗の抵抗値に応じて制限される電流値の
電流IO がプローブ3a,3b間を流れる。この場合、
レンジ抵抗回路12は、電流IO を電流−電圧変換する
ことにより生成した電圧信号SV をA/D変換回路13
に出力する。次いで、A/D変換回路13が、電圧信号
SV をアナログ−ディジタル変換することにより生成し
た電圧データDV を制御回路11に出力する。
【0017】次に、制御回路11は、電流IO の電流値
が、レンジ抵抗回路12の入力レンジAにおける定格電
流範囲の下限値IAL(この例では10mA)よりも低電
流である所定の基準値IAR(例えば、2mA)まで低下
したか否かを電圧データDVに基づいて監視する。時間
t2の時点で電流IO が基準値IARまで低下すると、制
御回路11は、制御信号SS を出力することによって、
レンジ抵抗回路12の入力レンジを10mA用の入力レ
ンジBに切替制御する。引き続き、制御回路11は、入
力レンジBにおける定格電流範囲の下限値IBL(この例
では1mA)よりも低電流である所定の基準値IBR(例
えば、0.2mA)まで低下したか否かを監視する。時
間t3の時点で電流IO が基準値IBRまで低下すると、
制御回路11は、制御信号SS を出力することによっ
て、レンジ抵抗回路12の入力レンジを1mA用の入力
レンジCに切替制御する。
【0018】同様にして、制御回路11は、レンジ抵抗
回路12の入力レンジCにおける定格電流範囲の下限値
ICL(この例では100μA)よりも低電流である所定
の基準値ICR(例えば、20μA)まで低下したか否か
を監視する。時間t4の時点で電流IO が基準値ICRま
で低下すると、制御回路11は、制御信号SS を出力す
ることによって、レンジ抵抗回路12の入力レンジを、
最も分解能が細かく、かつ絶縁抵抗値の測定に適した低
電流用入力レンジである100μA用の入力レンジDに
切替制御する。次いで、制御回路11は、この状態で電
流IO の変化量が所定変化量(例えば、1mA/S)を
下回ったか否かを監視する。時間t5の時点で下回った
ときには、導体パターンP1,P2間の容量がほぼ満充
電状態のため、制御回路11は、演算回路14に対して
絶縁抵抗値の演算を開始させる。この際には、演算回路
14は、A/D変換回路13から出力される電圧データ
DV 、および検査電圧の電圧値に基づいて、導体パター
ンP1,P2間の絶縁抵抗値を演算し、その演算結果で
ある測定データDM を制御回路11に出力する。続い
て、制御回路11は、絶縁抵抗値が例えば100MΩの
基準値以上か否かを判別し、基準値以上のときには、導
体パターンP1,P2の絶縁状態が良好であると判別す
る。制御回路11は、他のすべての一対の導体パターン
間について、以上の処理を行い、すべての一対の導体パ
ターン間の絶縁状態が良好であると判別したときには、
回路基板PCが良品回路基板であると判定する。
【0019】なお、制御回路11は、電流IO の電流値
変化量が所定変化量を下回ったときには、レンジ抵抗回
路12の入力レンジを切替制御する。例えば、導体パタ
ーンP1,P2間に絶縁不良が存在するときには、ある
程度の漏れ電流が電流IO として流れる。このため、電
流IO が各入力レンジの定格電流の下限値から、その入
力レンジの基準値(IAR,IBRまたはICR)までの範囲
内の電流値となるときがある。かかる場合、電流IO の
所定変化量を各入力レンジに対応させて予め制御回路1
1に記憶させておくことで、制御回路11は、その入力
レンジに切替制御された際に、電流IO の電流値の変化
量が所定変化量を下回ったときに、低電流側の入力レン
ジに切替制御する。この際には、制御回路11は、その
低電流側の入力レンジに切替制御した状態で測定された
絶縁抵抗値に基づいて、絶縁良否を判定する。この場合
にも、導体パターンP1,P2間の容量がより大電流の
電流IO で、かつより長時間充電されるため、その容量
が素早く充電される結果、より短時間で絶縁抵抗値を演
算可能な状態に到達する。
【0020】このように、この検査装置1では、各入力
レンジの定格電流範囲内の下限値よりも低電流の基準値
(IAR,IBR,ICR)に達した時点で入力レンジを切替
制御する。このため、電流IO が各入力レンジの定格電
流範囲内の下限値に達した時点で入力レンジを切替制御
する方式と比較して、導体パターンP1,P2間の容量
がより大電流の電流IO で、かつより長時間充電され
る。したがって、図2の波線で示す検査装置21におけ
る電流特性と比較して、その容量が素早く充電されるた
め、より短時間で絶縁抵抗値を演算可能な状態に到達す
る。この結果、一対の導体パターンP1,P1に対する
絶縁検査をより短時間で、かつ精度良く行うことができ
る。
【0021】なお、本発明は、上記した実施の形態に示
した構成および動作に限定されず、適宜変更が可能であ
る。例えば、レンジ抵抗回路12における各入力レンジ
の定格電流、定格電流範囲、およびその下限値などは本
発明の実施の形態で示した数値に限定されず、適宜変更
が可能である。また、検査装置1では、レンジ抵抗回路
12の各入力レンジ毎に、その入力レンジに対応する基
準値よりも電流IO の電流値が下回ったときに低電流側
の入力レンジに切替制御しているが、例えば、最も大電
流用の入力レンジ(この例では100mA)のときにの
みこの切替制御を行うなど、特定の1つまたは複数の入
力レンジに切替制御した際にのみ、この切替制御を行う
ように構成することもできる。さらに、レンジ抵抗回路
12の回路自体も特に限定されず、各種方式のレンジ回
路を採用することができる。また、絶縁検査に加えて導
体パターンP1,P2間の導通検査やいわゆるオープン
/ショート検査を行えるように検査装置1を構成しても
よいのは勿論である。
【0022】さらに、本発明における一対の検査用プロ
ーブは検査装置1における移動型のプローブ3a,3b
に限定されない。例えば、数多くのプローブを導体パタ
ーンの形成位置に応じた位置に植設した治具側プローブ
であってもよい。この場合、通常、絶縁検査の際には、
1本のプローブを除いた他のすべてのプローブを共通接
続し、その1本のプローブと他のプローブ(両者が本発
明における一対の検査用プローブに相当する)との間の
絶縁抵抗値を測定することによって絶縁検査を実行す
る。その際に、1本のプローブが接触している導体パタ
ーンと、他のすべてのプローブが接触している数多くの
導体パターンとの間(これらが本発明における一対の導
体パターン間に相当する)の容量が数nF〜数百nFに
なることがあり、かかる場合にも、本発明を適用するこ
とにより、絶縁検査をより短時間で終了することができ
る。
【0023】また、本発明は、回路基板検査装置への適
用に限らず、電圧計、電力計、マルチメータおよび波形
記録計などの入力レンジを複数有する各種測定装置に適
用することもできる。
【0024】
【発明の効果】以上のように、請求項1記載の回路基板
検査装置によれば、制御回路が、良否判定に合致する入
力レンジよりも大電流用の入力レンジのいずれか1つに
切替制御した際に、一対の検査用プローブ間を流れる電
流の電流値がその入力レンジにおける所定の基準値に低
下したときに第1の切替制御を行うことにより、その電
流の電流値が各入力レンジの定格電流範囲内の下限値に
達した時点で入力レンジを切替制御する方式と比較し
て、導体パターン間の容量に対して、より大電流の電流
で、より長時間充電することができるため、その容量を
素早く充電することができる。これにより、より短時間
で絶縁抵抗値を演算可能な状態に到達させることができ
る結果、一対の導体パターンに対する絶縁検査をより短
時間で、かつ精度良く行うことができる。
【0025】また、請求項2記載の回路基板検査装置に
よれば、制御回路が、良否判定に合致する入力レンジよ
りも大電流用の入力レンジのいずれか1つに切替制御し
た際に、一対の検査用プローブ間を流れる電流の変化量
が所定変化量を下回ったときに第1の切替制御を行うこ
とにより、その電流の電流値が各入力レンジの定格電流
範囲内の下限値に達した時点で入力レンジを切替制御す
る方式と比較して、導体パターン間の容量に対して、よ
り大電流の電流で、より長時間充電することができるた
め、その容量を素早く充電することができる。これによ
り、より短時間で絶縁抵抗値を演算可能な状態に到達さ
せることができる結果、一対の導体パターンに対する絶
縁検査をより短時間で、かつ精度良く行うことができ
る。
【0026】さらに、請求項3記載の回路基板検査装置
によれば、制御回路が、良否判定に合致する入力レンジ
よりも大電流用の各入力レンジに切替制御したすべての
際に第1の切替制御を行うことにより、最も早く絶縁抵
抗値を演算可能な状態に到達させることができる結果、
一対の導体パターンに対する絶縁検査を最も短時間で終
了することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る検査装置1の構成を
示すブロック図である。
【図2】検査装置1および検査装置21による絶縁検査
時における電流IO の経過時間に対する電流値の特性を
示す電流特性図である。
【図3】従来の検査装置21のブロック図である。
【図4】検査装置21による絶縁検査時における電流I
O の経過時間に対する電流値の特性を示す電流特性図で
ある。
【符号の説明】
1 検査装置 3a,3b プローブ 11 制御回路 12 レンジ抵抗回路 14 演算回路 15 直流電源 IO 電流 P1,P2 導体パターン PC 回路基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 検査対象としての一対の導体パターン間
    に検査電圧を印加する一対の検査用プローブと、切替制
    御可能な複数の入力レンジを備えると共に切替制御され
    た前記各入力レンジ毎に予め規定された所定の変換率で
    前記一対の検査用プローブ間を流れる電流を電圧変換す
    るレンジ回路と、前記検査電圧の印加時に前記レンジ回
    路の前記入力レンジを大電流用の入力レンジから小電流
    用の入力レンジに向けて順に切替制御する制御回路と、
    前記電圧変換された電圧の電圧値に基づいて前記一対の
    導体パターン間の絶縁抵抗値を演算する演算回路とを備
    え、前記演算された絶縁抵抗値に基づいて、その一対の
    導体パターン間の絶縁良否を判定する回路基板検査装置
    において、 前記制御回路は、前記良否判定に合致する前記入力レン
    ジよりも大電流用の入力レンジのいずれか1つに切替制
    御した際に、前記一対の検査用プローブ間を流れる電流
    の電流値が、その入力レンジにおける定格電流範囲の下
    限値よりも小電流の所定の基準値に低下したときに、当
    該レンジ回路の前記入力レンジを前記小電流用の入力レ
    ンジに向けて切り替える第1の切替制御を行うことを特
    徴とする回路基板検査装置。
  2. 【請求項2】 検査対象としての一対の導体パターン間
    に検査電圧を印加する一対の検査用プローブと、切替制
    御可能な複数の入力レンジを備えると共に切替制御され
    た前記各入力レンジ毎に予め規定された所定の変換率で
    前記一対の検査用プローブ間を流れる電流を電圧変換す
    るレンジ回路と、前記検査電圧の印加時に前記レンジ回
    路の前記入力レンジを大電流用の入力レンジから小電流
    用の入力レンジに向けて順に切替制御する制御回路と、
    前記電圧変換された電圧の電圧値に基づいて前記一対の
    導体パターン間の絶縁抵抗値を演算する演算回路とを備
    え、前記演算された絶縁抵抗値に基づいて、その一対の
    導体パターン間の絶縁良否を判定する回路基板検査装置
    において、 前記制御回路は、前記良否判定に合致する前記入力レン
    ジよりも大電流用の入力レンジのいずれか1つに切替制
    御した際に、前記一対の検査用プローブ間を流れる電流
    の電流値が、その入力レンジにおける定格電流範囲の下
    限値よりも小電流であって、その電流値の変化量が所定
    変化量を下回ったときに、当該レンジ回路の前記入力レ
    ンジを前記小電流用の入力レンジに向けて切り替える第
    1の切替制御を行うことを特徴とする回路基板検査装
    置。
  3. 【請求項3】 前記制御回路は、前記良否判定に合致す
    る前記入力レンジよりも大電流用の前記各入力レンジに
    切替制御したすべての際に、前記第1の切替制御を行う
    ことを特徴とする請求項1または2記載の回路基板検査
    装置。
JP27350199A 1999-09-28 1999-09-28 回路基板検査装置 Expired - Lifetime JP4259692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27350199A JP4259692B2 (ja) 1999-09-28 1999-09-28 回路基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27350199A JP4259692B2 (ja) 1999-09-28 1999-09-28 回路基板検査装置

Publications (2)

Publication Number Publication Date
JP2001091562A true JP2001091562A (ja) 2001-04-06
JP4259692B2 JP4259692B2 (ja) 2009-04-30

Family

ID=17528785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27350199A Expired - Lifetime JP4259692B2 (ja) 1999-09-28 1999-09-28 回路基板検査装置

Country Status (1)

Country Link
JP (1) JP4259692B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337034A (ja) * 2005-05-31 2006-12-14 Sharp Corp 検査装置
JP2007051966A (ja) * 2005-08-19 2007-03-01 Hioki Ee Corp 検査装置
JP2007315981A (ja) * 2006-05-29 2007-12-06 Hioki Ee Corp 測定装置および検査装置
JP2008014648A (ja) * 2006-07-03 2008-01-24 Hioki Ee Corp 測定装置
JP2008164416A (ja) * 2006-12-28 2008-07-17 Nidec-Read Corp 基板検査方法及び基板検査装置
JP2009216528A (ja) * 2008-03-11 2009-09-24 Hioki Ee Corp 絶縁検査方法および絶縁検査装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337034A (ja) * 2005-05-31 2006-12-14 Sharp Corp 検査装置
JP4537261B2 (ja) * 2005-05-31 2010-09-01 シャープ株式会社 検査装置
JP2007051966A (ja) * 2005-08-19 2007-03-01 Hioki Ee Corp 検査装置
JP2007315981A (ja) * 2006-05-29 2007-12-06 Hioki Ee Corp 測定装置および検査装置
JP2008014648A (ja) * 2006-07-03 2008-01-24 Hioki Ee Corp 測定装置
JP2008164416A (ja) * 2006-12-28 2008-07-17 Nidec-Read Corp 基板検査方法及び基板検査装置
JP2009216528A (ja) * 2008-03-11 2009-09-24 Hioki Ee Corp 絶縁検査方法および絶縁検査装置

Also Published As

Publication number Publication date
JP4259692B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JPH06160457A (ja) 回路板試験装置
JPH065261B2 (ja) 電子デバイス又は回路テスト方法及び装置
JP5391869B2 (ja) 基板検査方法
JP4259692B2 (ja) 回路基板検査装置
KR20000047820A (ko) 커패시터의 검사 방법
JPH07301646A (ja) プリント基板検査装置
JP3784479B2 (ja) 回路基板検査方法
JPS5817377A (ja) フラットケ−ブルの導通検査装置
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP3353288B2 (ja) Lsi試験装置
JP3281164B2 (ja) Icのインサーキットテスタによる足浮き検出方法
JPH03154879A (ja) 基板検査装置
JP2730504B2 (ja) 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
JP4987591B2 (ja) 回路基板検査装置
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JP2003149283A (ja) 電気回路診断装置
KR20230089426A (ko) Ai를 이용한 기판 검사 장치
JP2000147071A (ja) アナログ回路の特性検査装置
JP2919312B2 (ja) 半導体装置の検査方法
JPH0580093A (ja) 電子回路のインピーダンス検査装置
JPS61234375A (ja) プリント基板の検査方法およびその検査装置
JPH05107313A (ja) Ic試験器の負荷コンデンサ接続回路
JP3396109B2 (ja) Dcテストポイント自動決定装置及び方法
JPH03189575A (ja) 半導体装置の試験方法および試験装置
JPH01240873A (ja) 半導体集積回路の試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4259692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term