JP4987591B2 - 回路基板検査装置 - Google Patents

回路基板検査装置 Download PDF

Info

Publication number
JP4987591B2
JP4987591B2 JP2007174149A JP2007174149A JP4987591B2 JP 4987591 B2 JP4987591 B2 JP 4987591B2 JP 2007174149 A JP2007174149 A JP 2007174149A JP 2007174149 A JP2007174149 A JP 2007174149A JP 4987591 B2 JP4987591 B2 JP 4987591B2
Authority
JP
Japan
Prior art keywords
current
waveform
circuit board
signal
wiring patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007174149A
Other languages
English (en)
Other versions
JP2009014392A (ja
Inventor
悟朗 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2007174149A priority Critical patent/JP4987591B2/ja
Publication of JP2009014392A publication Critical patent/JP2009014392A/ja
Application granted granted Critical
Publication of JP4987591B2 publication Critical patent/JP4987591B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、検査用信号の印加によって流れる電流信号に基づいて回路基板を検査する回路基板検査装置に関するものである。
この種の回路基板検査装置(以下、「検査装置」ともいう)として、特開2000−193702号公報において開示された検査装置が知られている。この検査装置は、正極、負極、接続部および制御手段を備え、検査対象のプリント回路基板における各配線パターン間の絶縁状態の良否を検査する。この場合、制御手段を構成する絶縁判定手段は、信号印加手段、信号検出手段およびレベル判定手段を備えている。
この検査装置では、信号印加手段が、接続部を介して正極に接続されたヘッドピンに所定レベルの電気信号(電圧)を印加する。次いで、信号検出手段が、この電気信号の印加時に、接続部を介して負極に接続されたヘッドピンの電気信号(電流)のレベルを検出する。最後に、レベル判定手段が、信号検出手段により検出された電気信号のレベル(電流レベル)と印加された電圧レベルとから抵抗値を求め、この抵抗値が所定レベル以上のときに絶縁状態が良好であり、所定レベル未満のときに絶縁状態が不良であると判定する。
特開2000−193702号公報(第6−7頁、第1図)
ところが、従来の検査装置には、以下の問題点が存在している。すなわち、通常、信号印加手段による電圧信号の印加に基づいて発生する電流信号(電流)は、パターン間に存在している容量(パターン間容量)に起因して、通常、過渡応答を伴ってその信号波形が変化する。このため、従来の検出装置では、電流の信号波形の変動が収束する過渡応答期間の終期における電流値を検出し、この検出した電流レベルと電圧レベルとから抵抗値を算出する手法が一般的となっている。したがって、従来の検出装置には、電流の信号波形における過渡応答期間の終期まで抵抗値の算出が行えない結果、算出した抵抗値に基づく絶縁状態の検査に要する時間が長くなるという問題点が存在している。特に、面積が広い配線パターンのようにパターン間容量が大きくなるものについては、過渡応答期間が長くなる結果、検査に要する時間が一層長時間化する。
本発明は、かかる問題点を解決すべくなされたものであり、検査時間を短縮し得る回路基板検査装置を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板検査装置は、検査用信号を生成して回路基板に形成されている一対の配線パターン間に印加する信号生成部と、前記検査用信号の印加によって前記一対の配線パターン間に流れる電流信号の過渡応答信号波形をA/D変換部を介して電流波形データとして検出する電流波形検出部と、前記一対の配線パターン間の絶縁状態が正常なときの前記過渡応答信号波形における前記A/D変換部の入力レンジをオーバーする期間の後の所定期間に含まれる波形であって当該過渡応答信号波形のうちの前半部分の波形についての許容電流範囲データを記憶する記憶部と、前記電流波形検出部によって検出された前記前半部分の波形の前記電流波形データと前記許容電流範囲データとを比較して前記回路基板の良否を判別する判別部とを備えている。
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記記憶部は、前記所定期間の終了時点よりも遅い時点における前記一対の配線パターン間の絶縁状態が正常なときの前記過渡応答信号波形の電流値を閾値として記憶し、前記判別部は、前記前半部分の波形の前記電流波形データが前記許容電流範囲データ外となったときには、前記遅い時点での前記過渡応答信号波形の電流値と前記閾値とを比較して前記回路基板の良否を判別する。
請求項1記載の回路基板検査装置では、判別部が、電流波形検出部によって検出された電流信号の過渡応答信号波形についての前半部分の波形の電流波形データと、この前半部分の波形についての許容電流範囲データとを比較して、回路基板に形成された配線パターン間の絶縁状態を検査する。したがって、この回路基板検査装置によれば、電流信号の信号波形の変動が収束する過渡応答期間の終期における電流レベルに基づく検査とは異なり、回路基板における少なくとも絶縁状態の良好な部分については、検査時間を大幅に短縮することができ、ひいては回路基板全体の検査に要する時間も短縮することができる。
また、請求項2記載の回路基板検査装置では、電流信号の過渡応答信号波形についての前半部分の波形の電流波形データが許容電流範囲データ外となったときには、判別部が、所定期間の終了時点よりも遅い時点の過渡応答信号波形の電流値と、回路基板が正常なときの過渡応答信号波形におけるこの遅い時点での電流値である閾値とを比較して回路基板の良否を判別する。したがって、この回路基板検査装置によれば、検査対象の回路基板についての絶縁状態をより確実に検査することができる。
以下、本発明に係る回路基板検査装置の最良の形態について、添付図面を参照して説明する。
最初に、回路基板検査装置1の構成について、図面を参照して説明する。
回路基板検査装置1は、図1に示すように、プローブ2,3、プローブ移動機構(以下、単に移動機構ともいう)4a,4b、測定部5、制御部6、RAM7およびROM8を備えて構成されている。この回路基板検査装置1は、回路基板10に対する絶縁検査、具体的には、回路基板10に形成された複数の配線パターン11a,11b・・(以下、単に配線パターン11ともいう)に対する絶縁検査を実行する。
各プローブ2,3は、接触型プローブであって、プローブ固定具2a,3aを介して各移動機構4a,4bにそれぞれ取り付けられている。各移動機構4a,4bは、制御部6の制御下で、各プローブ2,3を上下左右に移動させることにより、回路基板10の表面における任意の位置にプローブ2,3の先端部を移動可能に構成されている。例えば、各移動機構4a,4bは、回路基板10の表面に形成された複数の配線パターン11上に予め設定されている測定ポイントに、各プローブ2,3の先端部を接触させる。
測定部5は、図2に示すように、信号生成部21、電流検出部22、A/D変換部23、および一対の出力端子24a,24bを備え、一対の配線パターン11間に流れる電流I1(本発明における電流信号)の信号波形データを測定可能に構成されている。信号生成部21は、制御部6から出力される制御信号Ssに同期して、ステップ信号としての検査用信号S1(電圧がV0の直流信号)を生成して、一対の出力端子24a,24b間に出力する。この構成により、各出力端子24a,24bに各プローブ2,3の後端側がそれぞれ接続され、プローブ2の先端部が一対の配線パターン11の一方(例えば配線パターン11a)の測定ポイントに接触し、かつプローブ3の先端部が一対の配線パターン11の他方(例えば配線パターン11b)の測定ポイントに接触している状態において信号生成部21が検査用信号S1を出力したときは、この2つの配線パターン11a,11b間に検査用信号S1が供給される。
電流検出部22は、電流/電圧変換回路を含んで構成されて、信号生成部21から、出力端子24a、プローブ2、検査対象となる2つの配線パターン11a,11bのうちの一方の配線パターン11a、配線パターン11a,11b間のパターン間容量C、他方の配線パターン11b、プローブ3および出力端子24bを経由して信号生成部21(具体的には、信号生成部21内のグランド)に戻る電流経路A(図2中において一点鎖線で示す)中に配設されている。本例では、一例として電流経路Aにおける出力端子24bとグランドとの間の部位に配設されている。また、電流検出部22は、信号生成部21によって配線パターン11に検査用信号S1を供給したことによって電流経路Aに流れる電流(つまり、検査用信号S1の供給に起因して配線パターン11の検査対象体に流れる電流)I1を検出すると共に、検出した電流I1を電圧信号S2に変換して出力する。
A/D変換部23は、電流検出部22と共に本発明における電流波形検出部を構成し、電圧信号S2を入力して、電圧信号S2についての信号波形データ、すなわち電流検出部22において検出された電流I1の信号波形を示すデータを電流波形データDiとして出力する。制御部6は、CPU等で構成されて本発明における判別部として機能し、各移動機構4a,4bおよび信号生成部21に対する動作制御、電流I1の信号波形(つまり測定部5から出力される電流波形データDi)についての許容電流範囲データDrに基づく第1検査処理、および電流I1の信号波形に対する閾値Ithに基づく第2検査処理を実行する。
RAM7は本発明における記憶部であって、良品回路基板から予め吸収したデータに基づいて予め規定されたすべての配線パターン11の組(一対の配線パターンで構成される組)についての許容電流範囲データDr、この許容電流範囲データDrに基づく第1検査処理の開始時間taおよび終了時間tb、閾値Ith、並びにこの閾値Ithに基づく第2検査処理を実行する時間t1が予め記憶されている。また、ROM8には、制御部6の動作プログラムが記憶されている。
次に、許容電流範囲データDrおよび閾値Ithについて具体的に説明する。まず、許容電流範囲データDrについて説明する。図3に示すステップ信号としての検査用信号S1が時間t0に一組の配線パターン11,11に供給された際に、パターン間容量Cを含む電流経路Aに流れる電流I1の信号波形(つまり電圧信号S2の信号波形)は、同図において実線および破線で示すように検査用信号S1を微分した波形(過渡応答波形)となる。本例では、電流I1の発生開始時間(電流I1の立ち上がり時間)t0から所定時間t1を経過して電流I1が十分に少なくなった時点(時間t1)において行われる第2検査処理での検査精度の確保のため、A/D変換部23の入力レンジの上限値Ihを電流I1の信号波形のピーク値Ip(つまり電圧信号S2のピーク値)に対して低く設定している。したがって、図3に示すように、A/D変換部23には、電流I1の発生開始時間t0の直後において、入力レンジをオーバーする期間(レンジオーバー期間)W1が発生する。このため、A/D変換部23から出力される電流波形データDiは、この期間W1においてA/D変換部23の上限値に固定され、この期間W1の終了時点(時間ta)の後において、その値が徐々に低下する。本例では、この期間W1に続く所定期間W2、つまり時間taから開始し、その後の時間tb(時間t1よりも十分に早い時間)において終了する所定期間W2に含まれる電流I1の過渡応答信号波形のうちの前半部分の波形(前期波形に基づいて、第1検査処理を行うべく、良品回路基板での過渡応答信号波形のうちの前期波形についての電流波形データDi(電流波形データDiで示される電流値)を包含するように許容電流範囲データDr(斜線を付した範囲データ)が設定されている。
次いで、閾値Ithについて説明する。検査対象とする一対の配線パターン11間の絶縁状態が正常であれば、電流I1の過渡応答信号波形は次第に減少して、時間t1のときに閾値Ith以下となり、最終的には、検査用信号S1の電圧V0を一対の配線パターン11間の絶縁抵抗で除算した値に収束する。この場合、収束までには長時間を要するため、電流I1の収束を待つことなく一対の配線パターン11が正常であるか否かを判別し得るように、第2検査処理を実行する時間t1のときの電流I1の電流値の標準値が閾値Ith以下となるように、その閾値Ithが設定されている。
次に、回路基板検査装置1の回路基板10に対する絶縁検査処理について、図7を参照して説明する。
まず、回路基板検査装置1では、図1に示すように、所定位置に配設された回路基板10に対して、制御部6が、移動機構4a,4bを制御して、複数の配線パターン11の組のうちの検査対象とする1組の配線パターン11,11(一対の配線パターン11a,11b)に規定された測定ポイントにプローブ2,3を接触させる(ステップ51)。次いで、制御部6は、検査対象とする1組の配線パターン11,11についての許容電流範囲データDr、並びに第1検査処理の開始時間taおよび終了時間tbをRAM7から読み出すと共に、制御信号Ssを測定部5に出力する。また、制御部6は、制御信号Ssの出力時間(時間t0)からの経過時間tの検出を開始する。
測定部5は、制御信号Ssを入力することにより、検査用信号S1の供給時における配線パターン11a,11bに流れる電流I1についての電流波形データDiの測定を開始する(ステップ52)。具体的には、測定部5では、図2に示すように、信号生成部21が、制御信号Ssに同期して検査用信号S1を生成して、プローブ2を介して配線パターン11に供給する。電流検出部22は、検査用信号S1の供給によって電流経路Aに流れる電流I1を検出すると共に、検出した電流I1を電圧に変換して電圧信号S2を出力する。また、A/D変換部23は、この電圧信号S2を入力して電流波形データDiを出力する。
次いで、制御部6は、RAM7から読み出した開始時間taと、検出している経過時間tとの比較を行い(ステップ53)、経過時間tが開始時間taに達したときに、第1検査処理を開始する。この第1検査処理では、制御部6は、測定部5から出力される電流波形データDiと、RAM7から読み出した許容電流範囲データDrとの比較を行い、電流波形データDi(具体的には、電流波形データDiの各値)が許容電流範囲データDr内に含まれているか否かを検出する(ステップ54)。この場合、検査対象としている一対の配線パターン11a,11b間の絶縁が十分であるとき(パターン間容量Cが規定の範囲内のとき)には、図3に示すように、第1検査処理の開始時間taから終了時間tbまでの所定期間W2において、電流波形データDiは許容電流範囲データDr内となる。したがって、この状態のときには、制御部6は、検査対象としている一対の配線パターン11a,11bが正常であると判別し、その結果をRAM7に記憶させて(ステップ55)、この第1検査処理を終了する。この場合、電流I1の過渡応答期間における前期期間(前半期間)において、一対の配線パターン11a,11bが正常であると判別できるため、閾値Ithを利用した検査(第2検査処理)を実行するのと比較して、検査に要する時間が大幅に短縮される。
一方、図4に示すように、電流I1の波形が、図3の波形と比較して幅広となり(期間W1が広くなり)、その結果として、所定期間W2において、電流波形データDiが許容電流範囲データDr外となったときには、一対の配線パターン11a,11bについてのパターン間容量Cが規定の範囲を超えている可能性がある。他方、図5に示すように電流I1の波形が、図3の波形と比較して幅狭となり(期間W1が狭くなり)、その結果として、所定期間W2において、電流波形データDiが許容電流範囲データDr外となったときには、一対の配線パターン11a,11bについてのパターン間容量Cが規定の範囲未満である可能性がある。また、図6に示すように、検査用信号S1がある程度印加された時点で放電(アーク)が発生して電流I1の波形が一時的に上昇(電流I1の値が一時的に上昇)して、電流波形データDiが所定期間W2のいずれかの時点において許容電流範囲データDr外となったときには、一対の配線パターン11a,11b間にいわゆるヒゲ(極めて細い不要な導体パターン)が近接した状態で介在しているか介在していた可能性がある。
このように、電流波形データDiが所定期間W2において許容電流範囲データDr外となったことを第1検査処理において制御部6が検出したとき、つまり検査対象の1組の配線パターン11,11の絶縁状態が良好でない可能性があるときには、制御部6は、経過時間tが終了時間tbに達した時点で第1検査処理を終了し、その後、RAM7から読み出した時間t1と経過時間tとの比較を行い(ステップ56)、経過時間tが時間t1に達したときに、第2検査処理を実行する(ステップ57)。この第2検査処理では、制御部6は、測定部5から出力される時間t1における電流波形データDiと、RAM7から読み出した閾値Ithとを比較して、電流波形データDi(具体的には、電流波形データDiで示される電流値)が閾値Ith以下であるか否かを検出する。この検出処理の結果、電流波形データDiが閾値Ith以下となっているときには、制御部6は、最終的に、検査対象となっている一対の配線パターン11a,11bの絶縁状態が正常であると判別して、その結果をRAM7に記憶させて、この第2検査処理を終了させる。一方、この検出処理の結果、電流波形データDiが閾値Ithを超える値となっているときには、制御部6は、最終的に、検査対象となっている一対の配線パターン11a,11bの絶縁状態が不良であると判別して、その結果をRAM7に記憶させて、第2検査処理を終了させる。
一例として、図4に示す電流I1については、時間t1に達したときの電流波形データDiが閾値Ithを超えているため、制御部6は、第2検査処理において、検査対象となっている一対の配線パターン11a,11bの絶縁状態が不良であると判別する。一方、図5,6に示す電流I1については、時間t1に達したときの電流波形データDiが閾値Ith以下であるため、制御部6は、第2検査処理において、検査対象となっている一対の配線パターン11a,11bの絶縁状態が正常であると判別する。
制御部6は、RAM7に記憶されているすべての配線パターン11,11についての検査が完了したか否かを判別しつつ(ステップ58)、上記のステップ51〜57を繰り返し実行して、すべての配線パターン11,11についての検査が完了した時点で、RAM7に記憶されている第1検査処理および第2検査処理の結果を読み出して、すべての組の配線パターン11,11についての検査結果を出力する(ステップ59)。これにより、この絶縁検査処理が完了する。なお、検査結果の出力については、回路基板検査装置1に表示装置、プリンタ装置およびプロッタ装置などを設けて目視可能な状態に出力する構成を採用することができるし、可搬型の外部メモリに記憶させる構成や、通信インターフェースを設けて外部機器に伝送する構成などの様々な構成を採用することもできる。
このように、この回路基板検査装置1では、制御部6が電流検出部22およびA/D変換部23によって検出された電流I1の電流波形データDi(所定期間W2内の電流波形データDi)と許容電流範囲データDrとを比較して、回路基板10(具体的には回路基板10に形成された配線パターン11,11間の絶縁状態)を検査する。したがって、この回路基板検査装置1によれば、電流I1の信号波形の変動が収束する過渡応答期間の終期における電流レベルに基づく検査とは異なり、少なくとも絶縁状態の良好な配線パターン11,11の組については、検査時間を大幅に短縮することができ、ひいては回路基板10全体の検査に要する時間も短縮することができる。
また、この回路基板検査装置1では、制御部6が、第1検査処理において検査対象の1組の配線パターン11,11の絶縁状態が良好でない可能性があるときには、所定時間t1を経過したときに第2検査処理を実行して、この時点(時間t1)での電流I1の電流値と閾値Ithとを比較することにより、検査対象の1組の配線パターン11,11についての絶縁状態を再度検査する。したがって、この回路基板検査装置1によれば、検査対象の1組の配線パターン11,11についての絶縁状態をより確実に検査することができる。
なお、本発明は、上記の構成に限定されない。例えば、第1検査処理を実行するための所定期間W2をレンジオーバー期間W1に続けて設定する最も好ましい例について上記したが、この所定期間W2とレンジオーバー期間W1との間に若干の間隔を設定することもできる。また、移動機構4a,4bで2本のプローブ2,3を任意の位置に移動させるフライング式のプローブを採用した構成について上記したが、測定ポイントに対応する数のプローブを複数備え、この複数のプローブのうちの任意の2本をスキャナで選択して測定部5に接続する構成を採用することもできる。
回路基板検査装置1の構成を示す構成図である。 回路基板検査装置1の測定部5の構成を示すブロック図である。 検査用信号S1、電流I1の信号波形(電流波形データDi)、および電流I1の信号波形に対する許容電流範囲データDrとの関係を示す波形図(1組の配線パターン11,11が正常なときの波形図)である。 検査用信号S1、電流I1の信号波形(電流波形データDi)、および電流I1の信号波形に対する許容電流範囲データDrとの関係を示す波形図(1組の配線パターン11,11が不良なときの波形図)である。 検査用信号S1、電流I1の信号波形(電流波形データDi)、および電流I1の信号波形に対する許容電流範囲データDrとの関係を示す波形図(1組の配線パターン11,11が正常なときの波形図)である。 検査用信号S1、電流I1の信号波形(電流波形データDi)、および電流I1の信号波形に対する許容電流範囲データDrとの関係を示す波形図(1組の配線パターン11,11が正常なときの他の波形図)である。 回路基板検査装置1の動作を説明するためのフローチャートである。
符号の説明
1 回路基板検査装置
5 測定部
6 制御部
7 RAM
10 回路基板
21 信号生成部
22 電流検出部
23 A/D変換部
Di 電流波形データ
Dr 許容電流範囲データ
Ith 閾値
S1 検査用信号
t1 所定時間

Claims (2)

  1. 検査用信号を生成して回路基板に形成されている一対の配線パターン間に印加する信号生成部と、
    前記検査用信号の印加によって前記一対の配線パターン間に流れる電流信号の過渡応答信号波形をA/D変換部を介して電流波形データとして検出する電流波形検出部と、
    前記一対の配線パターン間の絶縁状態が正常なときの前記過渡応答信号波形における前記A/D変換部の入力レンジをオーバーする期間の後の所定期間に含まれる波形であって当該過渡応答信号波形のうちの前半部分の波形についての許容電流範囲データを記憶する記憶部と、
    前記電流波形検出部によって検出された前記前半部分の波形の前記電流波形データと前記許容電流範囲データとを比較して前記回路基板の良否を判別する判別部とを備えている回路基板検査装置。
  2. 前記記憶部は、前記所定期間の終了時点よりも遅い時点における前記一対の配線パターン間の絶縁状態が正常なときの前記過渡応答信号波形の電流値を閾値として記憶し、
    前記判別部は、前記前半部分の波形の前記電流波形データが前記許容電流範囲データ外となったときには、前記遅い時点での前記過渡応答信号波形の電流値と前記閾値とを比較して前記回路基板の良否を判別する請求項1記載の回路基板検査装置。
JP2007174149A 2007-07-02 2007-07-02 回路基板検査装置 Expired - Fee Related JP4987591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007174149A JP4987591B2 (ja) 2007-07-02 2007-07-02 回路基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174149A JP4987591B2 (ja) 2007-07-02 2007-07-02 回路基板検査装置

Publications (2)

Publication Number Publication Date
JP2009014392A JP2009014392A (ja) 2009-01-22
JP4987591B2 true JP4987591B2 (ja) 2012-07-25

Family

ID=40355492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174149A Expired - Fee Related JP4987591B2 (ja) 2007-07-02 2007-07-02 回路基板検査装置

Country Status (1)

Country Link
JP (1) JP4987591B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6229877B2 (ja) * 2013-08-27 2017-11-15 日本電産リード株式会社 検査装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020153A (ja) * 1983-07-13 1985-02-01 Mitsubishi Electric Corp 絶縁抵抗測定器
JPH03154879A (ja) * 1989-11-10 1991-07-02 Nec Corp 基板検査装置

Also Published As

Publication number Publication date
JP2009014392A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
JP4532570B2 (ja) 回路基板検査装置および回路基板検査方法
CN104422860A (zh) 检测装置
JP2002156399A (ja) 回路基板の検査装置及び検査方法
JP2010185697A (ja) プリント配線板の検査装置及び検査方法
KR101045036B1 (ko) Ic 테스터
JP2007333465A (ja) 検査装置
JP4987591B2 (ja) 回路基板検査装置
JP2008139224A (ja) 測定装置
JP2015001470A (ja) 基板検査装置
JP4777828B2 (ja) 測定装置および検査装置
JP2007155640A (ja) 集積回路の検査方法と検査装置
JP2007198758A (ja) 検査装置および検査方法
JP6219073B2 (ja) 絶縁検査装置
TWI577997B (zh) 印刷基板之絕緣檢查裝置及絕緣檢查方法
JP4259692B2 (ja) 回路基板検査装置
WO2014174852A1 (en) Circuit board inspection apparatus and circuit board inspection method
JPH07301646A (ja) プリント基板検査装置
JPH0534398A (ja) 電気試験機の抵抗補正値検出方法
JP3784479B2 (ja) 回路基板検査方法
JP6403395B2 (ja) 半導体チップの測定方法および半導体チップ
JP6008493B2 (ja) 基板検査装置および基板検査方法
KR101961536B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2008261678A (ja) 検査プローブ接触検知機構および回路基板検査装置
JP6608234B2 (ja) 接触判定装置および測定装置
JP3353288B2 (ja) Lsi試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

R150 Certificate of patent or registration of utility model

Ref document number: 4987591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees