JP2008164416A - 基板検査方法及び基板検査装置 - Google Patents
基板検査方法及び基板検査装置 Download PDFInfo
- Publication number
- JP2008164416A JP2008164416A JP2006353977A JP2006353977A JP2008164416A JP 2008164416 A JP2008164416 A JP 2008164416A JP 2006353977 A JP2006353977 A JP 2006353977A JP 2006353977 A JP2006353977 A JP 2006353977A JP 2008164416 A JP2008164416 A JP 2008164416A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- electrode probe
- conducted
- positive electrode
- negative electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 136
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000000523 sample Substances 0.000 claims abstract description 592
- 238000009413 insulation Methods 0.000 claims abstract description 175
- 238000001514 detection method Methods 0.000 claims abstract description 108
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000004904 shortening Methods 0.000 abstract description 2
- 230000007704 transition Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【解決手段】出力部(13)に電位差付与を開始させた後、電流検出部(13)によって、出力部と配線パターン(21)との間に流れる電流値が所定の基準電流値以下に降下したことが検出された場合に、電流検出部による検出電流値に基づいて、正極プローブ(11)が導通された配線パターンと負極プローブ(11)が導通された配線パターンとの間の絶縁性について判定するようになっている構成において、絶縁判定のために出力部と配線パターンとの間に流れる電流値を検出するタイミングを決定するための基準電流値として、複数の基準電流値が設定されており、その複数の基準電流値が、正極プローブが導通された配線パターンと負極プローブが導通された配線パターンとの間の電気容量が大きいほどより大きな値の基準電流値が用いられるように、切り替えられて用いられる。
【選択図】図1
Description
Claims (15)
- 被検査基板に設けられた複数の配線パターンにそれぞれ導通される複数のプローブと、前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブのうちの少なくとも1つを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、を用いて、前記複数の配線パターン間の絶縁検査を行う基板検査方法であって、
前記出力部に、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間への電位差付与を開始させる第1の段階と、
前記出力部に前記電位差付与を開始させた後、前記電流検出部によって、前記出力部と前記配線パターンとの間に流れる電流値が所定の基準電流値以下に降下したことを検出する第2の段階と、
前記第2の段階で前記電流値が前記基準電流値以下に降下したことが検出された場合に、前記電流検出部による検出電流値に基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する第3の段階と、を備え、
前記第2の段階において、前記基準電流値として複数の基準電流値が設定されており、その複数の基準電流値が、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電気容量が大きいほどより大きな値の基準電流値が用いられるように、切り替えられて用いられることを特徴とする基板検査方法。 - 被検査基板に設けられた複数の配線パターン間の絶縁検査を行う基板検査装置であって、
前記複数の配線パターンにそれぞれ導通される複数のプローブと、
前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブのうちの少なくとも1つを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、
前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、
前記出力部による前記電位差付与の開始後、前記電流検出部を介して前記出力部と前記配線パターンとの間に流れる電流値が所定の基準電流値以下に降下したことを検出すると、前記電流検出部による検出電流値に基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する判定処理部と、を備え、
前記判定処理部は、前記基準電流値として複数の基準電流値が設定されており、その複数の基準電流値を、前記正極プローブが導通される前記配線パターンと前記負極プローブが導通される前記配線パターンの組み合わせに応じて切り替えて用いることを特徴とする基板検査装置。 - シグナルネットを形成する配線パターンとVGネットを形成する配線パターンとが設けられた被検査基板が有する複数の前記配線パターンにそれぞれ導通される複数のプローブと、前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、を用いて、前記複数の配線パターン間の絶縁検査を行う基板検査方法であって、
前記出力部に、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間への電位差付与を開始させる第1の段階と、
前記出力部に前記電位差付与を開始させた後、前記電流検出部によって、前記出力部と前記配線パターンとの間に流れる電流値が所定の基準電流値以下に降下したことを検出する第2の段階と、
前記第2の段階で前記電流値が前記基準電流値以下に降下したことが検出された場合に、前記電流検出部による検出電流値に基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する第3の段階と、を備え、
前記第2の段階において、前記基準電流値として少なくとも2段階の基準電流値が設定されており、前記正極プローブが導通された前記配線パターンが前記シグナルネットを形成するものである場合よりも、前記正極プローブが導通された前記配線パターンが前記VGネットを形成するものである場合の方が、大きい基準電流値が用いられることを特徴とする基板検査方法。 - シグナルネットを形成する配線パターンとVGネットを形成する配線パターンとが設けられた被検査基板が有する複数の前記配線パターン間の絶縁検査を行う基板検査装置であって、
前記複数の配線パターンにそれぞれ導通される複数のプローブと、
前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブのうちの少なくとも1つを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、
前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、
前記出力部による前記電位差付与の開始後、前記電流検出部を介して前記出力部と前記配線パターンとの間に流れる電流値が所定の基準電流値以下に降下したことを検出すると、前記電流検出部による検出電流値に基づいて、前記正極プローブが導通された前記配線パターンと記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する判定処理部と、を備え、
前記判定処理部は、前記基準電流値として少なくとも2段階の基準電流値が設定されており、前記正極プローブが導通された前記配線パターンが前記シグナルネットを形成するものである場合よりも、前記正極プローブが導通された前記配線パターンが前記VGネットを形成するものである場合の方で、大きい基準電流値を用いることを特徴とする基板検査装置。 - 請求項1又は請求項3に記載の基板検査方法における前記第3の段階において、
前記正極プローブ及び前記負極プローブを介し、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差を検出する電位差検出部をさらに用い、
前記第2の段階で、前記電流値が前記基準電流値以下に降下したことが検出された場合に、前記電位差検出部による検出電位差値と前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定することを特徴とする基板検査方法。 - 請求項1又は請求項3に記載の基板検査方法における前記第3の段階において、
前記第2の段階で、前記電流値が前記基準電流値以下に降下したことが検出された場合に、前記出力部の出力電圧レベルに基づいて取得した前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差値と、前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定することを特徴とする基板検査方法。 - 請求項5又は請求項6に記載の基板検査方法における前記3の段階において、
前記基準抵抗値として複数の基準抵抗値が設定されており、その複数の基準抵抗値は、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電気容量が大きいほどより小さな値の基準抵抗値が用いられるように、切り替えられることを特徴とする基板検査方法。 - 被検査基板に設けられた複数の配線パターンにそれぞれ導通される複数のプローブと、前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブのうちの少なくとも1つを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、前記正極プローブ及び前記負極プローブを介し、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差を検出する電位差検出部と、を用いて、前記複数の配線パターン間の絶縁検査を行う基板検査方法であって、
前記出力部に、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間への電位差付与を開始させる第1の段階と、
前記出力部に前記電位差付与を開始させた後、前記電位差検出部による検出電位差値と前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する第2の段階とを備え、
前記第2の段階において、前記基準抵抗値として複数の基準抵抗値が設定されており、その複数の基準抵抗値が、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電気容量が大きいほどより小さな値の基準抵抗値が用いられるように、切り替えられて用いられることを特徴とする基板検査方法。 - 被検査基板に設けられた複数の配線パターンにそれぞれ導通される複数のプローブと、前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブのうちの少なくとも1つを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、を用いて、前記複数の配線パターン間の絶縁検査を行う基板検査方法であって、
前記出力部に、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間への電位差付与を開始させる第1の段階と、
前記出力部に前記電位差付与を開始させた後、前記出力部の出力電圧レベルに基づいて取得した前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差値と、前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する第2の段階とを備え、
前記第2の段階において、前記基準抵抗値として複数の基準抵抗値が設定されており、その複数の基準抵抗値が、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電気容量が大きいほどより小さな値の基準抵抗値が用いられるように、切り替えられて用いられることを特徴とする基板検査方法。 - 被検査基板に設けられた複数の配線パターン間の絶縁検査を行う基板検査装置であって、
前記複数の配線パターンにそれぞれ導通される複数のプローブと、
前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブのうちの少なくとも1つを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、
前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、
前記正極プローブ及び前記負極プローブを介し、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差を検出する電位差検出部と、
前記出力部による前記電位差付与の開始後、前記電位差検出部による検出電位差値と前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する判定処理部と、を備え、
前記判定処理部は、前記基準抵抗値として複数の基準抵抗値が設定されており、その複数の基準抵抗値を、前記正極プローブが導通される前記配線パターンと前記負極プローブが導通される前記配線パターンの組み合わせに応じて切り替えて用いることを特徴とする基板検査装置。 - 被検査基板に設けられた複数の配線パターン間の絶縁検査を行う基板検査装置であって、
前記複数の配線パターンにそれぞれ導通される複数のプローブと、
前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブのうちの少なくとも1つを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、
前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、
前記出力部による前記電位差付与の開始後、前記出力部の出力電圧レベルに基づいて取得した前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差値と、前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する判定処理部と、を備え、
前記判定処理部は、前記基準抵抗値として複数の基準抵抗値が設定されており、その複数の基準抵抗値を、前記正極プローブが導通される前記配線パターンと前記負極プローブが導通される配線パターンの組み合わせに応じて切り替えて用いることを特徴とする基板検査装置。 - シグナルネットを形成する配線パターンとVGネットを形成する配線パターンとが設けられた被検査基板が有する複数の前記配線パターンにそれぞれ導通される複数のプローブと、前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、前記正極プローブ及び前記負極プローブを介し、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差を検出する電位差検出部と、を用いて、前記複数の配線パターン間の絶縁検査を行う基板検査方法であって、
前記出力部に、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間への電位差付与を開始させる第1の段階と、
前記出力部に前記電位差付与を開始させた後、前記電位差検出部による検出電位差値と前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する第2の段階とを備え、
前記第2の段階において、前記基準抵抗値として少なくとも2段階の基準抵抗値が設定されており、前記正極プローブが導通された前記配線パターンが前記シグナルネットを形成するものである場合よりも、前記正極プローブが導通された前記配線パターンが前記VGネットを形成するものである場合の方が、小さい基準抵抗値が用いられることを特徴とする基板検査方法。 - シグナルネットを形成する配線パターンとVGネットを形成する配線パターンとが設けられた被検査基板が有する複数の前記配線パターンにそれぞれ導通される複数のプローブと、前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、を用いて、前記複数の配線パターン間の絶縁検査を行う基板検査方法であって、
前記出力部に、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間への電位差付与を開始させる第1の段階と、
前記出力部に前記電位差付与を開始させた後、前記出力部の出力電圧レベルに基づいて取得した前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差値と、前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する第2の段階とを備え、
前記第2の段階において、前記基準抵抗値として少なくとも2段階の基準抵抗値が設定されており、前記正極プローブが導通された前記配線パターンが前記シグナルネットを形成するものである場合よりも、前記正極プローブが導通された前記配線パターンが前記VGネットを形成するものである場合の方が、小さい基準抵抗値が用いられることを特徴とする基板検査方法。 - シグナルネットを形成する配線パターンとVGネットを形成する配線パターンとが設けられた被検査基板が有する複数の前記配線パターン間の絶縁検査を行う基板検査装置であって、
前記複数の配線パターンにそれぞれ導通される複数のプローブと、
前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、
前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、
前記正極プローブ及び前記負極プローブを介し、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差を検出する電位差検出部と、
前記出力部による前記電位差付与の開始後、前記電位差検出部による検出電位差値と前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する判定処理部と、を備え、
前記判定処理部は、前記基準抵抗値として少なくとも2段階の基準抵抗値が設定されており、前記正極プローブが導通された前記配線パターンが前記シグナルネットを形成するものである場合よりも、前記正極プローブが導通された前記配線パターンが前記VGネットを形成するものである場合の方で、小さい基準抵抗値を用いることを特徴とする基板検査装置。 - シグナルネットを形成する配線パターンとVGネットを形成する配線パターンとが設けられた被検査基板が有する複数の前記配線パターン間の絶縁検査を行う基板検査装置であって、
前記複数の配線パターンにそれぞれ導通される複数のプローブと、
前記複数のプローブのうちのいずれか1つを正極プローブとし、その正極プローブ以外のプローブを負極プローブとし、前記正極プローブ及び前記負極プローブを介して、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間に電位差を付与する出力部と、
前記出力部と前記配線パターンとの間に流れる電流を検出する電流検出部と、
前記出力部による前記電位差付与の開始後、前記出力部の出力電圧レベルに基づいて取得した前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の電位差値と、前記電流検出部による検出電流値とに基づいて、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の模擬抵抗値を導出し、その模擬抵抗値と予め設定された基準抵抗値とを比較することにより、前記正極プローブが導通された前記配線パターンと前記負極プローブが導通された前記配線パターンとの間の絶縁性について判定する判定処理部と、を備え、
前記判定処理部は、前記基準抵抗値として少なくとも2段階の基準抵抗値が設定されており、前記正極プローブが導通された前記配線パターンが前記シグナルネットを形成するものである場合よりも、前記正極プローブが導通された前記配線パターンが前記VGネットを形成するものである場合の方で、小さい基準抵抗値を用いることを特徴とする基板検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353977A JP5014778B2 (ja) | 2006-12-28 | 2006-12-28 | 基板検査方法及び基板検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353977A JP5014778B2 (ja) | 2006-12-28 | 2006-12-28 | 基板検査方法及び基板検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008164416A true JP2008164416A (ja) | 2008-07-17 |
JP5014778B2 JP5014778B2 (ja) | 2012-08-29 |
Family
ID=39694122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006353977A Active JP5014778B2 (ja) | 2006-12-28 | 2006-12-28 | 基板検査方法及び基板検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5014778B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272579A (ja) * | 2009-05-19 | 2010-12-02 | Nf Corp | 電極の分離状態検査方法、その装置及び電子デバイスの製造方法 |
JP2011007687A (ja) * | 2009-06-26 | 2011-01-13 | Nidec-Read Corp | 基板検査方法 |
WO2014156163A1 (en) * | 2013-03-29 | 2014-10-02 | Nidec-Read Corporation | Insulation inspection apparatus and insulation inspection method |
JP2015045542A (ja) * | 2013-08-27 | 2015-03-12 | 日本電産リード株式会社 | 検査装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60104269A (ja) * | 1983-11-10 | 1985-06-08 | Kyoei Sangyo Kk | プリント配線板検査装置 |
JPH03154879A (ja) * | 1989-11-10 | 1991-07-02 | Nec Corp | 基板検査装置 |
JPH07301646A (ja) * | 1994-05-02 | 1995-11-14 | Matsushita Electric Ind Co Ltd | プリント基板検査装置 |
JP2001091562A (ja) * | 1999-09-28 | 2001-04-06 | Hioki Ee Corp | 回路基板検査装置 |
JP2006084249A (ja) * | 2004-09-15 | 2006-03-30 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
JP2007333465A (ja) * | 2006-06-13 | 2007-12-27 | Hioki Ee Corp | 検査装置 |
-
2006
- 2006-12-28 JP JP2006353977A patent/JP5014778B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60104269A (ja) * | 1983-11-10 | 1985-06-08 | Kyoei Sangyo Kk | プリント配線板検査装置 |
JPH03154879A (ja) * | 1989-11-10 | 1991-07-02 | Nec Corp | 基板検査装置 |
JPH07301646A (ja) * | 1994-05-02 | 1995-11-14 | Matsushita Electric Ind Co Ltd | プリント基板検査装置 |
JP2001091562A (ja) * | 1999-09-28 | 2001-04-06 | Hioki Ee Corp | 回路基板検査装置 |
JP2006084249A (ja) * | 2004-09-15 | 2006-03-30 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
JP2007333465A (ja) * | 2006-06-13 | 2007-12-27 | Hioki Ee Corp | 検査装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272579A (ja) * | 2009-05-19 | 2010-12-02 | Nf Corp | 電極の分離状態検査方法、その装置及び電子デバイスの製造方法 |
JP2011007687A (ja) * | 2009-06-26 | 2011-01-13 | Nidec-Read Corp | 基板検査方法 |
WO2014156163A1 (en) * | 2013-03-29 | 2014-10-02 | Nidec-Read Corporation | Insulation inspection apparatus and insulation inspection method |
JP2016515695A (ja) * | 2013-03-29 | 2016-05-30 | 日本電産リード株式会社 | 絶縁検査装置および絶縁検査方法 |
US9606166B2 (en) | 2013-03-29 | 2017-03-28 | Nidec-Read Corporation | Insulation inspection apparatus and insulation inspection method |
JP2015045542A (ja) * | 2013-08-27 | 2015-03-12 | 日本電産リード株式会社 | 検査装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5014778B2 (ja) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101222802B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JPH09152457A (ja) | 電気的配線検査方法及び装置 | |
KR102050123B1 (ko) | 절연 검사 방법 및 절연 검사 장치 | |
JP4369949B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
JP2013170917A (ja) | 基板内蔵電子部品の端子判別方法及び端子判別装置 | |
KR20130037641A (ko) | 기판검사장치 | |
JP5391869B2 (ja) | 基板検査方法 | |
JP5014778B2 (ja) | 基板検査方法及び基板検査装置 | |
JP5910262B2 (ja) | 部品内蔵基板の検査方法 | |
JP2010133817A (ja) | 絶縁検査装置および絶縁検査方法 | |
JP2014020858A (ja) | 絶縁検査方法及び絶縁検査装置 | |
WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
KR101706465B1 (ko) | 프린트 기판 검사 장치 및 검사 방법 | |
JP2010096739A (ja) | 検査装置およびその検査方法 | |
JP2007322127A (ja) | 基板検査方法及び基板検査装置 | |
JP6221281B2 (ja) | 絶縁検査方法及び絶縁検査装置 | |
JP4259692B2 (ja) | 回路基板検査装置 | |
JP5425709B2 (ja) | 絶縁検査装置および絶縁検査方法 | |
TW201738578A (zh) | 基板檢查裝置及基板檢查方法 | |
JP5326898B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
JP2008076266A (ja) | 基板検査装置及び基板検査方法 | |
KR102690177B1 (ko) | Ai를 이용한 기판 검사 장치 | |
JP5056736B2 (ja) | 検査装置、及び検査方法 | |
JP2008159641A (ja) | 半導体基板および半導体装置の検査方法 | |
KR101300505B1 (ko) | 기판 검사 장치 및 기판 검사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120514 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |