TW201738578A - 基板檢查裝置及基板檢查方法 - Google Patents

基板檢查裝置及基板檢查方法 Download PDF

Info

Publication number
TW201738578A
TW201738578A TW106101421A TW106101421A TW201738578A TW 201738578 A TW201738578 A TW 201738578A TW 106101421 A TW106101421 A TW 106101421A TW 106101421 A TW106101421 A TW 106101421A TW 201738578 A TW201738578 A TW 201738578A
Authority
TW
Taiwan
Prior art keywords
voltage
power supply
substrate
circuit
pin
Prior art date
Application number
TW106101421A
Other languages
English (en)
Inventor
Michio Murata
Shinya Kurebayashi
Katsuaki Sugiyama
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201738578A publication Critical patent/TW201738578A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供一種可不使用IC測試器而確認是否可對半導體元件的電源適當地供給電力，並且可防止探針卡的電源接腳損傷之基板檢查裝置。針測機(10)，係具備有：探針卡(15)，具有對DUT(30)的電源供給電力之電源接腳(16a)；及調整器(26)及元件電源(28)，經由電源接腳(16a)，對DUT(30)的電源施加電壓，元件電源(28)，係在進行DUT(30)之電性特性的檢查之際，對基板側電源施加檢查用電壓，調整器(26)，係在DUT(30)之電性特性的檢查之前，對基板側電源施加低於檢查用電壓的確認用電壓，在施加了確認用電壓時，確認流經電源接腳(16a)的電流。

Description

基板檢查裝置及基板檢查方法
本發明，係關於不用將形成於基板之半導體元件從該基板切出而進行檢查的基板檢查裝置及基板檢查方法。
已知一種針測機作為基板檢查裝置，該基板檢查裝置，係檢查形成於作為基板之半導體晶圓(以下，僅稱為「晶圓」。)的半導體元件，例如功率元件或記憶體之電性特性。
針測機，係具備有具有多數個銷狀之探針的探針卡與載置晶圓而上下左右自如地移動的平台，使探針卡之各探針接觸於半導體元件所具有的電極焊墊或焊錫凸塊，以檢查半導體元件的電性特性(例如，參閱專利文獻1。)。另外，探針卡之各探針，係包含有：電源接腳，對半導體元件的電源供給電力；及信號接腳，對針測機所具備的IC測試器傳達來自半導體元件的信號。
IC測試器，雖係根據所傳達到的信號，判定半導體元件之電性特性或機能的好壞，但由於IC測試器 之電路構成，係與安裝有製作成產品之半導體元件的電路構成例如母板或機能擴充卡的電路構成不同，因此，IC測試器，係無法在安裝的狀態下，判定電性特性或機能的好壞，作為結果，IC測試器，係有在將半導體元件安裝於機能擴充卡等時，發現未檢測到之半導體元件之故障的問題。特別是，近年來，伴隨著半導體元件之複雜化、高速化，IC測試器中之測試圖案龐大化，並且測試時間要求微妙之控制，因此，上述的問題更加明顯。
因此，為了保證半導體元件的品質，提出如下述之技術：設置將半導體元件被安裝於探針卡的電路構成例如機能擴充卡的電路構成重現之檢查電路，以代替IC測試器，在使用該探針卡模擬將半導體元件安裝於機能擴充卡的狀態下，不用將半導體元件從晶圓切出而測定半導體元件的電性特性(例如，參閱專利文獻2)。另外，將模擬了像這樣的安裝狀態之狀態下的檢查稱作晶圓級系統級測試。
然而，在進行半導體元件之電性特性的測定之際，以往，係IC測試器所具備的DC模組對半導體元件的電源供給電力。在此，當半導體元件的電路不正常例如開路抑或短路時，則無法從電源接腳對半導體元件的電源供給適當的電力。特別是，當半導體元件的電路短路時，則有過大電流流向電源接腳而該電源接腳溶損之虞。對應於此，以往的針測機，係使用DC模組之IFVM(I Force V Measure)機能，確認是否可從電源接腳適當地對 半導體元件的電源供給電力。又，由於DC模組，係亦具有電路保護機構，因此，即便半導體元件的電路短路，亦可阻止過大電流流向該電路或電源接腳。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平7-297242號公報
[專利文獻2]日本特開2015-84398號公報
然而，由於進行晶圓級系統級測試的針測機，係廢除IC測試器，因此，可藉由DC模組，確認是否可從電源接腳適當地對半導體元件的電源供給電力。又，由於晶圓級系統級測試所使用之探針卡的檢測電路，係具有電路保護機構，因此，在半導體元件的電路短路時，無法阻止過大電流流向電源接腳。其結果，電源接腳有因過大電流而溶損之虞。
本發明的目的，係在於提供一種可不使用IC測試器而確認是否可對半導體元件的電源適當地供給電力之基板檢查裝置及基板檢查方法。
為了達成上述目的，本發明之基板檢查裝置，係具備有探針卡，該探針卡，係具有在進行形成於基板之半導體元件之電性特性的檢查之際，對前述半導體元件之基板側電源供給電力的電源接腳，該基板檢查裝置，其特徵係，具備有：裝置側電源，經由前述電源接腳，對前述基板側電極施加電壓，前述裝置側電源，係在進行前述電性特性的檢查之際，對前述基板側電源施加第1電壓，在前述電性特性的檢查之前，對前述基板側電源施加第2電壓，且在施加了前述第2電壓時，確認流經前述電源接腳的電流。
為了達成上述目的，本發明之基板檢查方法，係由具備有探針卡的基板檢查裝置而執行，該探針卡，係具有在進行形成於基板之半導體元件之電性特性的檢查之際，對前述半導體元件之基板側電源供給電力的電源接腳，該基板檢查方法，其特徵係，具有：第1電壓施加步驟，在進行前述電性特性的檢查之際，對前述基板側電源施加第1電壓；第2電壓施加步驟，在前述電性特性的檢查之前，對前述基板側電源施加第2電壓；及電流確認步驟，在施加了前述第2電壓時，確認流經前述電源接腳的電流。
根據本發明，在電性特性的檢查之前，在對基板側電源施加了第2電壓時，確認流經電源接腳的電 流。若半導體元件的電路不正常，則由於在對基板側電源施加了第2電壓時，電流不適當地流動，因此，藉由確認該電流的方式，可判別半導體元件的電路是否正常。亦即，可不使用IC測試器而確認半導體元件的電路是否正常，換言之，可確認是否可對基板側電源適當地供給電力。
W‧‧‧晶圓
10‧‧‧針測機
15‧‧‧探針卡
16‧‧‧探針
16a‧‧‧電源接腳
24‧‧‧控制器
25‧‧‧DIO模組
26‧‧‧調整器
28‧‧‧元件電源
30‧‧‧DUT
[圖1]用以概略地說明作為本發明之實施形態之基板檢查裝置之針測機之構成的立體圖。
[圖2]用以概略地說明圖1之針測機之構成的正視圖。
[圖3]用以說明圖2中之探針卡所具有之各探針的放大側視圖。
[圖4]概略地表示圖2中之基座單元之構成的方塊圖。
[圖5]用於說明本實施形態中之DUT之電路之狀態確認之原理的圖。
[圖6]表示本實施形態之基板檢查方法的流程圖。
[圖7]表示圖6的步驟S61中之電路狀態確認處理的流程圖。
[圖8]概略地表示圖2中之基座單元之第1變形例之構成的方塊圖。
[圖9]概略地表示圖2中之基座單元之第2變形例之構成的方塊圖。
[圖10]用以說明DUT之複數個電源共有1個調整器之情形的方塊圖。
以下，參照圖面，說明關於本發明的實施形態。
圖1，係用以概略地說明作為本實施形態之基板檢查裝置之針測機之構成的立體圖，圖2，係同正視圖。圖2，係部分地描繪成剖面圖，且表示內建於後述之本體12、裝載器13及測試箱14的構成要素。
在圖1及圖2中，針測機10，係具備有本體12、裝載器13及測試箱14，以進行形成於晶圓W之DUT(Device Under Test)即半導體元件之電性特性的檢查，該本體12，係內建有載置晶圓W的平台11，該裝載器13，係配置為鄰接於該本體12，該測試箱14，配置為覆蓋本體12。本體12，係呈現內部為空洞的殼體形狀，在該內部，係除了上述的平台11以外，另配置有與該平台11相對向的探針卡15，探針卡15，係與晶圓W相對向。在探針卡15之與晶圓W相對向的下面，係對應於晶圓W之半導體元件的電極焊墊或焊錫凸塊而配置有多數個針狀的探針16。
晶圓W，係以相對於平台11之相對位置不會 偏移的方式，被固定於該平台11，平台11，係可水平方向及上下方向地進行移動，從而調整探針卡15及晶圓W的相對位置，使半導體元件之電極焊墊或焊錫凸塊接觸於各探針16。測試箱14，係在覆蓋本體12之際，經由可撓式的配線17，與探針卡15電性連接。裝載器13，係從搬送容器即FOUP(未圖示)取出形成有半導體元件的晶圓W，並載置到本體12之內部的平台11，又，從平台11去除半導體元件之電性特性之檢查已結束的晶圓W，而收容至FOUP。
探針卡15，係具有卡側檢測電路18，該卡側檢測電路18，係重現安裝有從晶圓W切出而被製作成產品之半導體元件的電路構成，例如DRAM的電路構成，該卡側檢測電路18，係連接於各探針16。探針卡15的各探針16，係如圖3所示，包含有電源接腳16a與信號接腳16b，在各探針16接觸於晶圓W之半導體元件的電極焊墊或焊錫凸塊之際，電源接腳16a，係對半導體元件的電源供給電力，信號接腳16b，係對卡側檢測電路18傳達來自半導體元件的信號。
測試箱14，係具有：檢查控制單元或記錄單元(皆未圖示)；箱側檢測電路19，重現安裝有DRAM之電路構成例如母板之電路構成的一部分；及板體21，搭載由SSD(Solid State Drive)等所構成的硬碟20。而且，測試箱14，係具有如後述之圖4所示的調整器26(裝置側電源)、元件電源28及電源切換開關29。配線17，係從 探針卡15之卡側檢測電路18對箱側檢測電路19傳達電信號。針測機10，係可藉由更換測試箱14所具有之箱側檢測電路19的方式，重現複數種母板之電路構成的一部分。裝載器13，係內建有電源、控制器或由簡單的測定模組所構成的基座單元22。基座單元22，係藉由配線23連接於箱側檢測電路19，控制器，係指示對箱側檢測電路19開始半導體元件之電性特性的檢查。
如上述，針測機10，雖係藉由箱側檢測電路19之更換，重現複數種母板之電路構成的一部分，但基座單元22，係重現各種母板共通的電路構成。亦即，箱側檢測電路19及基座單元22一起動作，重現作為母板全體的電路構成。
針測機10，係在進行半導體元件之電性特性的檢查時，例如箱側檢測電路19的檢查控制單元對卡側檢測電路18發送資料，進一步根據來自卡側檢測電路18的電信號，判定所發送的資料是否已被經由各探針16而連接於半導體元件的卡側檢測電路18正確地處理。又，在針測機10中，卡側檢測電路18、箱側檢測電路19及基座單元22中之連接有半導體元件的卡側檢測電路18，係物理性地被配置於最接近半導體元件。藉此，在電性特性的檢查時，可儘可能地抑制半導體元件及卡側檢測電路18之間之配線之長度的影響，例如配線電容之變化的影響，且可在極接近作為具有DRAM或母板之實機的電腦中之配線環境的配線環境下，進行半導體元件之電性特性 的檢查。
圖4，係概略地表示圖2中之基座單元之構成的方塊圖。
在圖4中，基座單元22，係具有控制器24、DIO(Data Input Output)模組25及ACDC電源27。在測試箱14及基座單元22中，係以控制器24、DIO模組25、調整器26及電源切換開關29的順序，對半導體元件(DUT)30發送資料，且進一步從DUT30，以電源切換開關29、調整器26、DIO模組25及控制器24的順序而發送。控制器24、DIO模組25、調整器26及電源切換開關29，係分別沿著上述所發送的資料流，適當地配置於基座單元22、測試箱14及卡側檢測電路18。另外，控制器24、DIO模組25、調整器26及電源切換開關29，雖係配置為仿效基座單元22、測試箱14及卡側檢測電路18的配置順序為較佳，但亦可不仿效基座單元22、測試箱14及卡側檢測電路18的配置順序。
元件電源28，係在進行DUT30之電性特性的檢查之際，經由電源切換開關29及電源接腳16a，對DUT30的電源(基板側電源)施加檢查用電壓(第1電壓)。調整器26，係在DUT30之電性特性的檢查之前，經由電源切換開關29及電源接腳16a，對DUT30的電源施加用以確認DUT30之電路是否正常的確認用電壓(第2電壓)。在本實施形態中，確認用電壓，係設成為與檢查用電壓相等，抑或設成為低於檢查用電壓。另外，即便DUT30的 電路短路，藉由確認用電壓所產生的電流亦只要不會使電源接腳16a溶損，則確認用電壓，係亦可設定成高於檢查用電壓。又，調整器26，係具備有電流限制電路(未圖示)。藉此，在針測機10中，防止過大電流流向電源接腳16a。因此，在針測機10中，即便DUT30的電路短路，亦可防止藉由確認用電壓所產生的過大電流流向電源接腳16a，而且，可防止電源接腳16a溶損。電源切換開關29，係藉由選擇調整器26及電源接腳16a的連接和元件電源28及電源接腳16a的連接之任一的方式，切換經由了電源接腳16a之對DUT30之電源的電源施加源。
ACDC電源27，係將電力供給至調整器26或元件電源28，例如將供給至針測機10全體的一般電力(例如，100V之AC電力)轉換成適於調整器26或元件電源28的電力。DIO模組25，係實現控制器24及調整器26之間的資料通信，特別是，對調整器26發送用以進行調整器26之起動或控制的起動訊號(Enable)或控制信號(Control)，又，接收後述之調整器26的第1判定信號(Fault1)或第2判定信號(Fault2)。而且，DIO模組25，係在與控制器24之間，亦進行控制信號或第1判定信號、第2判定信號的發送接收。
調整器26，係在施加確認用電壓之際，從該調整器26確認流經電源切換開關29或電源接腳16a的電流。又，在調整器26中，係設定有與電流相關的2個閾值即FAULT1(第1閥值)及FAULT2(第2閥值)， FAULT2，係設定成大於FAULT1(參閱圖5)。然而，在DUT30中，即便在電路開路而未終止時，對DUT30的電源施加確認用電壓，由於電流亦幾乎不會流向該電路，因此，例如即便施加A(V)的確認用電壓，電壓亦只要不超過預定之比較低的值例如B(A)，則DUT30的電路可判定為開路。又，在DUT30中，在電路短路時，當對DUT30的電源施加確認用電壓時，由於較大的電流會流向該電路，因此，例如在施加了A(V)的確認用電壓時，若電壓超過預定之比較大的值例如C(A)，則DUT30的電路可判定為短路。本實施形態，係對應於此，將對應於上述之B(A)的電流值設定為FAULT1，且將對應於上述之C(A)的電流值設定為FAULT2。又，調整器26，係在電流值超過FAULT1時，發送「High」作為第1判定信號，在電流值未超過FAULT1時，發送「Low」作為第1判定信號。而且，調整器26，係在電流值超過FAULT2時，發送「Low」作為第2判定信號，在電流值未超過FAULT2時，發送「High」作為第2判定信號。因此，控制器24，係在所接收到的第1判定信號為「Low」，另一方面，第2判定信號為「High」時，電壓及電壓，係例如具有電流相對於如圖中所示之特徵線「Open」所示般的電壓幾乎不增加之關係，DUT30的電路，係判定為開路。又，控制器24，係在所接收到的第1判定信號為「High」，另一方面，第2判定信號為「Low」時，電壓及電壓，係例如具有電流相對於如圖中所示之特徵線「Short」所示 般的電壓極端地增加之關係，DUT30的電路，係判定為開路。而且，控制器24，係在所接收到的第1判定信號為「High」，且第2判定信號亦為「High」時，電壓及電壓，係例如具有電流相對於如圖中所示之特徵線「Pass」所示般的電壓適當地增加之關係，DUT30的電路，係判定為正常。
在基座單元22中，控制器24執行預定的軟體而控制DIO模組25、調整器26或元件電源28，藉此，該軟體實現檢查用電壓或確認用電壓的施加或上述之DUT30的電路之狀態的判定。在此，檢查用電壓或確認用電壓，進一步而言，FAULT1或FAULT2，係必須因應DUT30之樣式而變更，但由於檢查用電壓、確認用電壓FAULT1及FAULT2，係軟體所定義，因此，可僅以改寫該軟體的方式，對應DUT30之樣式的變更。其結果，關於對DUT30的樣式之變更的對應，可防止使用者等的工作量增加。另外，亦可不以軟體定義FAULT1或FAULT2，而例如藉由DIP開關等之硬件的切換機能來實現。
圖6，係表示本實施形態之基板檢查方法的流程圖。本方法，係藉由控制器24執行預定之軟體的方式而實現。另外，本實施形態，係說明關於DUT30具有複數個電源，調整器26對各電源依序施加確認用電壓的情形。
在圖6中，首先，針測機10，係從調整器 26，經由電源接腳16a對DUT30的電源施加確認用電壓，確認DUT30的電路之狀態(步驟S61)(第2電壓施加步驟)，判定DUT30的電路是否正常(步驟S62)(電流確認步驟)。關於詳細之步驟S61，係如後述。步驟S62之判定的結果，在DUT30的電路正常時，進入步驟S63，在DUT30的電路開路抑或短路時，結束本方法。步驟S63，係從元件電源28，經由電源接腳16a對DUT30的電源施加檢查用電壓，進行DUT30之電性特性的檢查(步驟S63)(第1電壓施加步驟)，其後，結束本方法。另外，亦可併同於步驟S61而進行信號接腳16b與DUT30之焊錫凸塊的接觸確認。作為信號接腳16b與DUT30的焊錫凸塊之接觸確認的方法，係例如可使用日本特開2015-190788號公報所示的方法。
圖7，係表示圖6的步驟S61中之電路狀態確認處理的流程圖。本處理，係藉由控制器24執行預定之軟體的方式而實現。
在圖7中，首先，將ACDC電源27起動(ON)(步驟S71)，藉由電源切換開關29，經由電源接腳16a將調整器26連接於DUT30的電源(步驟S72)。其次，將調整器26起動(ON)(步驟S73)，對DUT30的電源施加確認用電壓。其後，待機直至確認用電壓穩定為止(步驟S74)，當確認用電壓穩定時，調整器26，係確認流經電源接腳16a的電流，比較所確認到的電流與對應於確認用電壓的FAULT1及FAULT2，發送第1判定信號及第2判定 信號。控制器24，係經由DIO模組25接收第1判定信號及第2判定信號(步驟S75)。
其次，控制器24，係根據所接收到的第1判定信號及第2判定信號，判定DUT30的狀態(步驟S76)。在步驟S76中，係如上述，控制器24，係在所接收到的第1判定信號為「Low」，另一方面，第2判定信號為「High」時，DUT30的電路，係判定為開路，在所接收到的第1判定信號為「High」，另一方面，第2判定信號為「Low」時，DUT30的電路，係判定為短路，在所接收到的第1判定信號為「High」，且第2判定信號亦為「High」時，DUT30的電路，係判定為正常。
其次，停止調整器26(OFF)(步驟S77)，判別調整器26是否存在有未施加確認用電壓之DUT30的電源(以下，稱為「未確認電源」。)(步驟S78)。步驟S78之判別的結果，在存在有未確認電源時，返回步驟S72，經由電源接腳16a將調整器26連接於未確認電源(步驟S72)，其後，執行步驟S73~步驟S77的處理。在未存在有未確認電源時，停止ACDC電源27(OFF)(步驟S79)，結束本處理。
根據本實施形態，在DUT30之電性特性的檢查之前，在對DUT30的電源施加了確認用電壓時，確認流經電源接腳16a的電流。若DUT30的電路不正常，則由於在對DUT30的電源施加了確認用電壓時，電流不適當地流動，例如該電流超過FAULT2抑或未超過 FAULT1，因此，藉由確認該電流的方式，可判別DUT30的電路是否正常。亦即，可不使用IC測試器而確認DUT30的電路是否正常，換言之，可確認是否可對DUT30的電源適當地供給檢查用電壓。
又，在本實施形態中，調整器26，係具備有電流限制電路。藉此，在執行圖7的處理(電路狀態確認處理)之際，即便DUT30的電路短路，亦可藉由確認用電壓之施加，防止過大電流流向電源接腳16a。亦即，在確認是否可對DUT30的電源適當地施加電壓之際，可防止探針卡之電源接腳16a損傷。又，由於藉由防止過大電流流向電源接腳16a的方式，可防止過大電流亦流向卡側檢測電路18、箱側檢測電路19或DUT30的電路，因此，亦可防止該些電路因過電流而損傷。
而且，由於本實施形態，係設定有與電流相關的2個閾值即FAULT1及FAULT2，且FAULT2，係設定成大於FAULT1，因此，在將確認用電壓施加至DUT30的電源之際，不僅可判定關於電流是否幾乎不增加，亦可判定關於電流是否極端地增加。在此，電流幾乎不增加之情形，係指DUT30的電路開路之情形，電流極端地增加之情形，係指DUT30的電路短路之情形。因此，根據本實施形態，不僅可判定關於DUT30的電路是否開路，亦可判定關於DUT30的電路是否短路。
以上，雖使用上述實施形態說明了關於本發明，但本發明並不限定於上述實施形態者。
例如，在上述的基座單元22中，控制器24雖執行預定的軟體而實現了檢查用電壓或確認用電壓的施加或上述之DUT30的電路之狀態的判定，但如圖8所示，亦可設置積體電路即(Field-Programmable Gate Array)31以代替DIO模組25，藉由FPGA31的電路構成實現DIO模組25、調整器26或元件電源28的控制，以執行檢查用電壓或確認用電壓的施加或上述之DUT30的電路之狀態的判定。一般而言，由於FPGA所致之控制，係與軟體所致之控制相比，執行地更快，因此，可迅速地執行DUT30的電路之狀態確認或DUT30之電性特性的檢查。另外，藉由更換FPGA31的方式，亦可彈性地對應DUT30之樣式的變更。
又，在上述的基座單元22中，雖係設置有與調整器26不同的元件電源28，但只要調整器26不僅對DUT30的電源施加確認用電壓且亦可施加檢查用電壓，則如圖9所示，亦可省略元件電源28。在該情況下，由於不需因應DUT30的電路之狀態確認與DUT30之電性特性的檢查，選擇調整器26及電源接腳16a的連接和元件電源28及電源接腳16a的連接之任一，因此，亦可省略電源切換開關29。其結果，可簡化基座單元22的構成，而且，可降低基座單元22成本。
而且，只要探針卡15中之信號接腳16b的數量不多例如20根左右，則亦可藉由電源切換開關29，將調整器26依序連接於各信號接腳16b，進行各信號接腳 16b與DUT30之各焊錫凸塊的接觸確認。
又，如圖10所示，即便為DUT30具有複數個電源32，且在基座單元22，對應於各電源32而設置有複數個電源切換開關29及複數個元件電源28的情況，亦可在基座單元22僅設置1個調整器26，各電源32共有該1個調整器26。在該情況下，藉由控制各電源切換開關29的方式，防止2個以上的電源32利用1個調整器26。
在上述實施形態中，雖然箱側檢測電路19或基座單元22，係重現母板的電路構成，卡側檢測電路18，係重現DRAM的電路構成，但箱側檢測電路19或基座單元22所重現的電路構成並不限於母板的電路構成，又，卡側檢測電路18所重現的電路構成並不限於DRAM的電路構成。亦即，卡側檢測電路18、箱側檢測電路19或基座單元22所重現的電路構成，係只要為安裝有DUT30的電路構成即可。又，DUT30亦不特別限定構成，例如在卡側檢測電路18所重現的電路構成為擴充卡的電路構成時，DUT30，係亦可為MPU(Main Processing Unit)，在箱側檢測電路19或基座單元22所重現的電路構成如上述般為母板的電路構成時，半導體元件，係亦可為APU(Accelerated Processing Unit)或GPU(Graphics Processing Unit)，在卡側檢測電路18、箱側檢測電路19及基座單元22所重現的電路構成為電視的電路構成時，半導體元件，係亦可為RF調諧器。
又，本發明的目的，係將記錄有實現上述之實施形態的機能之軟體之程式碼的記憶媒體供給至基座單元22，該基座單元22之控制器24的CPU，係讀取儲存於記憶媒體之程式碼且藉由執行來達成。
在該情況下，從記憶媒體所讀出的程式碼本身會實現上述之實施形態的機能，程式碼及記憶有該程式碼的記憶媒體，係構成本發明。
又，作為用於供給程式碼的記憶媒體，係例如只要為RAM、NV-RAM、軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等的光碟、磁帶、非揮發性的記憶卡、其他ROM等之可記憶上述程式碼者即可。或者，上述程式碼，係亦可藉由從連接於網際網路、商用網路抑或區域網路等之未圖示的其他電腦或資料庫等進行下載的方式，供應至基座單元22。
又，藉由執行控制器24所讀取到之程式碼的方式，不僅實現上述實施形態的機能，亦包含有在CPU上運作的OS(作業系統)等根據該程式碼的指示而進行實際之處理的一部分或全部，藉由該處理實現上述之實施形態的機能之情形。
而且，亦包含有如下述之情形：在從記憶媒體所讀取到的程式碼被寫入至連接於基座單元22的機能擴充卡或機能擴充單元所具備的記憶體後，根據該程式碼的指示，使其機能擴充卡或機能擴充單元所具備的CPU 等進行實際之處理的一部分或全部，藉由該處理實現上述之實施形態的機能。
上述程式碼的形態，係亦可由物件程式碼、藉由直譯器所執行的程式碼、供給至OS之腳本資料(script data)等的形態所構成。
22‧‧‧基座單元
24‧‧‧控制器
25‧‧‧DIO模組
26‧‧‧調整器
27‧‧‧ACDC電源
28‧‧‧元件電源
29‧‧‧電源切換開關
30‧‧‧DUT

Claims (11)

  1. 一種基板檢查裝置，係具備有探針卡，該探針卡，係具有在進行形成於基板之半導體元件之電性特性的檢查之際，對前述半導體元件之基板側電源供給電力的電源接腳，該基板檢查裝置，其特徵係，具備有：裝置側電源，經由前述電源接腳，對前述基板側電極施加電壓，前述裝置側電源，係在進行前述電性特性的檢查之際，對前述基板側電源施加第1電壓，在前述電性特性的檢查之前，對前述基板側電源施加第2電壓，且在施加了前述第2電壓時，確認流經前述電源接腳的電流。
  2. 如申請專利範圍第1項之基板檢查裝置，其中，前述第2電壓，係低於前述第1電壓。
  3. 如申請專利範圍第1或2項之基板檢查裝置，其中，前述裝置側電源，係具有與前述電流相關的第1閥值及大於該第1閥值的第2閥值，在施加了前述第2電壓時，流經前述電源接腳的電流只要不超過前述第1閥值，則前述半導體元件的電路，係判定為開路，在施加了前述第2電壓時，流經前述電源接腳的電流只要超過前述第2閥值，則前述半導體元件的電路，係判定為短路。
  4. 如申請專利範圍第1或2項之基板檢查裝置，其中， 前述裝置側電源，係由施加前述第1電壓的元件電源與施加前述第2電壓的調整器所構成。
  5. 如申請專利範圍第1或2項之基板檢查裝置，其中，前述裝置側電源，係調整器，前述調整器施加前述第1電壓及前述第2電壓。
  6. 如申請專利範圍第1或2項之基板檢查裝置，其中，前述第1電壓的施加、前述第2電壓的施加及流經前述電源接腳之電流的確認之控制，係由軟體而實現。
  7. 如申請專利範圍第6項之基板檢查裝置，其中，更具備有：控制部，執行前述軟體；及DIO模組，執行該控制部及前述裝置側電源之間的資料通信。
  8. 如申請專利範圍第1或2項之基板檢查裝置，其中，以積體電路來實現前述第1電壓的施加、前述第2電壓的施加及流經前述電源接腳之電流的確認之控制。
  9. 一種基板檢查方法，係由具備有探針卡的基板檢查裝置而執行，該探針卡，係具有在進行形成於基板之半導體元件之電性特性的檢查之際，對前述半導體元件之基板側電源供給電力的電源接腳，該基板檢查方法，其特徵係，具有：第1電壓施加步驟，在進行前述電性特性的檢查之 際，對前述基板側電源施加第1電壓；第2電壓施加步驟，在前述電性特性的檢查之前，對前述基板側電源施加第2電壓；及電流確認步驟，在施加了前述第2電壓時，確認流經前述電源接腳的電流。
  10. 如申請專利範圍第9項之基板檢查方法，其中，前述第2電壓，係低於前述第1電壓。
  11. 如申請專利範圍第9或10項之基板檢查方法，其中，設定與前述電流相關的第1閥值及大於該第1閥值的第2閥值，前述電流確認步驟，係在前述第2電壓施加步驟中，流經前述電源接腳的電流只要不超過前述第1閥值，則前述半導體元件的電路，係判定為開路，在前述第2電壓施加步驟中，流經前述電源接腳的電流只要超過前述第2閥值，則前述半導體元件的電路，係判定為短路。
TW106101421A 2016-01-25 2017-01-16 基板檢查裝置及基板檢查方法 TW201738578A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016011413A JP2017133848A (ja) 2016-01-25 2016-01-25 基板検査装置及び基板検査方法

Publications (1)

Publication Number Publication Date
TW201738578A true TW201738578A (zh) 2017-11-01

Family

ID=59398118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101421A TW201738578A (zh) 2016-01-25 2017-01-16 基板檢查裝置及基板檢查方法

Country Status (3)

Country Link
JP (1) JP2017133848A (zh)
TW (1) TW201738578A (zh)
WO (1) WO2017130533A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699539B (zh) * 2018-12-28 2020-07-21 新唐科技股份有限公司 輸出輸入針腳異常偵測系統及其方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736201B (zh) * 2020-04-01 2021-08-11 美商第一檢測有限公司 晶片測試電路及其測試方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6371667A (ja) * 1986-09-12 1988-04-01 Matsushita Electric Ind Co Ltd プリント基板断線短絡検査方法
JP2000124280A (ja) * 1998-10-19 2000-04-28 Nkk Corp ウエハバーンインに対応する半導体装置
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
JP5141337B2 (ja) * 2008-03-31 2013-02-13 富士通株式会社 半導体装置および半導体装置の試験方法
JP6306389B2 (ja) * 2013-09-17 2018-04-04 東京エレクトロン株式会社 基板検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699539B (zh) * 2018-12-28 2020-07-21 新唐科技股份有限公司 輸出輸入針腳異常偵測系統及其方法

Also Published As

Publication number Publication date
JP2017133848A (ja) 2017-08-03
WO2017130533A1 (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
KR101825730B1 (ko) 기판 검사 장치
JP2016035957A (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
US9678107B2 (en) Substrate inspection apparatus
US20200174073A1 (en) Device inspection method
TW201738578A (zh) 基板檢查裝置及基板檢查方法
TWI725146B (zh) 基板檢查裝置
WO2017126210A1 (ja) 基板検査装置及びプログラム
JP2008164416A (ja) 基板検査方法及び基板検査装置
KR102125342B1 (ko) 기판 검사 장치
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
TWI437243B (zh) 電性連接缺陷模擬測試方法及其系統
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
JP2011029512A (ja) 半導体集積回路の試験方法及び試験装置
KR20030085182A (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
JPH09298222A (ja) 半導体装置の測定システム及びその測定方法
JP2001060653A (ja) テスト対応型半導体集積回路及びそのテスト方法
JP2012242129A (ja) 半導体試験装置及び半導体試験方法
JP2005292149A (ja) 半導体装置の試験装置及び試験方法
JPH05211219A (ja) 半導体記憶装置のバーンイン方法
JP2007232620A (ja) 半導体評価方法、被験体実装用基板、および半導体評価装置
JP2006234392A (ja) 半導体検査装置及び半導体検査装置の不具合特定方法
KR20160071160A (ko) 반도체 장치