JP2000124280A - ウエハバーンインに対応する半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】従来のウエハ状態でバーンイン試験を実施する
半導体装置（ＩＣチップ）には、不良となった際に短絡
による問題を防止するために入力側にゲート回路を設け
動作させて遮断したが、ゲート回路自体が動作不良であ
った場合、試験中に半導体装置に不良が発生しても電源
供給や入出力信号の停止は困難であった。 【解決手段】本発明は、半導体装置１の入力側のボンデ
ィングパッド７と試験用の電源線４に接続するプロービ
ング用パッド２とを電源遮断部５を有する配線６で接続
し、バーンイン試験前に消費電流の測定を行い、ウエハ
バーンイン試験中に短絡等の不良となる可能性のある半
導体装置１の電源遮断部５にレーザ光を照射して溶解
し、配線６を電気的に遮断することにより、試験時に電
源や試験用信号が印加されないようにして、バーンイン
試験を中止させるような不具合の発生を抑制するウエハ
バーンインに対応する半導体装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
工程で行われるスクリーニング試験のうちのバーンイン
試験において、ウエハ状態で試験実施が可能な機能を有
する半導体装置に関する。

【０００２】

【従来の技術】一般に半導体装置を製造する最終工程に
おいて、製造した製品の良否をチェックするための種々
の試験が行われる。

【０００３】そのうち、半導体装置の潜在的な欠陥や固
有の欠陥を見い出す試験として、スクリーニング試験の
一種であるバーンイン試験が実施されている。このバー
ンイン試験は、高温雰囲気の中で行われるエージング試
験であり、定格電圧若しくは、それ以上の電源電圧を印
加して、各デバイスに一定電流若しくは、実動作に近い
入力信号を流すことにより、温度及び電圧のストレスを
与えて、潜在的な欠陥を意図的に発生させて選別する試
験である。

【０００４】従来は、ウエハをダイシングして個々にチ
ップ化した後、それぞれに試験を実施していたが、近年
では、ウエハ上の各半導体装置（ＩＣチップ）内のボン
ディングパッドに接続する試験用電源線を通常の製造工
程の中で形成する。そして電源電圧を印加した後、ボン
ディングパッドに試験装置のプローブを当てて、テスト
する事により良否を選別して、ウエハ単位でバーンイン
試験が実施できるようになった。 また、試験用配線を
形成せず、ボンディングによる配線にて行われる場合も
ある。

【０００５】しかし、共にウエハ上の各ＩＣチップにバ
ーンイン用電源線を直接形成した構成であるため、バー
ンイン試験中にＩＣチップの不良が発生した場合、その
不良のＩＣチップには、過電流が流れる恐れがある。そ
して過電流が流れ、バーンイン試験装置の出力許容範囲
を超えて過負荷となると、装置自体が停止してしまい、
バーンイン試験が途中で中断されてしまう。

【０００６】そこで、ＩＣチップが不良であった場合に
過電流を防止する対策として、例えば、特開平１０−１
２５７４７号公報には、図３に示すようにウエハ上に設
けられた複数のＩＣチップに接続するバーンイン用電源
線をそれぞれ形成する際に、電源線１１とＩＣチップ１
２の入力側との間にゲート回路１３を設ける手法が開示
されている。

【０００７】このゲート回路１３は、各ＩＣチップ１２
の入力側に設けられており、バーンイン試験中にＩＣチ
ップ１２が不良となった場合に、イネーブル信号が付与
されて、電源供給や入出力信号が電気的に遮断され、過
電流を防止する。

【０００８】

【発明が解決しようとする課題】しかし、特開平１０−
１２５７４７号公報によるゲート回路１３により、バー
ンイン試験中に発生した不良のＩＣチップ１２を電気的
に切り離す手法は、あくまでもゲート回路１３が確実に
動作することを前提にして考えられている。

【０００９】従って、製造工程でゲート回路１３に構造
的欠陥が発生しており、元々動作しなかった場合、バー
ンイン試験中に動作不良となった場合、若しくはゲート
を駆動させる信号がうまく印加されなかった場合には、
バーンイン試験前若しくは試験中にＩＣチップに不良が
発生しても電源供給や入出力信号の電気的な分離は困難
である。

【００１０】そのため、このゲート回路を用いた手法
は、信頼性が高いとはいえない。

【００１１】そこで本発明は、電気的に動作するスイッ
チ手段を用いず、ウエハ上に形成された状態の半導体装
置（ＩＣチップ）にバーンイン試験を実施する前に不良
チップを選別し、電源供給や試験用信号を遮断するため
の電源遮断部を有するウエハバーンインに対応する半導
体装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は上記目的を達成
するために、複数の回路素子で構成され、それぞれの間
にスクライブラインが設けられて半導体基板上に多数配
置されて形成された半導体装置において、前記スクライ
ブライン上に形成された試験用の電源線と、前記電源線
と接続して前記半導体装置内の入力側に形成され、ウエ
ハテスト時に試験装置の試験用端子が押し当てられるプ
ロービング用パッドと、前記半導体装置内に設けられ、
前記回路素子に通じるボンディングパッドと前記プロー
ビング用パッドとを接続する配線途中に設けられ、レー
ザ光の照射で溶解して、導通を遮断する電源遮断部とを
備え、バーンイン試験前に、前記半導体装置に対して、
それぞれ消費電流を計測し、入力端−ＧＮＤ（アースラ
イン）間が短絡若しくは内部抵抗が規定値以下の半導体
装置の前記電源遮断部を切断してバーンイン試験時に試
験用電源及び試験用信号が印加しないようにするウエハ
バーンインに対応する半導体装置を提供する。

【００１３】以上のような構成のウエハバーンインに対
応する半導体装置は、半導体装置の入力側のボンディン
グパッドと試験用の電源線に接続するプロービング用パ
ッドとを電源遮断部を有する配線で接続し、バーンイン
試験前に消費電流の測定を行い、ウエハバーンイン試験
中に短絡等の不良となる可能性のある半導体装置の電源
遮断部にレーザ光を照射して溶解し、配線を電気的に遮
断することにより、試験時に電源や試験用信号が印加さ
れないようにする。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。

【００１５】図１には、本発明による実施形態に係るウ
エハ状態でバーンイン試験を実施可能な半導体装置の構
成を示し説明する。

【００１６】この半導体装置１は、複数の回路素子から
なり、シリコン等の半導体基板（ウエハ）上にマトリッ
クス状に多数配置されて形成されており、ダイシングに
より個々にチップ化される。

【００１７】これらの半導体装置（ＩＣチップ）１内に
は、入力側にプロービング用パッド２が形成され、スク
ライブライン３上に配線された試験用の電源線４に接続
して、電源供給されるように構成される。このプロービ
ング用パッド２は、ウエハテスト時に試験装置のプロー
ブ等が押し当てられるパッドである。

【００１８】そして、プロービング用パッド２は、レー
ザ光等の照射により溶断される多結晶シリコンや、アル
ミニウムなどの金属からなる電源遮断部５を有する配線
６を介して、内部回路素子に通じるボンディングパッド
７に接続される。

【００１９】図２に示すフローチャートを参照して、こ
のような電源遮断部５を有する半導体装置によるバーン
イン試験に対する作用について説明する。

【００２０】ウエハ上に通常の製造工程にて、多数の半
導体装置１を例えば、スクライブライン３を挟んでマト
リックス状に配置するように形成する（ステップＳ
１）。この際に、プロービング用パッド２、電源遮断部
５及び配線６を形成しておく。

【００２１】まず、これまでの製造工程時に発生した欠
陥による不良となっている半導体装置１をスクリーニン
グ試験により選別する（ステップＳ２）。その試験方法
としては、ウエハ上に配置されるそれぞれの半導体装置
１のプロービング用パッド２に試験装置のプローブを押
しあて、所定電源を印加して、その半導体装置１の消費
電流を検出する。この消費電流の試験により、消費電流
が多い即ち、入力端−出力端が短絡している若しくは、
内部抵抗が規定値を下回る不良な半導体装置１を選別す
る。また入力端−ＧＮＤ端は、例えば、ボンディングパ
ット−回路素子−ＧＮＤ間である。

【００２２】その後、リペア工程に移行させて、不良と
して判定された半導体装置１の電源遮断部５にレーザ光
を照射して溶解させて、配線６の導通状態を遮断する
（ステップＳ３）。

【００２３】次に、メタル配線工程に移行させて、スク
ライブライン３上に電源線４と、この電源線４とプロー
ビング用パッド２を接続するための配線８とを形成する
（ステップＳ４）。

【００２４】そして、このようなウエハを所定の熱雰囲
気内に入れ、形成された電源線４に所定電源及び所定試
験用信号を印加して、バーンイン試験を実施する（ステ
ップＳ５）。

【００２５】バーンイン試験終了後に、ウエハテストを
行い、不良品となった半導体装置を判定し（ステップＳ
６）、ダイシングによりチップ化を行い（ステップＳ
７）、良品のみを以降のパッケージ工程に移行する（ス
テップＳ８）。

【００２６】以上説明したように本実施形態によれば、
バーンイン試験前に消費電流の測定を行い、ウエハバー
ンイン試験中に短絡等の不良となる可能性のある半導体
装置に対して、電源遮断部５にレーザ光を照射して溶解
し、配線６を電気的に遮断することにより、試験時に電
源や試験用信号が印加されないようにする。

【００２７】従って、ウエハバーンイン試験時に過電流
を発生させる不良の半導体装置を試験前に排除でき、従
来に比べてバーンイン試験を中止させるような不具合の
発生を抑制することができる。

【００２８】本実施形態における電源遮断部を含む配線
や電源線の形成は、従来からのスクリーニング試験時に
配線を形成する工程と同時に行えば、工数的に低減する
ことができる。

【００２９】また、半導体装置がリペア機能有する半導
体装置の場合、電源遮断部の切断をリペア工程において
実施すれば、工程が増加せず、手間やコストに影響せず
に実現することができる。

【００３０】

【発明の効果】以上詳述したように本発明によれば、ウ
エハ上に形成された状態の半導体装置（ＩＣチップ）に
対して、バーンイン試験を実施する前に不良チップを選
別し、電気的に動作するゲート回路等のスイッチを用い
ず、配線を切断して電源供給や試験用信号の印加を遮断
する電源遮断部を有するウエハバーンインに対応する半
導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明による実施形態に係るウエハ状態でバー
ンイン試験を実施可能な半導体装置の構成を示す図であ
る。

【図２】実施形態の半導体装置によるバーンイン試験に
対する作用について説明するためのフローチャートであ
る。

【図３】従来技術によるゲート回路を設けて電源の印加
を遮断する半導体装置の構成例を示す図である。

【符号の説明】

１…半導体装置 ２…プロービング用パッド ３…スクライブライン ４…電源線 ５…電源遮断部 ６…配線 ７…ボンディングパッド

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA10 AB02 AC01 AF06 AH00 AH07 4M106 AA01 AA02 AA08 AC02 AC05 AD13 AD22 BA14 CA56 DJ38

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の回路素子で構成され、それぞれの
   間にスクライブラインが設けられて半導体基板上に多数
   配置されて形成された半導体装置において、 前記スクライブライン上に形成された試験用の電源線
   と、 前記電源線と接続して前記半導体装置内の入力側に形成
   され、ウエハテスト時に試験装置の試験用端子が押し当
   てられるプロービング用パッドと、 前記半導体装置内に設けられ、前記回路素子に通じるボ
   ンディングパッドと前記プロービング用パッドとを接続
   する配線途中に設けられ、レーザ光の照射で溶解して、
   導通を遮断する電源遮断部と、を具備し、 バーンイン試験前に、前記半導体装置の入力端−ＧＮＤ
   （アースライン）間が短絡若しくは内部抵抗が規定値以
   下の半導体装置の前記電源遮断部を切断してバーンイン
   試験時に試験用電源及び試験用信号が印加しないように
   することを特徴とするウエハバーンインに対応する半導
   体装置。
2. 【請求項２】 前記半導体装置の電源遮断部は、 多結晶シリコン若しくは金属からなることを特徴とする
   請求項１に記載のウエハバーンインに対応する半導体装
   置。