JPH04346451A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、スクライブラインに
囲まれた複数のチップが形成されたウエハ状態の半導体
装置に適用される。

【０００２】

【従来の技術】図３はスクライブラインに囲まれた複数
のチップが形成されたウエハ状態の従来の半導体装置の
一部分を示す図である。図において、１はウエハ，２は
ウエハ１上に複数形成されたチップ，３はチップ２上に
形成され、電気信号が供給される信号入力用電極，４は
チップ２上に形成され、接地電位が供給される接地用電
極、５はスクライブライン領域である。

【０００３】次に各チップ２の従来の電気的特性試験と
ストレス試験との方法について説明する。まず、電気的
特性試験ではウエハ状態のチップ２上の信号入力電極３
，接地用電極４に個別にプローブ針を接触させる。そし
てプローブ針を介して信号入力電極３に電気的試験に必
要な電気信号を供給するとともに、接地用電極４に接地
電位を供給し、チップ２の電気的試験を行う。その後、
スクライブライン５に沿って切断し、個々のチップ２に
切断する。個々のチップ２にアセンブリを施しパッケー
ジングした後、ストレス試験を行う。

【０００４】

【発明が解決しようとする課題】従来の半導体装置では
以上のように電気的特性試験はウエハ状態で可能である
が、ストレス試験は各チップに切断してアセンブリした
後に行っており、パッケージが変わるごとにストレス試
験のための基板を作成する必要があり、試験用治工具が
高くなっているという問題点があった。

【０００５】この発明は上記のような問題点を解決する
ためになされたもので、ウエハ状態ですべてのチップに
電気的特性試験と同時にストレス試験を施すことが可能
であり、それによって試験用基板などの治工具の標準化
、治工具のための費用の低減化を図れるような半導体装
置を得ることを目的とする。

【０００６】

【課題を解決するための手段】この発明は、スクライブ
ラインに囲まれた複数のチップが形成されたウエハ状態
の半導体装置に適用される。

【０００７】この発明に係る半導体装置は、前記スクラ
イブライン領域に形成され、接地電位を供給するための
第１の配線と、前記スクライブライン領域に形成され、
電気信号を供給するための第２の配線と、各チップ上に
形成され、前記第１の配線と電気的に接続された接地用
電極と、各チップ上に形成され、前記第２の配線と電気
的に接続された信号入力用電極と、前記信号入力用電極
のそれぞれと前記第２の配線との間に接続されたヒュー
ズとを備えている。

【０００８】

【作用】この発明におけるヒューズは、スクライブライ
ン領域に形成された電気信号を供給するための第２の配
線とチップ上に形成された信号入力用電極の間に接続さ
れているので、チップに電圧を印加するストレス試験を
施した際に、電流が流れる不良チップに接続されている
ヒューズは切断される。そして、切断されたヒューズに
対応するチップにはそれ以上電圧が印加されなくなり、
不良チップからの発熱により他のチップが影響を受ける
ことがない。

【０００９】

【実施例】図１はこの発明に係る半導体装置の一部分を
示す図である。図３に示した従来の半導体装置との相違
点は、接地電位を供給するための第１のアルミ配線１５
、電気信号を供給するための第２のアルミ配線２０、ヒ
ューズ１０を新たに設けたことである。第１のアルミ配
線１５および第２のアルミ配線２０はスクライブライン
領域５において多層構造とされ、それらが別々の層に属
するように形成されている。第１のアルミ配線１５は接
地用電極４に接続され、各チップ２の接地用電極４に接
地電位を供給する。第２のアルミ配線２０は各チップ２
の信号入力用電極３に接続され、信号入力用電極３に電
気信号を供給する。ヒューズ１０は各チップ２の信号入
力用電極３と第２のアルミ配線２０との間に接続され、
かつスクライブライン領域５に形成されている。その他
の構成は図３に示した従来の装置と同様である。

【００１０】次にこの実施例における各チップのストレ
ス試験について説明する。このストレス試験においては
、第１のアルミ配線１５を介して各チップ２の接地用電
極４に接地電位を供給する。また、第２のアルミ配線，
ヒューズ１０を介してすべてのチップ２の信号入力用電
極３にストレス試験のための電圧を同時に印加する。こ
のような電圧印加によって、各チップ２に電圧ストレス
が加わることになり、その後に他の試験（例えば後述す
る電機的特性試験）を行うことによって、ストレスが加
わった各チップのうち不良のものに電流が流れる。

【００１１】ところで、このような電圧ストレスを加え
るプロセスにおいて、各チップ２中に不良チップが存在
すると、その不良チップを通じて電流が流れてしまうこ
とになる。そして、その電流による発熱が良品チップへ
悪影響を及ぼすことになる。

【００１２】この実施例におけるヒューズ１０は、この
ような状況を発生させないために設けられている。すな
わち、不良チップに電流が流れるとその電流はヒューズ
１０を通るため、当該ヒューズ１０は、それ自身におけ
る発熱によって切断される。その結果、不良品ＩＣには
それ以降電流が流れなくなり、上記のような悪影響が有
効に防止される。そして、スクライブライン領域５をレ
ーザー等により切断する。このときヒューズ１０も一緒
に切断される。そしてアセンブリを施しパッケージング
する。

【００１３】次に、上記のようなストレス試験の後、各
チップ２の電気的特性試験を行う場合について述べる。 電気的特性試験は従来で述べたように各信号入力用電極
３にプローブ針を接触させて行う。このとき、図１の構
成ではあるチップ２の信号入力用電極３に供給した電気
信号がヒューズ１０を介して他のチップ２の信号入力電
極３に供給されることになり、各チップ２を個別にテス
トするという目的からは最適の状態になっていない。

【００１４】そこで、これを防止するため図２に示すよ
うにダイオード３０をヒューズ１０と直列に接続するこ
とが好ましい。このような構成においては、ダイオード
３０が設けられているので、あるチップ２の信号入力用
電極３に供給された電気信号が他のチップ２の信号入力
用電極３に供給されることがない。なお、ダイオード３
０とヒューズ１０はスクライブライン領域５に形成する
。

【００１５】以上のように、この実施例ではウエハ状態
において各チップの電気的特性試験とストレス試験との
双方が可能である。したがって、ストレス試験を行った
後に電気的試験を行うという順序で試験スケジュールを
組むことも可能である。

【００１６】なお、ヒューズ３を設けずダイオード３０
のみを設けた場合、電気特性試験時の電気信号の他のチ
ップへの逆行は防止できるが、このような構成にすると
ストレス試験時にすべてのチップに電圧が供給され続け
不良チップからの発熱により他のチップに影響がでるの
で好ましくない。

【００１７】

【発明の効果】以上のようにこの発明によれば、信号入
力用電極と第２の配線との間にヒューズを設けたので、
チップに電圧を印加するストレス試験を施し、電流が流
れる不良チップに接続されているとヒューズは切断され
る。そして、切断されたヒューズに対応するチップには
それ以上電圧が印加されなくなり、不良チップからの発
熱により他のチップが影響を受けることがない。その後
、他のテストにより不良チップ検出することできる。

【００１８】このため、この発明ではウエハ状態で電気
的特性試験のほかにストレス試験を行うことができるの
で、ストレス試験用の治工具を標準化することができる
。また、従来のようにアセンブリ後にストレス試験を実
施する必要がないので、パッケージ対応でストレス試験
の治工具を用意する必要がなくなり、治工具のための費
用の低減が図れるという効果がある。

【図面の簡単な説明】

【図１】この発明に係る半導体装置の一実施例を示す図
である。

【図２】この発明の他の実施例を示す図である。

【図３】従来の半導体装置を示す図である。

【符号の説明】

１　　ウエハ ２　　チップ ３　　信号入力用電極 ４　　接地用電極 ５　　スクライブライン領域 １０　　ヒューズ １５　　第１のアルミ配線 ２０　　第２のアルミ配線

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　スクライブライン領域に囲まれた複数
   のチップが形成されたウエハ状態の半導体装置であって
   、前記スクライブライン領域に形成され、接地電位を供
   給するための第１の配線と、 前記スクライブライン領域に形成され、電気信号を供給
   するための第２の配線と、 前記複数のチップ上にそれぞれ形成され、前記第１の配
   線と電気的に接続された接地用電極と、前記複数のチッ
   プ上にそれぞれ形成され、前記第２の配線と電気的に接
   続された信号入力用電極と、 各チップについての前記信号入力用電極と前記第２の配
   線との間に接続されたヒューズとを備えた半導体装置。