JPH11163067A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11163067A
JPH11163067A JP32995597A JP32995597A JPH11163067A JP H11163067 A JPH11163067 A JP H11163067A JP 32995597 A JP32995597 A JP 32995597A JP 32995597 A JP32995597 A JP 32995597A JP H11163067 A JPH11163067 A JP H11163067A
Authority
JP
Japan
Prior art keywords
pad electrode
wiring
semiconductor device
inspection
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32995597A
Other languages
English (en)
Inventor
Shoji Sakamoto
正二 坂元
Toshiko Yoneda
寿子 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32995597A priority Critical patent/JPH11163067A/ja
Publication of JPH11163067A publication Critical patent/JPH11163067A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ウェハ・バーンイン検査装置のプローブの印
加圧力により、パッド電極の表面が破損してしまうのを
防止することができる半導体装置及びその製造方法を提
供する。 【解決手段】 ボンディング用のパッド電極3(通常の
端子として用いるパッド電極)とは別にバーイン検査用
のパッド電極4を新たに設け、バーイン検査時にはパッ
ド電極4を用いてバーイン検査を行うことによって、通
常端子として使用されるボンディング用のパッド電極3
の表面が破損するのを防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関するものである。
【0002】
【従来の技術】近年、半導体装置を使用した電子機器
は、半導体製造プロセスの微細化が進み、1チップ上に
複数のシステムを混載し、大規模で高集積な半導体装置
の開発や、複数チップを実装するMCM(Multi Chip M
odule)の開発が可能になってきている。このため、前
記半導体回路装置の歩留り向上を図り、高信頼性な半導
体回路装置を大量に低コストで製造するために、ウェハ
・バーンイン検査によるスクリーニングが必須となって
きている。
【0003】しかしながら、ウェハの中には、電源回路
とGND(グランド)回路とが短絡して過大な電源電流
が流れる不良チップや、信号端子に過大な電流が流れる
不良チップがあり、このような不良チップが混在した状
態でウェハ・バーンイン検査を実施した場合、ウェハ・
バーンイン装置やプローブカードを破損する可能性があ
るという問題があった。
【0004】そこで、すでに、特開平8−321531
号に記載されているように、不良チップのパッド電極の
配線に切断加工を施し、不良チップがバーンイン・スク
リーニングの対象から除外される技術が提案されてい
る。
【0005】図14及び図15を参照しながら従来の半
導体装置及びその製造方法について説明する。
【0006】図14は従来の半導体装置のパッド電極切
断工程前の構造を示しており、図15は従来の半導体装
置のパッド電極切断工程後の構造を示している。
【0007】図14に示すように、従来の半導体装置で
は、不良チップと判断されたものについては、パッド電
極13が形成されている配線11をレーザー光にて切断
する。図15に示すようにパッド電極切断工程後の構造
では、配線切断部120で切断されているのでパッド電
極13に電圧印加しても内部回路(図示せず)に電圧が
印加されなくなる。このような方法により、ウェハ・バ
ーンイン検査を実施する際、電源回路とGND(グラン
ド)回路とが短絡して過大な電源電流が流れる不良チッ
プによるウェハ・バーンイン検査装置の破損や電圧降下
を防ぎ、良品チップに対してだけ正規の電圧印加を実現
することができた。
【0008】なお、5は、半導体ウェハの一部を示して
いる。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、最終製品になった時に通常端子として
使用されるパッド電極(以下、ボンディング用パッド電
極と表す)を用いてウェハ・バーンイン検査が実施され
るため、ウェハ・バーンイン検査装置のプローブの印加
圧力により、ボンディング用パッド電極の表面が破損し
てしまい、製品組立工程におけるボンディング用のパッ
ド電極へのワイヤー未接着の問題や、配線を施した基板
等に半導体装置のパッド電極を直接接触させて製品組立
を行う場合、半導体装置のボンディング用パッド電極の
表面にバンプ(図面での説明は省略する)等を形成する
が、前記理由と同じく、ボンディング用パッド電極の表
面がウェハ・バーンイン検査工程により破損されるた
め、正常なパンプを形成できない等の問題が発生してい
た。
【0010】また、第2の課題として、従来の半導体装
置では、図14に示すパッド電極13が形成されている
配線11の幅は、電流能力を確保するために内部の配線
幅よりかなり広く形成するのが一般的であった。つま
り、半導体装置(半導体チップ10)の全体の構成を示
す図である図9からも明らかなように、半導体装置の周
辺部の配線11aは、内部の配線11bの幅よりかなり
広く形成されていた。そのため、周辺部の配線を切断し
ていた従来の製造方法では、パッド電極13が形成され
ている配線11の切断時に高エネルギーのレーザー光及
び長時間の照射が必要となり、量産時においての実用化
が困難であるという問題があった。
【0011】本発明は、上記問題を解決するもので、ボ
ンディング用のパッド電極の検査時における破損を防止
することができる半導体装置および、その製造方法を提
供することを目的としており、また、不良チップに対し
て容易にパッド電極を切断できる半導体装置及びその製
造方法を提供することを目的とするものである。
【0012】
【課題を解決するための手段】この課題を解決するため
に本発明は、ボンディング用パッド電極とは別に、バー
ンイン用パッド電極を設けたものである。
【0013】また、バーンイン用のパッド電極が形成さ
れている配線を、ボンディング用のパッド電極が形成さ
れている配線より配線幅を狭くしたことを特徴とした
り、ボンディング用のパッド電極及びバーンイン用のパ
ッド電極とを接続する配線が、ボンディング用のパッド
電極が設けられている配線より高抵抗にしたことを特徴
とするものである。
【0014】
【発明の実施の形態】本発明の請求項1〜4に記載の発
明は、同一ノードのパッド電極を2つ設けたことを特徴
とする半導体装置であり、ボンディング用のパッド電極
とバーンイン検査用のパッド電極とを別々に設け、使用
目的に応じてパッド電極を使い分けることができるとい
う作用を有する。
【0015】請求項5、6に記載の発明は、同一ノード
のパッド電極を2つ設けた半導体装置の製造方法に関す
るものであり、一方のパッド電極を他方のパッド電極か
ら切断加工する工程に特徴がある。特に、請求項5に記
載の発明は、パッド電極が設けられている配線よりも配
線幅を狭い部分で切断加工することに特徴があり、請求
項6に記載の発明は、電流印加により切断加工すること
に特徴があるもので、効率よく一方のパッド電極から他
方のパッド電極を切断加工することができるという作用
を有する。
【0016】請求項7、8に記載の発明は、同一ノード
のパッド電極を複数個設けたことを特徴とする半導体装
置であり、請求項1の作用に加え、ボンディング用のパ
ッド電極、バーンイン検査用のパッド電極、さらに別の
検査用のパッド電極とを別々に設け、使用目的に応じて
パッド電極を使い分けることができるという作用を有す
る。
【0017】請求項9に記載の発明は、同一ノードのパ
ッド電極を3つ設けた半導体装置の製造方法に関するも
のであり、第2及び第3のパッド電極を他方のパッド電
極から切断加工する工程に特徴があり、効率よく第1の
パッド電極から第2及び第3のパッド電極を切断加工す
ることができるという作用を有する。
【0018】請求項10、12、13に記載の発明は、
請求項1、2、8のうちいずれか1項に記載の半導体装
置において、第1のパッド電極及び第2のパッド電極の
配置に特徴があるものであり、請求項1、2、8と同様
の作用を有するものである。
【0019】請求項11に記載の発明は、請求項1、
2、4、8のうちいずれか1項に記載の半導体装置にお
いて、第1のパッド電極及び第2のパッド電極の配置に
特徴があるものであり、請求項1、2、4、8と同様の
作用を有するものである。
【0020】以下、本発明の実施形態について、図1か
ら図13を用いて説明する。 (実施の形態1)本発明の実施の形態1について説明す
る。
【0021】図1は、本実施の形態1の半導体装置の構
成を示す図である。図1において、配線1は製品専用電
源電圧印加用配線(以下、ボンディング用パッド電極が
形成される配線と表す)で、製品として使用する際に印
加された電源電圧を内部回路装置に伝搬するための配線
である。ボンディング用パッド電極3は、製品として使
用する際に電源電圧を印加するパッド電極である。ボン
ディング用パッド電極3の上には、バンプ電極(図示せ
ず)が形成され、検査工程を経て、最終的に製品となっ
た時に通常端子として使われる電極である。一方、配線
2は配線ウェハ・バーンイン検査専用電源電圧印加配線
で、ウェハ・バーンイン検査時に印加された電源電圧を
内部回路装置に伝搬する配線である。4はパッド電極
で、ウェハ・バーンイン検査時に電源電圧を印加するパ
ッド電極である。そして、配線1と配線2は接続配線6
で同一ノードとして接続されている。
【0022】なお、5は半導体ウェハの一部を示すもの
とする。次に、図1を用いて上記で説明した半導体装置
の製造方法について、図1、図2及び図7を用いて簡単
に説明する。
【0023】図2は、レーザー光による配線切断後の半
導体装置を示す図で、図7はレーザー光による配線切断
時の本実施の形態の処理工程フローを示す図である。
【0024】なお、図1に示した半導体装置は、図9に
示すような半導体チップ10の一部を示しているもので
あり、ウェハ・バーンイン検査工程時には、半導体チッ
プ10は1枚の半導体ウェハ(全体の構成は図示せず)
上に多数存在する状態である。
【0025】図7に示すように図1に示した半導体装置
は、拡散工程終了後、ウェハ検査工程20で、検査対象
となる半導体装置の良否を判定する検査と不良チップの
ウェハ上の位置を記録するデータ作成処理を実施する。
次に、検査した半導体装置のウェハと不良チップのウェ
ハ上の位置を記録したデータは、レーザー切断工程21
へ移行し、レーザー切断工程21において、前記不良チ
ップのウェハ上の位置を記録したデータに基づいて、不
良半導体チップのパッド電極4を切り離すための配線6
を切断する(100は配線6の配線切断部である)。そ
の後、ウェハ・バーンイン検査工程22で、ウェハ・バ
ーンイン検査を行う。
【0026】このように、レーザ切断工程21を行った
後は、図2に示すように、不良半導体チップのバーンイ
ン検査用のパッド電極4は切り離されるため、レーザ切
断工程21後にウェハをバーンイン検査しても、不良チ
ップ上で発生する過大な電源電流が流れること等を原因
とするウェハ・バーンイン検査装置や、プローブカード
の破損を防止することができる。その上、本実施の形態
1では、ボンディング用のパッド電極3とは別にボンデ
ィング用のパッド電極4を設けているので、最終製品に
なった時に使用されるボンディング用パッド電極は、バ
ーンイン検査用のパッド電極としては使用されず、ウェ
ハ・バーンイン検査時にボンディング用のパッド電極3
が破損することを防止することができる。
【0027】また、本実施の形態1では、ボンディング
用のパッド電極3が形成されている配線1や、バーンイ
ン検査用のパッド電極4が形成されている配線2より
も、接続部となる配線6の配線幅を狭くすることによっ
て、レーザ切断を施す際、切断作業が軽減される。
【0028】また、本実施の形態1では、パッド電極3
が形成されている配線1の幅とパッド電極4が形成され
ている配線2との幅を同じにし、接続部分の配線6の幅
を狭くしているが、図5に示すように、バーンイン検査
用のパッド電極4を形成する配線2の配線幅は、ボンデ
ィング用のパッド電極4が形成されている配線2の配線
幅を同じにする必要はなく、図5の別の半導体装置の構
成を示す図に示すように、バーンイン検査用のパッド電
極4が形成されている配線2の配線幅を狭くしてもよ
く、この場合、レーザ切断を配線2に施しても、配線6
を切断する場合と同様の効果が得られる。
【0029】また、図1を用いて説明した実施の形態1
の半導体装置と比較して、図5に示した半導体装置で
は、バーンイン検査用のパッド電極4が形成されている
配線2の幅が狭いため、パッド電極3aとパッド電極3
bとの間隔をより狭くすることができる。
【0030】次に、バーンイン検査用のパッド電極を切
り離す第2の方法について、図1、図8を参照しながら
説明する。
【0031】図8は、電流印加による配線切断時の処理
工程フローを示す図である。図1に示すように、接続用
の配線6の配線幅を細くすることによって接続用の配線
6の部分が、高抵抗になっている。このような接続用の
配線6が高抵抗となっているものにおいて、ボンディン
グ用のパッド電極3とバーンイン検査用のパッド電極4
の間に電流を流すと、接続用の配線6は切断される。
【0032】ここで、図8を参照しながら工程を順に説
明する。まず、ウェハ検査工程20では、図7を用いて
説明した方法と同様に、不良チップのウェハ上の位置を
記録するデータ作成処理が行われる。次に、電圧印加に
よる切断工程23で、不良チップのウェハ上の位置を記
録するデータに基づいて、ボンディング用のパッド電極
3とバーンイン検査用のパッド電極4との間に電流を流
し、接続用の配線6を切断する。さらにウェハ・バーン
イン検査工程22では同様に、ウェハ・バーンイン検査
が実施される。
【0033】以上のような第2の切断方法により、図7
を参照しながら説明した切断方法と比較して、電流の印
加だけで不良チップのバーンイン検査用のパッド電極を
切断できるため、レーザー切断という大がかりな装置を
必要としなくてすむことができる。
【0034】(実施の形態2)次に、本発明の実施の形
態2について説明する。
【0035】図3は、本実施の形態2の半導体装置の構
成を示す図である。なお、図1を用いて説明した実施の
形態1と同様の構成については、同一の符号を付して説
明を省略する。
【0036】図1を用いて説明した実施の形態1の構成
と違う点は、ボンディング用のパッド電極3が形成され
る配線1とバーンイン検査用のパッド電極4が形成され
る配線2を接続用の配線7とコンタクトホール8及び9
とで同一ノードとして接続している点である。
【0037】以上のように構成された半導体装置では、
半導体ウェハ5上のボンディング用パッド電極3とバー
ンイン検査用パッド電極4を別々に設けることによっ
て、実施の形態1と同様の効果が得られる。
【0038】次に上記実施の形態2の半導体装置の製造
方法について、図3、図4、図7、図8を用いて説明す
る。
【0039】図3に示す実施の形態2の半導体装置につ
いては、既に図7を用いて説明した製造方法と同様に、
電極7にレーザ光を連続照射し、図4の配線切断後の半
導体装置の構成図に示すように、切断部110を設ける
ことにより切断し、ウェハ・バーンイン検査時にバーン
イン検査用のパッド電極4に印加される高電圧・信号を
接続配線7を介して、内部回路に伝搬させなくできる。
【0040】また、接続用の配線7はボンディング用の
配線1及びバーンイン検査用の配線2と異なる材質の配
線として形成することが可能となるため、接続用の配線
7の材料を変えることにより、高抵抗配線を実現するこ
とが可能となる。従って、既に上記で説明した図8を用
いて説明した切断方法をとることも容易に実現できる。
【0041】高抵抗化が実現しやすい材質としては、例
えば、ポリシリコンが挙げられる。 (実施の形態3)次に、本発明の実施の形態3について
説明する。
【0042】図6は、本実施の形態3の半導体装置の構
成を示す図である。なお、図1を用いて説明した実施の
形態1と同様の構成については、同一の符号を付して説
明を省略する。
【0043】図6に示すように、本実施の形態3では、
ボンディング用のパッド電極3、バーンイン検査用のパ
ッド電極4に追加して、新たに、別の検査に用いるパッ
ド電極12及びパッド電極12を形成する配線14を設
けている。
【0044】上記した実施の形態3についても、実施の
形態1及び2と同様の方法で不良チップのバーンイン検
査用のパッド電極4を切断することができる。
【0045】上記半導体装置を用いて、ウェハ・バーン
イン検査の他に、最終製品の評価を行うテストをパッド
電極12を用いて行うと次のような効果が得られる。
【0046】つまり、新たなパッド電極12を用いて評
価を行った場合、パッド電極12の状態は最終製品とな
った時に用いられるボンディング用のパッド電極4と同
条件として扱うことができる。半導体装置においては、
1度でも検査のために検査用のプローブを半導体チップ
に直接あてると、表面に傷が付き、同条件での評価結果
を得ることはできない。
【0047】従って、封止前に複数の検査が必要な場合
に、図6に示すようにパッド電極3と同一ノードの専用
の端子(パッド電極12)を設け、パッド電極12を用
いてテストすることにより、最終製品時に使用されるパ
ッド電極3から得られる評価結果により近い評価結果を
得ることができる。この時のパッド電極12の切断方法
としては、パッド電極3と同一条件にするために、接続
用の配線15は同一材料にすることが望ましい。
【0048】なお、本実施の形態3ではパッド電極を3
つ設けているが、更にパッド電極の数を増やしても何ら
問題はない。
【0049】次に上記で説明した実施の形態1〜3にお
ける半導体装置の別の構成例について、図10〜図13
を用いて説明する。
【0050】実施の形態1〜3は、ボンディング用のパ
ッド電極3と同様に、バーンイン検査用のパッド電極4
についても半導体チップの周辺部分に配置しているが、
実際にはウェハ・バーンイン検査は、ウェハ状態で行わ
れ封止される前の状態であるので、必ずしも周辺部分に
設ける必要がない点に着目して、バーンイン検査用のパ
ッド電極4を設ける配置の別の例を以下に挙げて説明す
る。
【0051】(実施の形態4)図10に示すように、ボ
ンディング用のパッド電極3が形成される配線1aは、
図9を用いて上記で説明したとおり、電流能力を確保す
るために内部の配線幅よりかなり広く形成するのが一般
的であったが、バーンイン検査用のパッド電極は必ずし
もその必要はなく、内部回路に近い配線1bにバーンイ
ン検査用のパッド電極4を設けても実施の形態1及び2
と同様の効果が得られる。
【0052】本実施の形態4では、実施の形態1等のよ
うにバーンイン検査用のパッド電極4及び配線2を形成
する必要がないため、隣の配線との間隔を狭くすること
ができるという利点がある。
【0053】本実施の形態4の半導体装置では、バーン
イン検査用のパッド電極4と内部回路との間で配線を切
断すれば、実施の形態1と同様の効果が得られる。
【0054】(実施の形態5)別のパッド電極4の配置
の例では、図11に示すように、実施の形態4で説明し
たように、内部回路に近い付近の配線幅が狭いところに
バーンイン検査用のパッド電極4を設ける代わりに、配
線幅の広いところにバーンイン検査用のパッド電極4を
設けてもよい。
【0055】このような構成にすることにより、実施の
形態4と同様の効果が得られる。 (実施の形態6)別のパッド電極4の配置の例では図1
2に示すように内部配線を分岐させ、その分岐された配
線上にパッド電極4を設けてもよい。
【0056】実施の形態6についても、上記実施の形態
と同様の方法でパッド電極4を切り離すことができ、同
様の効果が得られる。
【0057】(実施の形態7)別のパッド電極4の配置
の例では図13に示すようにボンディング用のパッド電
極3よりも外側にバーンイン検査用のパッド電極4を設
けてもよい。
【0058】実施の形態7についても、上記実施の形態
と同様の方法でパッド電極4を切り離すことができ、同
様の効果が得られる。
【0059】なお、上記実施の形態5〜7についても、
3つのパッド電極を設けてもよい。また、実施の形態6
については、実施の形態2と同様に配線1と配線2との
間の配線を別の材料の配線にしてもよい。
【0060】
【発明の効果】以上のように本発明によれば、製品とし
て組み立て時にはボンディング用パッド電極を使用し、
ウェハ・バーンイン検査時にはウェハ・バーンイン検査
用のパッド電極に電源電圧を印加することで、製品とし
ての電源電流能力を充分に確保する配線を提供すること
ができるうえ、不良チップのウェハ・バーンイン検査時
にバーンイン検査用のパッド電極側の配線を切断加工し
やすい構造にすることができる。
【0061】また、ウェハ・バーンイン検査以前に不良
チップのウェハ・バーンイン検査用のパッド電極を切り
離すことにより、全チップにプローブを立てて高電圧印
加を行うウェハ・バーンイン検査工程において電源回路
とGND(グランド)回路とが短絡して過大な電源電流
が流れる不良チップによるウェハ・バーンイン検査装置
の破損や電圧降下を防ぎ、良品チップに対して正規の電
圧印加を実現できるという効果を有する。
【0062】また、不良チップの電源パッド切断方法に
おいては、従来のレーザー光による切断方法に加えて、
同一ノードのパッドを新たに追加することにより、ウェ
ハ検査工程における電流印加という手段でパッド電極を
切断することが可能となり、ウェハ検査工程後、直ち
に、ウェハ・バーンイン検査工程にてウェハ・バーンイ
ン検査を実施することが可能となり、検査効率の向上と
検査コストの削減を図ることができるという効果を有す
る。
【0063】また、ウェハ検査工程及びウェハ・バーン
イン検査工程のプローブ検査時に使用するパッド電極と
製品としての組み立て時に使用するパッド電極を分離す
ることにより、製品組み立て時に使用するパッド電極の
表面が破損することを避けることができ、パッド電極破
損による歩留まり低下を防ぐことができるという効果を
有する。
【図面の簡単な説明】
【図1】本実施の形態1の半導体装置の構成を示す図
【図2】本実施の形態1のレーザー光による配線切断後
の半導体装置の構成を示す図
【図3】本実施の形態2の半導体装置の構成を示す図
【図4】本実施の形態2の配線切断後の半導体装置の構
成を示す図
【図5】本実施の形態1の別の半導体装置の構成を示す
【図6】本実施の形態3の半導体装置の構成を示す図
【図7】半導体装置のレーザー光による配線切断処理工
程フローを示す図
【図8】電流印加による配線切断時の本実施の形態の処
理工程フローを示す図
【図9】半導体装置の全体の構成を表す図
【図10】本実施の形態4の半導体装置の構成を示す図
【図11】本実施の形態5の半導体装置の構成を示す図
【図12】本実施の形態6の半導体装置の構成を示す図
【図13】本実施の形態7の半導体装置の構成を示す図
【図14】従来の半導体装置のパッド電極切断工程前の
構造を示す図
【図15】従来の半導体装置のパッド電極切断工程後の
構造を示す図
【符号の説明】
1 配線 2 配線 3 パッド電極 4 パッド電極 5 半導体ウェハ 6 接続用の配線 7 配線 8 コンタクトホール 9 コンタクトホール 10 半導体チップ 11 配線 12 パッド電極 13 パッド電極 14 配線 15 配線 20 ウェハ検査工程 21 レーザー切断工程 22 ウェハ・バーンイン検査工程 23 電圧印加による切断工程 100 配線切断部 110 配線切断部 120 配線切断部

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】第1のパッド電極と、 前記第1のパッド電極と同一ノードの第2のパッド電極
    と、 前記第1のパッド電極と前記第2のパッド電極とを接続
    する配線とを備えたことを特徴とする半導体装置。
  2. 【請求項2】請求項1記載の半導体装置において、第1
    のパッド電極をボンディング用とし、第2のパッド電極
    を高電圧を印加するバーンイン検査用とすることを特徴
    とする半導体装置。
  3. 【請求項3】請求項2記載の半導体装置において、第1
    のパッド電極及び第2のパッド電極とを接続する配線
    が、前記第1のパッド電極が設けられている配線より配
    線幅が狭いことを特徴とする半導体装置。
  4. 【請求項4】請求項2記載の半導体装置において、第1
    のパッド電極及び第2のパッド電極とを接続する配線
    が、前記第1のパッド電極が設けられている配線より高
    抵抗であることを特徴とする半導体装置。
  5. 【請求項5】半導体ウェハが、ボンディング用の第1の
    パッド電極と、 前記第1のパッド電極と同一ノードのバーンイン検査用
    の第2のパッド電極と、 前記第1のパッド電極と前記第2のパッド電極とを接続
    する配線とを備え、 第1のパッド電極及び第2のパッド電極とを接続する配
    線が、前記第1のパッド電極が設けられている配線より
    配線幅が狭い半導体装置を複数有しており、 前記半導体ウェハの上の前記複数の半導体装置のうち、
    不良の半導体装置を求める工程と、 前記不良の半導体装置の第1のパッド電極と第2のパッ
    ド電極とを接続する配線のうち、前記第1のパッド電極
    が設けられている配線より配線幅が狭い部分で切断加工
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  6. 【請求項6】半導体ウェハが、ボンディング用の第1の
    パッド電極と、 前記第1のパッド電極と同一ノードのバーンイン検査用
    の第2のパッド電極と、 前記第1のパッド電極と前記第2のパッド電極とを接続
    する配線とを備え、 第1のパッド電極及び第2のパッド電極とを接続する配
    線が、前記第1のパッド電極が設けられている配線より
    高抵抗である半導体装置を複数有しており、 前記半導体ウェハの上の前記複数の半導体装置のうち、
    不良の半導体装置を求める工程と、 前記不良の半導体装置の前記第1のパッド電極と前記第
    2のパッド電極とを接続する配線を、前記2のパッド電
    極からの電流印加により切断加工する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  7. 【請求項7】第1のパッド電極と、 前記第1のパッド電極と同一ノードの別の複数のパッド
    電極と、 前記第1のパッド電極と前記別の複数のパッド電極とを
    接続する配線とを備えたことを特徴とする半導体装置。
  8. 【請求項8】第1のパッド電極と、 前記第1のパッド電極と同一ノードの第2のパッド電極
    と、 前記第1のパッド電極と同一ノードの第3のパッド電極
    と、 前記第1のパッド電極と前記第2のパッド電極と前記第
    3のパッド電極とを接続する配線とを備え、第1のパッ
    ド電極をボンディング用とし、第2のパッド電極を高電
    圧を印加するバーンイン検査用とし、第3のパッド電極
    を別の検査用とすることを特徴とする半導体装置。
  9. 【請求項9】請求項8記載の半導体装置において、第1
    のパッド電極及び第2のパッド電極とを接続する配線
    が、前記第1のパッド電極が設けられている配線より高
    抵抗であり、第1のパッド電極と第3のパッド電極を接
    続する配線は、同抵抗であることを特徴とする半導体装
    置。
  10. 【請求項10】請求項1、請求項2、請求項8のうちい
    ずれか1項に記載の半導体装置において、第2のパッド
    電極が内部回路と第1のパッド電極との間に位置するこ
    とを特徴とする半導体装置。
  11. 【請求項11】請求項1、請求項2、請求項4、請求項
    8のうちいずれか1項に記載の半導体装置において、第
    1のパッド電極、第2のパッド電極、及び、内部回路と
    を接続する配線の形状が、第2のパッド電極が形成され
    る配線幅の方が、第1のパッド電極が形成される配線幅
    より狭いことを特徴とする半導体装置。
  12. 【請求項12】請求項1、請求項2、請求項8のうちい
    ずれか1項に記載の半導体装置において、第1のパッド
    電極、第2のパッド電極、及び、内部回路とを接続する
    配線の形状が、内部回路と第1のパッド電極を接続する
    配線から分岐した配線上に第2のパッド電極が設けら
    れ、かつ、半導体装置の周辺を基準として第2のパッド
    電極が第1のパッド電極より内側に設けられていること
    を特徴とする半導体装置。
  13. 【請求項13】請求項1、請求項2、請求項8のうちい
    ずれか1項に記載の半導体装置において、第1のパッド
    電極が内部回路と第2のパッド電極との間に位置するこ
    とを特徴とする半導体装置。
JP32995597A 1997-12-01 1997-12-01 半導体装置及びその製造方法 Pending JPH11163067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32995597A JPH11163067A (ja) 1997-12-01 1997-12-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32995597A JPH11163067A (ja) 1997-12-01 1997-12-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11163067A true JPH11163067A (ja) 1999-06-18

Family

ID=18227144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32995597A Pending JPH11163067A (ja) 1997-12-01 1997-12-01 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11163067A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570796B2 (en) 2001-09-20 2003-05-27 Hynix Semiconductor Inc. Wafer burn-in test and wafer test circuit
US11410892B2 (en) 2019-03-22 2022-08-09 Fuji Electric Co., Ltd. Semiconductor device and method of inspecting semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570796B2 (en) 2001-09-20 2003-05-27 Hynix Semiconductor Inc. Wafer burn-in test and wafer test circuit
US6711077B2 (en) 2001-09-20 2004-03-23 Hynix Semiconductor Inc. Wafer burn-in test and wafer test circuit
US11410892B2 (en) 2019-03-22 2022-08-09 Fuji Electric Co., Ltd. Semiconductor device and method of inspecting semiconductor device

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
EP0494782B1 (en) Wafer burn-in and test system and method of making the same
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JP2002033361A (ja) 半導体ウェハ
US8586983B2 (en) Semiconductor chip embedded with a test circuit
JPH11163067A (ja) 半導体装置及びその製造方法
JPH0661298A (ja) 半導体集積回路装置
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP3674052B2 (ja) Icウェハおよびそれを用いたバーンイン方法
JPH10199943A (ja) 半導体集積回路装置の検査方法及びプローブカード
JP2006194676A (ja) 半導体装置およびその検査方法
JPH08227921A (ja) プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ
JPH0917832A (ja) 半導体装置
JPH07225258A (ja) 半導体装置
JPH08204137A (ja) 半導体装置及びバーンイン方法
JPH065674A (ja) 半導体集積回路装置
JP3558411B2 (ja) 半導体集積回路装置の製造方法
JP2003232833A (ja) テスト方法
JP4056252B2 (ja) 半導体装置の製造方法
JPH08335616A (ja) 半導体装置及びその検査方法
JP2003188262A (ja) 半導体素子
KR100641471B1 (ko) 반도체 소자의 입력 ic 구조
JP2001326262A (ja) 半導体ウエハー及び半導体装置の検査方法
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
JP2978883B1 (ja) 半導体装置