JP2003188262A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JP2003188262A
JP2003188262A JP2001381993A JP2001381993A JP2003188262A JP 2003188262 A JP2003188262 A JP 2003188262A JP 2001381993 A JP2001381993 A JP 2001381993A JP 2001381993 A JP2001381993 A JP 2001381993A JP 2003188262 A JP2003188262 A JP 2003188262A
Authority
JP
Japan
Prior art keywords
active region
pad
bonding pad
area
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001381993A
Other languages
English (en)
Inventor
Takehiko Shimomura
武彦 下村
Katsukichi Watanabe
克吉 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001381993A priority Critical patent/JP2003188262A/ja
Priority to US10/163,508 priority patent/US6674153B2/en
Priority to KR10-2002-0047982A priority patent/KR100448113B1/ko
Priority to DE10237294A priority patent/DE10237294A1/de
Publication of JP2003188262A publication Critical patent/JP2003188262A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 光学顕微鏡やエミッション顕微鏡や電子ビー
ムテスタなどを用いた解析が困難であり、故障個所の絞
込みができないという課題があった。 【解決手段】 半導体基板２に形成された第一の電子回
路を含む内部能動領域３と、半導体基板２の縁辺２ａ，
２ｂと内部能動領域３との間に位置し、半導体基板２に
形成された第二の電子回路を含む外部能動領域４と、内
部能動領域３と外部能動領域４との対向領域５内に内部
能動領域３の外周に沿って設けられたアセンブリ用の主
ボンディングパッド６ａと、内部能動領域３と外部能動
領域４との対向領域５外に設けられた解析用の副ボンデ
ィングパッド７と、主ボンディングパッド６ａと副ボン
ディングパッド７とを接続するパッド間接続配線８とを
備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はアセンブリ用ボン
ディングパッドの内側に形成された第一の電子回路を含
む内部能動領域と外側に形成された第二の電子回路を含
む外部能動領域とを備えた半導体素子に関するものであ
る。
【０００２】
【従来の技術】図６は従来の半導体素子の構成を示す平
面図である。図６では半導体素子がリードフレームのダ
イパッド（図示せず）に搭載され、アセンブリ用ボンデ
ィングパッドがボンディングワイヤによってリードフレ
ームのリードと接続されている状態を示している。図６
において、１０１は半導体素子、１０２は矩形状の半導
体基板、１０３は半導体基板１０２の中心領域に形成さ
れた所定の機能を有する第一の電子回路（図示せず）を
含む内部能動領域、１０４は半導体基板１０２の外側領
域に形成された所定の機能を有する第二の電子回路（図
示せず）を含む外部能動領域、１０５は内部能動領域１
０３と外部能動領域１０４との対向領域、１０６は内部
能動領域１０３の外周に沿って設けられたアセンブリ用
ボンディングパッド、１０６ａは対向領域１０５内に設
けられたアセンブリ用ボンディングパッド、１０６ｂは
対向領域１０５外に設けられたアセンブリ用ボンディン
グパッドである。
【０００３】また、１１１はリードフレームのリード、
１１２はアセンブリ用ボンディングパッド１０６とリー
ド１１１とを接続するボンディングワイヤである。
【０００４】このように、リードフレームのダイパッド
（図示せず）に搭載され、ボンディングワイヤ１１２に
よってアセンブリ用ボンディングパッド１０６がリード
フレームのリード１１１と接続された半導体素子１０１
は、通常、その状態で樹脂封止などがなされてパッケー
ジに納められる。
【０００５】次に一般的な半導体素子の故障解析方法を
説明する。先ず、パッケージに納められた状態で半導体
素子の電気的特性を検査して、故障が発生している領域
を確認する。その後、パッケージを開封して半導体素子
の表面を露出させる。
【０００６】その後、上述した電気的特性の検査時と同
じ電気的状態において、光学顕微鏡やエミッション顕微
鏡や電子ビームテスタなどの解析手段を用いて、故障発
生領域中における故障箇所を絞り込む。光学顕微鏡で外
観上の異常を観察し、エミッション顕微鏡で異常発光箇
所を探し、それでも異常箇所が見つからない場合、電子
ビームテスタを用いて配線の電位の異常を検出し、故障
箇所を絞り込む。その後、絞り込まれた微小な故障箇所
の詳細を物理的な解析手段を用いて調査し、故障の原因
を究明する。
【０００７】
【発明が解決しようとする課題】従来の半導体素子１０
１は以上のように構成されており、内部能動領域１０３
と外部能動領域１０４との対向領域１０５内に設けられ
たアセンブリ用ボンディングパッド１０６ａに接合する
ボンディングワイヤ１１２は外部能動領域１０４上を通
過するので、光学顕微鏡やエミッション顕微鏡や電子ビ
ームテスタなどを用いた解析が困難であり、故障個所の
絞込みができないという課題があった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、故障箇所の絞込みを容易に行うこ
とが可能な、アセンブリ用ボンディングパッドの内側に
形成された第一の電子回路を含む内部能動領域と外側に
形成された第二の電子回路を含む外部能動領域とを備え
た半導体素子を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体素
子は、半導体基板に形成された第一の電子回路を含む内
部能動領域と、半導体基板の縁辺と内部能動領域との間
に位置し、半導体基板に形成された第二の電子回路を含
む外部能動領域と、内部能動領域と外部能動領域との対
向領域内に内部能動領域の外周に沿って設けられた主ボ
ンディングパッドと、内部能動領域と外部能動領域との
対向領域外に設けられた副ボンディングパッドと、主ボ
ンディングパッドと副ボンディングパッドとを接続する
パッド間接続配線とを備えたものである。
【００１０】この発明に係る半導体素子は、副ボンディ
ングパッドが、外部能動領域の外周に沿って設けられて
いるものである。
【００１１】この発明に係る半導体素子は、副ボンディ
ングパッドが、内部能動領域と外部能動領域との対向領
域外に内部能動領域の外周に沿って設けられた複数の主
ボンディングパッドからなるパッド列の延長スペースま
たは該パッド列の空きスペースに設けられているもので
ある。
【００１２】この発明に係る半導体素子は、半導体基板
に形成された第一の電子回路を含む内部能動領域と、半
導体基板の縁辺と内部能動領域との間に位置し、半導体
基板に形成された第二の電子回路を含む外部能動領域
と、内部能動領域と外部能動領域との対向領域内に内部
能動領域の外周に沿って設けられた複数の主ボンディン
グパッドと、内部能動領域と外部能動領域との対向領域
外に設けられた副ボンディングパッドと、いずれかの主
ボンディングパッドと副ボンディングパッドとを電気的
に接続するパッド間接続手段とを備えたものである。
【００１３】この発明に係る半導体素子は、パッド間接
続手段が、副ボンディングパッドから延在する第１のパ
ッド間接続配線と、各主ボンディングパッドから延在し
一部に切断箇所を有して第１のパッド間接続配線と接続
する第２のパッド間接続配線とを備えたものである。
【００１４】この発明に係る半導体素子は、パッド間接
続手段が、副ボンディングパッドから延在する第１のパ
ッド間接続配線と、各主ボンディングパッドから延在し
一部に切断箇所を有して第１のパッド間接続配線と接続
する第２のパッド間接続配線と、各第２のパッド間接続
配線の切断箇所に設けられ該切断箇所を電気的に接続可
能なスイッチとを備えたものである。
【００１５】この発明に係る半導体素子は、半導体基板
に形成された第一の電子回路を含む内部能動領域と、半
導体基板の縁辺と内部能動領域との間に位置し、半導体
基板に形成された第二の電子回路を含む外部能動領域
と、内部能動領域と外部能動領域との対向領域内に内部
能動領域の外周に沿って設けられた主ボンディングパッ
ドと、第一の電子回路と第二の電子回路とを接続する回
路間接続配線と、回路間接続配線に設けられたスキャン
レジスタとを備えたものである。
【００１６】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体素子の構成を示す平面図である。図１において、１
は半導体素子、２は矩形状の半導体基板、２ａから２ｄ
は半導体基板２の縁辺、３は半導体基板２の中心領域に
形成された所定の機能を有する第一の電子回路（図示せ
ず）を含む内部能動領域、４は半導体基板２の縁辺２
ａ，２ｂと内部能動領域３との間に形成された所定の機
能を有する第二の電子回路（図示せず）を含む外部能動
領域、５は内部能動領域３と外部能動領域４との対向領
域、６は内部能動領域３の外周に沿って設けられたアセ
ンブリ用の主ボンディングパッド、６ａは対向領域５内
に設けられた主ボンディングパッド、６ｂは対向領域５
外に設けられた主ボンディングパッド、７は対向領域５
外に設けられた解析用の副ボンディングパッド、８は対
向領域５内に設けられた主ボンディングパッド６ａと副
ボンディングパッド７とを接続するパッド間接続配線で
ある。
【００１７】内部能動領域３に設けられた第一の電子回
路と外部能動領域４に設けられた第二の電子回路は回路
間接続配線（図示せず）によって接続されている。他の
実施の形態でも同様である。
【００１８】アセンブリ用の主ボンディングパッド６の
近傍には、ユーザー（半導体素子１の購入者）の使用時
に主ボンディングパッド６を介して外部から入力される
サージから半導体基板２に形成された電子回路を保護す
るための保護回路（図示せず）が設けられている。主ボ
ンディングパッド６から入力した信号は保護回路を介し
て半導体基板２に形成された電子回路に入力する。例え
ば、主ボンディングパッド６から入力した信号が内部能
動領域３に形成された第一の電子回路に入力する場合、
主ボンディングパッド６と内部能動領域３との間に保護
回路が設けられている。主ボンディングパッド６から入
力した信号は主ボンディングパッド６と内部能動領域３
との間に設けられた保護回路を介して内部能動領域３に
形成された第一の電子回路に入力する。このように主ボ
ンディングパッド６は保護回路を必要とするが、解析用
の副ボンディングパッド７は保護回路を必要としない。
ユーザーは副ボンディングパッド７を使用しないためで
ある。従って、副ボンディングパッド７の近傍には保護
回路を設けるためのスペースは必要ない。
【００１９】解析用の副ボンディングパッド７は半導体
基板２の縁辺２ａ，２ｂと外部能動領域４との間に、外
部能動領域４の外周に沿って、内部能動領域３と外部能
動領域４との対向領域５内に設けられたアセンブリ用の
主ボンディングパッド６ａと同じ個数設けられいる。対
向領域５内に設けられた主ボンディングパッド６ａと副
ボンディングパッド７はパッド間接続配線８によって１
対１で接続されている。図１に示す例では、内部能動領
域３の右側の対向領域５内に３個の主ボンディングパッ
ド６ａが設けられ、それらと１対１で接続する３個の副
ボンディングパッド７が半導体基板２の縁辺２ａと外部
能動領域４との間に外部能動領域４の外周に沿って設け
られている。同様に、内部能動領域３の左側の対向領域
５内に３個の主ボンディングパッド６ａが設けられ、そ
れらと１対１で接続する３個の副ボンディングパッド７
が半導体基板２の縁辺２ｂと外部能動領域４との間に外
部能動領域４の外周に沿って設けられている。
【００２０】このような半導体素子１はリードフレーム
のダイパッドに搭載され、ボンディングワイヤによって
アセンブリ用の主ボンディングパッド６とリードフレー
ムのリードとが接続される。通常、その状態で樹脂封止
などがなされてパッケージに納められる。このとき、内
部能動領域３と外部能動領域４との対向領域５内に設け
られた主ボンディングパッド６ａに接続するボンディン
グワイヤは外部能動領域４上を通過する。
【００２１】次に実施の形態１による半導体素子１の故
障解析方法を、外部能動領域４に故障が生じている場合
について説明する。先ず、パッケージに納められた状態
で半導体素子１の電気的特性を検査して、故障が発生し
ている領域を確認する。この電気的特性の検査により、
外部能動領域４を複数に区分する小領域にまで故障発生
領域が特定される。その後、パッケージを開封して半導
体素子１の表面を露出させる。
【００２２】その後、上述した電気的特性の検査により
特定された故障発生領域上を通過するボンディングワイ
ヤをアセンブリ用の主ボンディングパッド６ａから外
す。その後、主ボンディングパッド６ａから外されたボ
ンディングワイヤを、それが接合していた主ボンディン
グパッド６ａとパッド間接続配線８を介して接続する解
析用の副ボンディングパッド７と接合する。
【００２３】その後、上述した電気的特性の検査時と同
じ電気的状態において、光学顕微鏡やエミッション顕微
鏡や電子ビームテスタなどの解析手段を用いて、故障発
生領域中における故障箇所を絞り込む。光学顕微鏡で外
観上の異常を観察し、エミッション顕微鏡で異常発光箇
所を探し、それでも異常箇所が見つからない場合、電子
ビームテスタを用いて配線の電位の異常を検出し、故障
箇所を絞り込む。その後、絞り込まれた微小な故障箇所
の詳細を物理的な解析手段を用いて調査し、故障の原因
を究明する。
【００２４】以上のように、この実施の形態１によれ
ば、内部能動領域３と外部能動領域４との対向領域５外
に、対向領域５内に設けられたアセンブリ用の主ボンデ
ィングパッド６ａと同じ個数の解析用の主ボンディング
パッド７を設け、対向領域５内に設けられた主ボンディ
ングパッド６ａと副ボンディングパッド７とをパッド間
接続配線８によって１対１で接続するように構成した。
このため、外部能動領域４内の故障発生領域中における
故障箇所の絞込みを行う前に、故障発生領域上を通過す
るボンディングワイヤを主ボンディングパッド６ａから
外し、主ボンディングパッド６ａから外されたボンディ
ングワイヤを、それが接合していた主ボンディングパッ
ド６ａとパッド間接続配線８を介して接続する副ボンデ
ィングパッド７と接合することにより、故障発生領域上
にボンディングワイヤが存在しない状態で故障箇所の絞
込みを行うことができる。従って、光学顕微鏡やエミッ
ション顕微鏡や電子ビームテスタなどの解析手段を用い
て、故障箇所の絞込みを行うことができるという効果が
得られる。
【００２５】また、解析用の副ボンディングパッド７を
アセンブリ用の主ボンディングパッド６よりも小さく形
成することができるので、半導体素子１の面積の増大を
抑えることができる。副ボンディングパッド７を主ボン
ディングパッド６よりも小さく形成することができるの
は、主ボンディングパッド６には半導体素子１のウェハ
状態でのテスト時にプローブ針を接触させたり、半導体
素子１のパッケージング時にボンディングワイヤを機械
的に接合させる必要があるため、主ボンディングパッド
６はある程度の大きさに形成しなければならないのに対
して、副ボンディングパッド７にはそのような必要がな
いためである。また、主ボンディングパッド７へのボン
ディングワイヤの接合は人手により精度よく行うことが
可能であるためである。
【００２６】なお、上述した故障解析方法の説明では、
パッケージに納められた状態での半導体素子１の電気的
特性の検査により、外部能動領域４を複数に区分する小
領域にまで故障発生領域が特定される場合について説明
したが、故障発生領域をこのような小領域にまで特定で
きない場合には、外部能動領域４上を通過するすべての
ボンディングワイヤをアセンブリ用の主ボンディングパ
ッド６ａから外し、各ボンディングワイヤを、それが接
続していた主ボンディングパッド６ａとパッド間接続配
線８を介して接続する解析用の副ボンディングパッド７
と接合する。これにより、外部能動領域４中における故
障箇所の絞込みを行うことができる。
【００２７】実施の形態２．実施の形態１では、半導体
基板２の縁辺２ａ，２ｂと外部能動領域４との間に、解
析用の副ボンディングパッド７を設ける場合について説
明した。実施の形態２では、内部能動領域と外部能動領
域との対向領域外に内部能動領域の外周に沿って設けら
れた複数個のアセンブリ用の主ボンディングパッドから
なるパッド列の延長スペースに、副ボンディングパッド
を設ける場合について説明する。
【００２８】図２はこの発明の実施の形態２による半導
体素子の構成を示す平面図である。図２において、２１
は半導体素子、２２は内部能動領域３と外部能動領域４
との対向領域５外に設けられたアセンブリ用の主ボンデ
ィングパッド６ｂの列の延長スペースに設けられた解析
用の副ボンディングパッドである。その他の構成要素は
図１で同一符号を付して示したものと同一あるいは同等
である。
【００２９】解析用の副ボンディングパッド２２は内部
能動領域３と外部能動領域４との対向領域５内に設けら
れたアセンブリ用の主ボンディングパッド６ａと同じ個
数設けられいる。対向領域５内に設けられた主ボンディ
ングパッド６ａと副ボンディングパッド２２はパッド間
接続配線８によって１対１で接続されている。図２に示
す例では、内部能動領域３の右側の対向領域５内に３個
の主ボンディングパッド６ａが設けられ、それらと１対
１で接続する３個の副ボンディングパッド２２のうちの
２個は内部能動領域３の上側に設けられた主ボンディン
グパッド６ｂの列の延長スペースに設けられ、残りの１
個は内部能動領域３の下側に設けられた主ボンディング
パッド６ｂの列の延長スペースに設けられている。同様
に、内部能動領域３の左側の対向領域５内に３個の主ボ
ンディングパッド６ａが設けられ、それらと１対１で接
続する３個の副ボンディングパッド２２のうちの２個は
内部能動領域３の下側に設けられた主ボンディングパッ
ド６ｂの列の延長スペースに設けられ、残りの１個は内
部能動領域３の上側に設けられた主ボンディングパッド
６ｂの列の延長スペースに設けられている。半導体素子
２１の故障解析方法は実施の形態１の場合と同様であ
る。
【００３０】以上のように、この実施の形態２によれ
ば、内部能動領域３と外部能動領域４との対向領域５外
に、対向領域５内に設けられたアセンブリ用の主ボンデ
ィングパッド６ａと同じ個数の解析用の副ボンディング
パッド２２を設け、対向領域５内に設けられた主ボンデ
ィングパッド６ａと副ボンディングパッド２２とをパッ
ド間接続配線８によって１対１で接続するように構成し
た。このため、実施の形態１と同様の効果が得られる。
【００３１】また、この実施の形態２によれば、解析用
の副ボンディングパッド２２を、内部能動領域３と外部
能動領域４との対向領域５外に設けられたアセンブリ用
の主ボンディングパッド６ｂの列の延長スペースに設け
るので、実施の形態２の半導体素子２１は実施の形態１
の半導体素子１に比べて小面積であるという効果が得ら
れる。
【００３２】なお、この実施の形態では、内部能動領域
３と外部能動領域４との対向領域５外に設けられた複数
個のアセンブリ用の主ボンディングパッド６ｂからなる
パッド列の延長スペースに、解析用の副ボンディングパ
ッド２２を設ける場合について説明したが、パッド列の
空きスペースに、副ボンディングパッドを設ける場合で
も同様の効果が得られる。
【００３３】実施の形態３．実施の形態１及び２では、
解析用の副ボンディングパッド７，２２を、内部能動領
域３と外部能動領域４との対向領域５内に設けられたア
センブリ用の主ボンディングパッド６ａと同じ個数設け
る場合について説明した。実施の形態３では、副ボンデ
ィングパッドを、内部能動領域と外部能動領域との対向
領域内に設けられた主ボンディングパッドより少ない個
数設ける場合について説明する。
【００３４】図３はこの発明の実施の形態３による半導
体素子の構成を示す平面図である。図３において、３１
は半導体素子、３２は内部能動領域３と外部能動領域４
との対向領域５外に設けられた解析用の副ボンディング
パッド、３３は副ボンディングパッド３２から延在する
第１のパッド間接続配線、３４は対向領域５内に設けら
れたアセンブリ用の各主ボンディングパッド６ａから延
在し一部に切断箇所を有して第１のパッド間接続配線３
３と接続する第２のパッド間接続配線である。その他の
構成要素は図１で同一符号を付して示したものと同一あ
るいは同等である。パッド間接続手段は第１のパッド間
接続配線３３と第２のパッド間接続配線３４とから構成
される。
【００３５】解析用の副ボンディングパッド３２は内部
能動領域３と外部能動領域４との対向領域５内に設けら
れたアセンブリ用の主ボンディングパッド６ａより少な
い個数設けられいる。副ボンディングパッド３２は、外
部能動領域４内の故障発生領域中における故障箇所の絞
込みを行う際に収束イオンビーム（ＦＩＢ）を用いてい
ずれかの第２のパッド間接続配線３４の切断箇所を接続
することにより、対向領域５内に設けられた複数個の主
ボンディングパッド６ａのうちのいずれかと電気的に接
続される。図３に示す例では、内部能動領域３の右側の
対向領域５内に３個の主ボンディングパッド６ａが設け
られ、外部能動領域４内の故障発生領域中における故障
箇所の絞込みを行う際にＦＩＢを用いていずれかの第２
のパッド間接続配線３４の切断箇所を接続することによ
り、それら３個の主ボンディングパッド６ａのうちのい
ずれかと電気的に接続可能な１個の副ボンディングパッ
ド３２が対向領域５外に設けられている。同様に、内部
能動領域３の左側の対向領域５内に３個の主ボンディン
グパッド６ａが設けられ、外部能動領域４内の故障発生
領域中における故障箇所の絞込みを行う際にＦＩＢを用
いていずれかの第２のパッド間接続配線３４の切断箇所
を接続することにより、それら３個の主ボンディングパ
ッド６ａのうちのいずれかと電気的に接続可能な１個の
副ボンディングパッド３２が対向領域５外に設けられて
いる。
【００３６】次に実施の形態３による半導体素子３１の
故障解析方法を、外部能動領域４に故障が生じている場
合について説明する。先ず、パッケージに納められた状
態で半導体素子３１の電気的特性を検査して、故障が発
生している領域を確認する。この電気的特性の検査によ
り、外部能動領域４を複数に区分する小領域にまで故障
発生領域が特定される。その後、パッケージを開封して
半導体素子３１の表面を露出させる。
【００３７】その後、上述した電気的特性の検査により
特定された故障発生領域上を通過するボンディングワイ
ヤをアセンブリ用の主ボンディングパッド６ａから外
す。その後、主ボンディングパッド６ａから外されたボ
ンディングワイヤを解析用の副ボンディングパッド３２
と接合する。その後、ボンディングワイヤが外された主
ボンディングパッド６ａに接続する第２のパッド間接続
配線３４の切断箇所をＦＩＢを用いて接続する。
【００３８】その後、上述した電気的特性の検査時と同
じ電気的状態において、光学顕微鏡やエミッション顕微
鏡や電子ビームテスタなどの解析手段を用いて、故障発
生領域中における故障箇所を絞り込む。光学顕微鏡で外
観上の異常を観察し、エミッション顕微鏡で異常発光箇
所を探し、それでも異常箇所が見つからない場合、電子
ビームテスタを用いて配線の電位の異常を検出し、故障
箇所を絞り込む。その後、絞り込まれた微小な故障箇所
の詳細を物理的な解析手段を用いて調査し、故障の原因
を究明する。
【００３９】以上のように、この実施の形態３によれ
ば、内部能動領域３と外部能動領域４との対向領域５外
に、対向領域５内に設けられたアセンブリ用の主ボンデ
ィングパッド６ａより少ない個数の解析用の副ボンディ
ングパッド３２を設け、副ボンディングパッド３２に第
１のパッド間接続配線３３を接続し、対向領域５内に設
けられた各主ボンディングパッド６ａに、一部に切断箇
所を有して第１のパッド間接続配線３３と接続する第２
のパッド間接続配線３４を接続するように構成した。こ
のため、外部能動領域４の故障発生領域中における故障
箇所の絞込みを行う前に、故障発生領域上を通過するボ
ンディングワイヤを主ボンディングパッド６ａから外
し、主ボンディングパッド６ａから外されたボンディン
グワイヤを副ボンディングパッド３２と接合し、ボンデ
ィングワイヤが外された主ボンディングパッド６ａに接
続する第２のパッド間接続配線３４の切断箇所をＦＩＢ
を用いて接続することにより、故障発生領域上にボンデ
ィングワイヤが存在しない状態で故障箇所の絞込みを行
うことができる。従って、実施の形態１と同様の効果が
得られる。
【００４０】また、この実施の形態３によれば、解析用
の副ボンディングパッド３２は内部能動領域３と外部能
動領域４との対向領域５内に設けられたアセンブリ用の
主ボンディングパッド６ａより少ないので、実施の形態
３の半導体素子３１は実施の形態１の半導体素子１に比
べて小面積であるという効果が得られる。
【００４１】実施の形態４．実施の形態４では、実施の
形態３と同様に、解析用の副ボンディングパッドを、内
部能動領域と外部能動領域との対向領域内に設けられた
アセンブリ用の主ボンディングパッドより少ない個数設
ける場合について説明する。
【００４２】図４はこの発明の実施の形態４による半導
体素子の構成を示す平面図である。図４において、４１
は半導体素子、４２は内部能動領域３と外部能動領域４
との対向領域５外に設けられた解析用の副ボンディング
パッド、４３は副ボンディングパッド４２から延在する
第１のパッド間接続配線、４４は対向領域５内に設けら
れたアセンブリ用の各主ボンディングパッド６ａから延
在し一部に切断箇所を有して第１のパッド間接続配線４
３と接続する第２のパッド間接続配線、４５は各第２の
パッド間接続配線４４の切断箇所に設けられたスイッチ
である。その他の構成要素は図１で同一符号を付して示
したものと同一あるいは同等である。パッド間接続手段
は第１のパッド間接続配線４３と第２のパッド間接続配
線４４とスイッチ４５とから構成される。
【００４３】解析用の副ボンディングパッド４２は内部
能動領域３と外部能動領域４との対向領域５内に設けら
れたアセンブリ用の主ボンディングパッド６ａより少な
い個数設けられいる。図４に示す例では、内部能動領域
３の右側の対向領域５内に３個の主ボンディングパッド
６ａが設けられ、外部能動領域４内の故障発生領域中に
おける故障箇所の絞込みを行う際にそれら３個の主ボン
ディングパッド６ａのうちのいずれかと電気的に接続可
能な１個の副ボンディングパッド４２が対向領域５外に
設けられている。同様に、内部能動領域３の左側の対向
領域５内に３個の主ボンディングパッド６ａが設けら
れ、外部能動領域４内の故障発生領域中における故障箇
所の絞込みを行う際にそれら３個の主ボンディングパッ
ド６ａのうちのいずれかと電気的に接続可能な１個の副
ボンディングパッド４２が対向領域５外に設けられてい
る。
【００４４】半導体素子４１の内部能動領域４には図示
しない中央処理装置（ＣＰＵ）が設けられている。各ス
イッチ４５はＣＰＵにより制御され、オン状態またはオ
フ状態にされる。オン状態のとき、第２のパッド間接続
配線４４の切断箇所は導通し、オフ状態のとき、第２の
パッド間接続配線４４の切断箇所は導通しない。
【００４５】解析用の副ボンディングパッド４２は、外
部能動領域４内の故障発生領域中における故障箇所の絞
込みを行う際にいずれかの第２のパッド間接続配線４４
の切断箇所をスイッチ４５により導通することにより、
対向領域５内に設けられた複数個のアセンブリ用の主ボ
ンディングパッド６ａのうちのいずれかに電気的に接続
される。
【００４６】次に実施の形態４による半導体素子４１の
故障解析方法を、外部能動領域４に故障が生じている場
合について説明する。先ず、パッケージに納められた状
態で半導体素子４１の電気的特性を検査して、故障が発
生している領域を確認する。この電気的特性の検査によ
り、外部能動領域４を複数に区分する小領域にまで故障
発生領域が特定される。その後、パッケージを開封して
半導体素子４１の表面を露出させる。
【００４７】その後、上述した電気的特性の検査により
特定された故障発生領域上を通過するボンディングワイ
ヤをアセンブリ用の主ボンディングパッド６ａから外
す。その後、主ボンディングパッド６ａから外されたボ
ンディングワイヤを解析用の副ボンディングパッド４２
と接合する。その後、ボンディングワイヤが外された主
ボンディングパッド６ａの情報を半導体素子４１の外部
からＣＰＵに入力する。ボンディングワイヤが外された
主ボンディングパッド６ａの情報が入力されると、ＣＰ
Ｕは半導体素子４１内または半導体素子４１外に設けら
れたメモリに記憶されたプログラムを実行する。そし
て、プログラムを実行して得られた結果に基づいて各ス
イッチ４５を制御し、ボンディングワイヤが外された主
ボンディングパッド６ａに接続する第２のパッド間接続
配線４４の切断箇所に設けられたスイッチ４５をオン状
態にし、ボンディングワイヤが外された主ボンディング
パッド６ａに接続する第２のパッド間接続配線４４の切
断箇所を導通する。
【００４８】その後、上述した電気的特性の検査時と同
じ電気的状態において、光学顕微鏡やエミッション顕微
鏡や電子ビームテスタなどの解析手段を用いて、故障発
生領域中における故障箇所を絞り込む。光学顕微鏡で外
観上の異常を観察し、エミッション顕微鏡で異常発光箇
所を探し、それでも異常箇所が見つからない場合、電子
ビームテスタを用いて配線の電位の異常を検出し、故障
箇所を絞り込む。その後、絞り込まれた微小な故障箇所
の詳細を物理的な解析手段を用いて調査し、故障の原因
を究明する。
【００４９】以上のように、この実施の形態４によれ
ば、内部能動領域３と外部能動領域４との対向領域５外
に、対向領域５内に設けられたアセンブリ用の主ボンデ
ィングパッド６ａより少ない個数の解析用の副ボンディ
ングパッド４２を設け、副ボンディングパッド４２に第
１のパッド間接続配線４３を接続し、対向領域５内に設
けられた各主ボンディングパッド６ａに、一部に切断箇
所を有して第１のパッド間接続配線４３と接続する第２
のパッド間接続配線４４を接続し、各第２のパッド間接
続配線４４の切断箇所にスイッチ４５を設けるように構
成した。このため、外部能動領域４の故障発生領域中に
おける故障箇所の絞込みを行う前に、故障発生領域上を
通過するボンディングワイヤを主ボンディングパッド６
ａから外し、主ボンディングパッド６ａから外されたボ
ンディングワイヤを副ボンディングパッド４２と接合
し、ボンディングワイヤが外された主ボンディングパッ
ド６ａの情報をＣＰＵに入力し、ボンディングワイヤが
外された主ボンディングパッド６ａに接続する第２のパ
ッド間接続配線４４の切断箇所をスイッチ４５により導
通することにより、故障発生領域上にボンディングワイ
ヤが存在しない状態で故障箇所の絞込みを行うことがで
きる。従って、実施の形態１と同様の効果が得られる。
【００５０】また、この実施の形態４によれば、解析用
の副ボンディングパッド４２は内部能動領域３と外部能
動領域４との対向領域５内に設けられたアセンブリ用の
主ボンディングパッド６ａより少ないので、実施の形態
４の半導体素子４１は実施の形態１の半導体素子１に比
べて小面積であるという効果が得られる。
【００５１】また、この実施の形態４によれば、各第２
のパッド間接続配線４４の切断箇所にスイッチ４５を設
けるので、外部能動領域４の故障発生領域中における故
障箇所の絞込みを行う際、ＦＩＢを用いる必要がないと
いう効果が得られる。
【００５２】実施の形態５．パッケージに納められた状
態での半導体素子の電気的特性の検査時と同様の電気的
状態において、外部能動領域４の故障発生領域中におけ
る故障箇所の絞込みを行なために、実施の形態１から４
では、内部能動領域３と外部能動領域４との対向領域５
外に解析用の副ボンディングパッド７，２２，３２，４
２を設ける場合について説明した。実施の形態５では、
内部能動領域３に設けられた第一の電子回路と外部能動
領域４に設けられた第二の電子回路とを接続する回路間
接続配線にスキャンレジスタを設ける場合について説明
する。図５はこの発明の実施の形態５による半導体素子
の構成を示す平面図である。図５において、５１は半導
体素子、５２は内部能動領域３に設けられた第一の電子
回路と外部能動領域４に設けられた第二の電子回路とを
接続する回路間接続配線、５３は各回路間接続配線５２
に設けられたスキャンレジスタである。その他の構成要
素は図１で同一符号を付して示したものと同一あるいは
同等である。
【００５３】半導体素子５１の内部能動領域４には図示
しない中央処理装置（ＣＰＵ）が設けられている。各ス
キャンレジスタ５３はＣＰＵの制御により、値“０”
（ＧＮＤレベル）の状態または値“１”（電源レベル）
の状態に設定され、設定された値の状態を保持する。値
“０”（ＧＮＤレベル）の状態に設定されたとき、ＧＮ
Ｄレベルの信号が回路間接続配線５２を介して外部能動
領域４に入力し、値“１”（電源レベル）の状態に設定
されたとき、電源レベルの信号が回路間接続配線５２を
介して外部能動領域４に入力する。
【００５４】次に実施の形態５による半導体素子５１の
故障解析方法を、外部能動領域４に故障が生じている場
合について説明する。先ず、パッケージに納められた状
態で半導体素子５１の電気的特性を検査して、故障が発
生している領域を確認する。この電気的特性の検査によ
り、外部能動領域４を複数に区分する小領域にまで故障
発生領域が特定される。その後、パッケージを開封して
半導体素子５１の表面を露出させる。
【００５５】その後、上述した電気的特性の検査により
特定された故障発生領域上を通過するボンディングワイ
ヤをアセンブリ用の主ボンディングパッド６ａから外
す。その後、回路間接続配線５２を介して外部能動領域
４に入力する信号が上述した電気的特性の検査時に回路
間接続配線５２を介して内部能動領域３から外部能動領
域４に入力する信号と同じになるように、ＣＰＵは、各
スキャンレジスタ５３を値“０”（ＧＮＤレベル）の状
態または値“１”（電源レベル）の状態に設定し、外部
能動領域４を上述した電気的特性の検査時と同じ電気的
状態にする。
【００５６】その後、光学顕微鏡やエミッション顕微鏡
や電子ビームテスタなどの解析手段を用いて、故障発生
領域中における故障箇所を絞り込む。光学顕微鏡で外観
上の異常を観察し、エミッション顕微鏡で異常発光箇所
を探し、それでも異常箇所が見つからない場合、電子ビ
ームテスタを用いて配線の電位の異常を検出し、故障箇
所を絞り込む。その後、絞り込まれた微小な故障箇所の
詳細を物理的な解析手段を用いて調査し、故障の原因を
究明する。
【００５７】以上のように、この実施の形態５によれ
ば、各回路間接続配線５２にスキャンレジスタ５３を設
けるように構成した。このため、外部能動領域４の故障
発生領域中における故障箇所の絞込みを行う前に、故障
発生領域上を通過するボンディングワイヤをアセンブリ
用の主ボンディングパッド６ａから外し、回路間接続配
線５２を介して外部能動領域４に入力する信号が、パッ
ケージに納められた状態での半導体素子５１の電気的特
性の検査時に回路間接続配線５２を介して内部能動領域
３から外部能動領域４に入力する信号と同じになるよう
に、各スキャンレジスタ５３を値“０”（ＧＮＤレベ
ル）の状態または値“１”（電源レベル）の状態に設定
することにより、故障発生領域上にボンディングワイヤ
が存在しない状態で故障箇所の絞込みを行うことができ
る。従って、実施の形態１と同様の効果が得られる。
【００５８】また、この実施の形態５によれば、各回路
間接続配線５２にスキャンレジスタ５３を設けるので、
解析用の副ボンディングパッドが不要であるという効果
が得られる。
【００５９】なお、上述した故障解析方法の説明では、
パッケージに納められた状態での半導体素子５１の電気
的特性の検査により、外部能動領域４を複数に区分する
小領域にまで故障発生領域が特定される場合について説
明したが、故障発生領域をこのような小領域にまで特定
できない場合には、外部能動領域４上を通過するすべて
のボンディングワイヤをアセンブリ用の主ボンディング
パッド６ａから外すことより、外部能動領域４中におけ
る故障箇所の絞込みを行うことができる。
【００６０】
【発明の効果】以上のように、この発明によれば、半導
体基板に形成された第一の電子回路を含む内部能動領域
と、半導体基板の縁辺と内部能動領域との間に位置し、
半導体基板に形成された第二の電子回路を含む外部能動
領域と、内部能動領域と外部能動領域との対向領域内に
内部能動領域の外周に沿って設けられた主ボンディング
パッドと、内部能動領域と外部能動領域との対向領域外
に設けられた副ボンディングパッドと、主ボンディング
パッドと副ボンディングパッドとを接続するパッド間接
続配線とを備えるように半導体素子を構成したので、外
部能動領域内の故障発生領域中における故障箇所の絞込
みを行う前に、故障発生領域上を通過するボンディング
ワイヤを主ボンディングパッドから外し、主ボンディン
グパッドから外されたボンディングワイヤを、それが接
合していた主ボンディングパッドとパッド間接続配線を
介して接続する副ボンディングパッドと接合することに
より、光学顕微鏡やエミッション顕微鏡や電子ビームテ
スタなどの解析手段を用いて、故障箇所の絞込みを行う
ことができるという効果がある。
【００６１】この発明によれば、半導体基板に形成され
た第一の電子回路を含む内部能動領域と、半導体基板の
縁辺と内部能動領域との間に位置し、半導体基板に形成
された第二の電子回路を含む外部能動領域と、内部能動
領域と外部能動領域との対向領域内に内部能動領域の外
周に沿って設けられた複数の主ボンディングパッドと、
内部能動領域と外部能動領域との対向領域外に設けられ
た副ボンディングパッドと、いずれかの主ボンディング
パッドと副ボンディングパッドとを電気的に接続するパ
ッド間接続手段とを備えるように半導体素子を構成した
ので、外部能動領域の故障発生領域中における故障箇所
の絞込みを行う前に、故障発生領域上を通過するボンデ
ィングワイヤを主ボンディングパッドから外し、主ボン
ディングパッドから外されたボンディングワイヤを副ボ
ンディングパッドと接合し、ボンディングワイヤが外さ
れた主ボンディングパッドと副ボンディングパッドとを
電気的に接続することにより、光学顕微鏡やエミッショ
ン顕微鏡や電子ビームテスタなどの解析手段を用いて、
故障箇所の絞込みを行うことができるという効果があ
る。
【００６２】この発明によれば、半導体基板に形成され
た第一の電子回路を含む内部能動領域と、半導体基板の
縁辺と内部能動領域との間に位置し、半導体基板に形成
された第二の電子回路を含む外部能動領域と、内部能動
領域と外部能動領域との対向領域内に内部能動領域の外
周に沿って設けられた主ボンディングパッドと、第一の
電子回路と第二の電子回路とを接続する回路間接続配線
と、回路間接続配線に設けられたスキャンレジスタとを
備えるように半導体素子を構成したので、外部能動領域
の故障発生領域中における故障箇所の絞込みを行う前
に、故障発生領域上を通過するボンディングワイヤをア
センブリ用ボンディングパッドから外し、回路間接続配
線を介して外部能動領域に入力する信号がパッケージに
納められた状態での半導体素子の電気的特性の検査時に
回路間接続配線を介して内部能動領域から外部能動領域
に入力する信号と同じになるように、各スキャンレジス
タを値“０”（ＧＮＤレベル）の状態または値“１”
（電源レベル）の状態に設定することにより、光学顕微
鏡やエミッション顕微鏡や電子ビームテスタなどの解析
手段を用いて、故障箇所の絞込みを行うことができると
いう効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体素子の
構成を示す平面図である。
【図２】 この発明の実施の形態２による半導体素子の
構成を示す平面図である。
【図３】 この発明の実施の形態３による半導体素子の
構成を示す平面図である。
【図４】 この発明の実施の形態４による半導体素子の
構成を示す平面図である。
【図５】 この発明の実施の形態５による半導体素子の
構成を示す平面図である。
【図６】 従来の半導体素子の構成を示す平面図であ
る。
【符号の説明】
１，２１，３１，４１，５１ 半導体素子、２ 半導体
基板、２ａ〜２ｄ 半導体基板の縁辺、３ 内部能動領
域、４ 外部能動領域、５ 内部能動領域と外部能動領
域との対向領域、６ 主ボンディングパッド、６ａ 対
向領域内に設けられた主ボンディングパッド、６ｂ 対
向領域外に設けられた主ボンディングパッド、７，２
２，３２，４２ 副ボンディングパッド、８ パッド間
接続配線、３３，４３ 第１のパッド間接続配線、３
４，４４ 第２のパッド間接続配線、４５ スイッチ、
５２ 回路間接続配線、５３ スキャンレジスタ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 UU03 VV07 VV12 XX36 XX37 5F038 AV13 BE05 BE07 CA10 DF04 DT02 DT06 DT15 EZ20 5F044 EE02 EE07 5F064 BB31 DD46 FF12 FF36 FF49

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、該半導体基板に形成され
    た第一の電子回路を含む内部能動領域と、上記半導体基
    板の縁辺と上記内部能動領域との間に位置し、上記半導
    体基板に形成された第二の電子回路を含む外部能動領域
    と、上記内部能動領域と上記外部能動領域との対向領域
    内に上記内部能動領域の外周に沿って設けられた主ボン
    ディングパッドと、上記内部能動領域と上記外部能動領
    域との対向領域外に設けられた副ボンディングパッド
    と、上記主ボンディングパッドと上記副ボンディングパ
    ッドとを接続するパッド間接続配線とを備えた半導体素
    子。
  2. 【請求項２】 副ボンディングパッドは、外部能動領域
    の外周に沿って設けられていることを特徴とする請求項
    １記載の半導体素子。
  3. 【請求項３】 副ボンディングパッドは、内部能動領域
    と外部能動領域との対向領域外に上記内部能動領域の外
    周に沿って設けられた複数の主ボンディングパッドから
    なるパッド列の延長スペースまたは該パッド列の空きス
    ペースに設けられていることを特徴とする請求項１記載
    の半導体素子。
  4. 【請求項４】 半導体基板と、該半導体基板に形成され
    た第一の電子回路を含む内部能動領域と、上記半導体基
    板の縁辺と上記内部能動領域との間に位置し、上記半導
    体基板に形成された第二の電子回路を含む外部能動領域
    と、上記内部能動領域と上記外部能動領域との対向領域
    内に上記内部能動領域の外周に沿って設けられた複数の
    主ボンディングパッドと、上記内部能動領域と上記外部
    能動領域との対向領域外に設けられた副ボンディングパ
    ッドと、いずれかの上記主ボンディングパッドと上記副
    ボンディングパッドとを電気的に接続するパッド間接続
    手段とを備えた半導体素子。
  5. 【請求項５】 パッド間接続手段は、副ボンディングパ
    ッドから延在する第１のパッド間接続配線と、各主ボン
    ディングパッドから延在し一部に切断箇所を有して上記
    第１のパッド間接続配線と接続する第２のパッド間接続
    配線とを備えたことを特徴とする請求項４記載の半導体
    素子。
  6. 【請求項６】 パッド間接続手段は、副ボンディングパ
    ッドから延在する第１のパッド間接続配線と、各主ボン
    ディングパッドから延在し一部に切断箇所を有して上記
    第１のパッド間接続配線と接続する第２のパッド間接続
    配線と、各第２のパッド間接続配線の切断箇所に設けら
    れ該切断箇所を電気的に接続可能なスイッチとを備えた
    ことを特徴とする請求項４記載の半導体素子。
  7. 【請求項７】 半導体基板と、該半導体基板に形成され
    た第一の電子回路を含む内部能動領域と、上記半導体基
    板の縁辺と上記内部能動領域との間に位置し、上記半導
    体基板に形成された第二の電子回路を含む外部能動領域
    と、上記内部能動領域と上記外部能動領域との対向領域
    内に上記内部能動領域の外周に沿って設けられた主ボン
    ディングパッドと、上記第一の電子回路と上記第二の電
    子回路とを接続する回路間接続配線と、該回路間接続配
    線に設けられたスキャンレジスタとを備えた半導体素
    子。
JP2001381993A 2001-12-14 2001-12-14 半導体素子 Pending JP2003188262A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001381993A JP2003188262A (ja) 2001-12-14 2001-12-14 半導体素子
US10/163,508 US6674153B2 (en) 2001-12-14 2002-06-07 Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device
KR10-2002-0047982A KR100448113B1 (ko) 2001-12-14 2002-08-14 반도체 소자
DE10237294A DE10237294A1 (de) 2001-12-14 2002-08-14 Halbleitervorrichtung, die zum Eingrenzen eines fehlerhaften Punktes befähigt ist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001381993A JP2003188262A (ja) 2001-12-14 2001-12-14 半導体素子

Publications (1)

Publication Number Publication Date
JP2003188262A true JP2003188262A (ja) 2003-07-04

Family

ID=19187399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001381993A Pending JP2003188262A (ja) 2001-12-14 2001-12-14 半導体素子

Country Status (4)

Country Link
US (1) US6674153B2 (ja)
JP (1) JP2003188262A (ja)
KR (1) KR100448113B1 (ja)
DE (1) DE10237294A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049306A (ja) * 2007-08-22 2009-03-05 Fujikura Ltd 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003099414A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体集積回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
US5110761A (en) * 1988-09-09 1992-05-05 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JPH0487361A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 混成集積回路装置
JP2620649B2 (ja) * 1990-07-31 1997-06-18 三洋電機株式会社 混成集積回路装置
JPH04133347A (ja) * 1990-09-25 1992-05-07 Sharp Corp 集積回路装置の製造方法
JPH04133464A (ja) * 1990-09-26 1992-05-07 Hitachi Ltd 樹脂封止型半導体装置
JPH04152543A (ja) 1990-10-16 1992-05-26 Agency Of Ind Science & Technol 自己検査機能を有する集積回路構造体、及びこれを用いた集積回路良品チップの選別方法
JPH04152558A (ja) * 1990-10-16 1992-05-26 Fuji Electric Co Ltd 圧接型半導体装置
JPH0590499A (ja) 1991-09-27 1993-04-09 Nec Corp 集積回路装置
JPH0683990A (ja) 1992-08-31 1994-03-25 Mitsubishi Electric Corp マイクロコンピュータ
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049306A (ja) * 2007-08-22 2009-03-05 Fujikura Ltd 半導体装置

Also Published As

Publication number Publication date
DE10237294A1 (de) 2003-07-03
US6674153B2 (en) 2004-01-06
KR20030051164A (ko) 2003-06-25
KR100448113B1 (ko) 2004-09-10
US20030111741A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
US20020125043A1 (en) Semiconductor packaging structure, packaging board and inspection method of packaging conditions
KR20040009866A (ko) 테스트 소자 그룹이 구비된 반도체 소자
CN112526315B (zh) 一种封装芯片的测试方法
JPH0773106B2 (ja) 半導体装置の製造方法
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JP2003188262A (ja) 半導体素子
JP2000349130A (ja) 半導体集積回路基板とその製造方法およびその特性チェック方法
US8125070B2 (en) Semiconductor component
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP2001007275A (ja) 半導体装置及びそのテスト方法
JP2978883B1 (ja) 半導体装置
JPH01198051A (ja) 半導体集積回路
JP4114294B2 (ja) 半導体装置およびその検査方法
JPH11163067A (ja) 半導体装置及びその製造方法
JP2003121504A (ja) 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器
JP2001217390A (ja) 被評価素子を備えた高集積回路チップおよびその被評価素子検査法
JP2024062542A (ja) 半導体装置および半導体装置の検査方法
JPS62271443A (ja) 半導体装置
JP2001326262A (ja) 半導体ウエハー及び半導体装置の検査方法
JPS6342140A (ja) 半導体集積回路装置の製造方法
JPH11145403A (ja) 半導体集積回路
JPH0314265A (ja) 半導体装置
JP2003124276A (ja) 半導体集積回路および半導体装置の製造方法
JPS6290940A (ja) 半導体装置
JPH04111328A (ja) 集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307